JPH04502236A - 固体イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 固体イメージセンサ 本発明は固体イメージセンサ、特に、複数のフォトダイオード、電子シャッタ、 及び抗曇り（アンチブルーミング）構造を有し光検出器からの電荷を搬送するＣ ＣＤ転送レジスタ、を含む固体イメージセンサに関する。

固体イメージセンサは、通常、ローとコラムに配列された複数の光検出器、及び 各コラム間に配置されたＣＣＤシフトレジスタ等のシフトレジスタを含む。各コ ラム中のシフトレジスタは、転送ゲート等によってその近接シフトレジスタへ接 続されている。これにより、光検出器内に発生及び蓄積した電荷キャリアは、シ フトレジスタへ選択的に転送可能となる。シフトレジスタは、電荷キャリアをイ メージセンサの読み出し部へ転送する。

この種の固体イメージセンサに発生する問題の一つに、いわゆる「曇り（ブルー ミング）」がある。もし、各光検出器が像からの光子を受け取り各光子を電荷キ ャリアに変換する期間であるイメージセンサの蓄積期間中に、光検出器が適量の 電荷キャリアを蓄積したならば、電荷キャリアのいくつかは光検出器から近接の シフトレジスタ及び／または光検出器ヘオーバフローすることになる。これが゛ 読み出し部へ転送されているシフトレジスタ中の電荷キャリアに対して悪影響を 及ぼし、「曇り」を生じさせる。この曇りを防ぐために従来使用されていた技術 、即ち抗曇り技術は、光検出器近傍に形成したオーバフロードレインを使用する 。

このオーバフロードレインは、電位バリヤによって光検出器から隔離されている 。

光検出器と抗曇りドレインとの間に形成された電位バリヤは、蓄積期間中に光検 出器とＣＣＤシフトレジスタとの間に形成された転送ゲートによって与えられる バリヤよりも低い。従って、もし光検出器中の電荷レベルが光検出器電位を光検 出器と抗曇りドレインとの間のバリヤよりも高いレベルに上昇させるに十分な量 に達したならば、余剰信号キャリアは抗曇りドレインへ掃引され、ここでドレイ ンサプライによって除去される。このようにして統合期間中におけるシフトレジ スタへの適量の電荷流入が阻止され、曇りを防ぐことができる。

ある種の固体イメージセンサにおいて生じていた他の聞届として、光検出器の露 光時間制御に関するものがある。スチール写真機等いくつかの適用機器では、光 検出器が対象像が露光された結果電荷キャリアを生じる時間を制御できることが 望まれる。この目的のため、種々のシャッタ技術が開発されている。しかし、露 光制御のためのシャッタリング及び及び抗曇り制御のためのゲーティング及びド レインを実現するための構造は、イメージセンサ上での占有スペースが大きく、 この結果、イメージセンサのフィルファクタを低減してしまう。従って、露光制 御のためのシャッタと抗曇り特性双方を備えた固体イメージセンサが望ましい。

これらの特徴を実現するために必要となる素子の数は最小限に抑制され、これに よってイメージセンサのフィルファクタが改善され、これらの特徴を得るための 電極数が減少され、これによりシステムが簡素化される。

本発明は、間隔をおいて一直線状に配置された複数の光検出器と、該光検出器の ラインに沿って伸長したＣＣＤシフトレジスタなどのシフトレジスタと、を含む 。各光検出器は、それ自体の近傍及び近接する光検出器間にドレインを有する。

このドレインと光検出器との間には、電位バリヤが形成されている。近接光検出 器の各対間にはシャッタ手段が形成されている。このシャッタ手段は、例えばＣ ＣＤシフトレジスタのゲートの延長部等から成り、光検出器と近接光検出器のド レインとの間の電位バリヤを制御する。イメージセンサの作動中、ドレインはそ の対応光検出器に対する抗曇りドレインとして機能する。更に、シャッタ手段は 各光検出器と近接光検出器のドレインとの間の電位バリヤを低減させるよう作用 し、これによって光検出器内の電荷キャリアがドレインへ流れて光検出器がリセ ットされることとなる。このように、ドレインは抗曇りドレインとしての他、露 光時間を制御するためのシャッタの一部としても作用する。

特に、本発明は、−の導電型を持ち主表面を有する半導体物質基板を含む固体イ メージセンサに関する。基板の主表面に複数の光検出器が間隔を隔てて直線状に 配置されている。シフトレジスタは、光検出器のラインに沿って伸長している。

各光検出器近傍の主表面において近接光検出器間にドレインが形成されている。

各光検出器とそのドレインとの間には電位バリヤが形成されており、各光検出器 と近接する光検出器のドレインとの間には選択的に電荷キャリアを各光検出器か ら近接光検出器のドレインへ転送するための手段が設けられている。

本発明の実施例は、以下に簡単に説明した各図面を参照しつつ説明する。

図１は、本発明に係る固体イメージセンサの部分平面図；図２は、図１における ２−２断面図； 図３は、図１における３−３断面図： 図４は、図１に示した固体イメージセンサの統合期間中の電位図；図５は、光検 出器のリセット中の電位図である。

これら各図は、必ずしも実物大には描かれていないことが理解されなければなら ない。

図１．２、及び３に本発明に係る固体イメージセンサ１０を示す。図１は平面図 である。図１を簡略化するため金属接点は示されておらず、また誘電層は透明で 表されている。図２は、図１の２−２断面である。図３は、図１の３−３断面で ある。イメージセンサ１０は、−の導電型例えばｐ型の単結晶シリコン等からな り主表面１４を有する半導体物質から成る基板１２を含む。基板１２の主表面に 沿って、複数の光検出器１６が間隔を隔てて配置されている。各光検出器１６は コラムとロー等の線状に配置されており、面アレイを構成している。各光検出器 １６の各コラムに沿ってシフトレジスタ１８、図示例ではＣＣＤシフトレジスタ が配置され、光検出器１６のラインに沿って伸長している。各光検出器１６近傍 で近接する光検出器間にはドレイン２０が形成されている。各ドレインとその近 接光検出器との間には、抗曇りバリヤ２２が形成されている。各光検出器１６と 近接光検出器１６のドレインとの間には、光検出器１６と近接光検出器１６のド レイン２０との間の電位バリヤを制御するためのシャッタゲート２４が形成され ている。図示（ま省いたが、各コラムの底部には光検出器１６近傍に該検出器か ら間隔を隔てて分離ドレイン２０が形成されており、ドレイン２０と最底部のフ ォトダイオード１６との間にはシャッタゲート２４が形成されている。各フォト ダイオード１６とシフトレジスタ１８との間には、分離転送ゲート４２が形成さ れている。

図２に示すように、各光検出器１６は基板１２の一部に形成されたフォトダイオ ードから成り、基板１２とは逆の導電型、図ではｎ導電型を持つ第１領域２６と 、領域２６の一部内で基板１２と同じ導電型、図ではｐ導電型を持つ第２領域２ ８とが形成されている。第２領域は、主表面１４にまで伸長している。通常、第 １領域２６の導電率は約１０１７不純物／ｃｍ３である。多くの場合、第２領域 ２８の導電率は約１０１７不純物／ｃｍ３である。第２領域２８は、第１領域２ ６との間でｐｎ接合３０を形成する。第１領域２６は、ドレイン２０及び抗曇り ）くリヤ２２下方で伸長し、第２領域２８は抗曇りバリヤ領域３４下方で伸長し ている。第２領域２８は、フォトダイオード１６に沿って伸長したチャンネルス トップ領域２１（図１にのみ示した）を介して接地されている。基板１２、第１ 領域２６及び第２領域２８は、「ピン」ダイオードを形成する。他の形態のフォ トダイオードも使用可能であるが、分離ゲート２４及び４２から生じるリセット レベルの相違を排除できることから、「ビン」ダイオードを使用することが好ま しい。

ドレイン２０は、第１領域２６と同じ導電型ｎ＋であるがより高い導電率を持つ 領域３２を有する。この領域３２は、基板１２内で主表面１４に向けて伸長し、 その一部は第１領域２６内に位置している。通常、ドレイン領域３２の導電率は 、約１０１９不純物／Ｃｍ３である。抗曇りバリヤ２２は実質上ゲートであり、 第２領域２８と同じ導電型ｐ＋であるがより高い導電率の領域３４を含む。この 領域３４は、基板１２内で主表面１４に向けて伸長し、その一部は第１領域２６ 内に位置している。通常、抗曇すバリャ領域３４は、約１０１８不純物／Ｃｍ３ の導電率を持つ。抗曇すバリャ領域３４は、第２領域２８とドレイン領域３２と の間の第２領域２８のエツジに沿って伸長している。

図３に示すように、各ＣＣＤシフトレジスタ１８は、埋設チャンネル３６を含不 純物／ｃｍ３の導電率を持つ。チャンネル領域３６は、光検出器１６の２本のコ ラム間をコラムの全長にわたって、且つ近接した両コラム中で光検出器１６から 間隔を隔てた状態で伸長している。通常はシリコンの絶縁物質から成る薄層３８ は、チャンネル領域３６上方の主表面上及び各コラム中の近接光検出器１６間の 主表面１４の領域に形成されている。ＣＣＤゲート４０の第１組は、シリコンダ イオード層３８上でチャンネル領域３６に沿って間隔を隔てて配置されている。

各第１ゲート４０は、転送ゲート４２の内の−と接触している。この第１ゲート は、チャンネル領域３６と光検出器１６の第１領域２６との間のスペースを横切 って伸長しており、転送ゲートとして機能する。ＣＣＤゲート４４の第２組は、 二酸化シリコン層３８上に形成されている。そして、各第２ゲート４４は、第１ ゲート４０の対間に配置されている。各第１ゲート４０は、その各近接第２ゲー ト４４の一部とオーバラップしており、且つ通常は二酸化シリコンから成る絶縁 物質４６の層によって該第２ゲート４４から絶縁されている。米国特許第４，６ １３．４０２号（発明者：　Ｄａｖｉｄ　Ｌ、Ｌｏｓｅｅ　ｅｔ　ａｌ、；１９ ８６年９月２３日発行；　発明の名称　”Ｍｅｔｈｏｄ　ｏｆ　Ｍａｋｉｎｇ　 Ｅｄｇｅ−Ａｌｉｇｎｅｄ　Ｉｍｐｌａｎｔｓ　ａｎｄ　Ｅｌｅｃｔｒｏｄｅｓ 　Ｔｈｅｒｅｆｏｒ’）に記載されているように、チャンネル領域３６とは逆の 導電型を持つ不図示の転送領域は、各ゲート４０及び４４のエツジ下方のチャン ネル領域内に形成される。ゲート２４．４０，４２．４４及び４８は、通常はド ープされた多結晶シリコン等の導電性物質から成る。

図２に示すように、シャッタゲート２４は、二酸化シリコンゲート３８上に形成 された第２ゲート４４の−が延長したもので、各コラムにおける近接光検出器１ ６の第１領域間のスペースを伸長している。各ゲート４２はシャッタゲート２４ 上を伸長した延長部４８を有し、二酸化シリコン層４６の一部によって該シャッ タゲートから絶縁されている。通常は二酸化シリコン等の絶縁物質から成る厚層 ５０は、光検出器１６上及びＣＣＤシフトレジスタ１８上を伸長してこれらを保 護している。金属膜等から成る導電性接点５２は、絶縁層５０内の開口５４を通 って伸長し、各ドレイン領域３２と接触している。これにより、各ドレインが電 圧源と接続されることとなる。接触層５２もまた図１の近接シャッタゲート２４ 及びＣＣＤＣＣＤフトレジスタ１８で伸長し、これらの領域を入射光から保護す る作用を果たしている。

電位（ＰＯＴＥＮＴＩＡＬ：ＶＯＬＴＳ）と距離（ＤＩＳＴＡＮＣＥ：ＭＩＣＲ ＯＮＳ）との関係を示した図４より明らかなように、イメージセンサ１０の統合 期間中、抗曇りバリヤ領域３４内の電位２２Ｐは、そのドーピングレベルが高い ため、光検出器１６内の電位１６Ｐ及びドレイン２０内の電位２０Ｐよりも低い 。図示は省いたが、電位２２ＰはＣＣＤ転送ゲート４２下方の電位よりも高い。

従って、もし光検出器１６内に収集される電荷キャリア量が光検出器電位をバリ ヤ電位２２Ｐ以下のレベルに低減したならば、更に追加キャリアが矢印５４で示 されるようにドレイン２０へ掃引される。これにより、イメージセンサ１０内に 於ける曇り除去作用が達成されることとなる。

イメージセンサ１０の露光時間を制御するため、所望の露光時間に等しい時間で ある転送期間に先立つ統合期間中の時刻ｔにおいて、光検出器１６はリセットさ れる。図５に示すように、光検出器１６は、ＣＣＤシフトレジスタの第２ゲート ４４を介してシャッタゲート２４へ電圧を印加することによりリセットされる。

これにより、シャッタゲート２４下方の電位２４Ｐが光検出器１６中の電位１６ Ｐを越えたレベルまで上昇する。この結果、光検出器１６中の電荷キャリアはシ ャッタゲート２４下方の領域を横切って、矢印５６に示すようにドレイン２０へ 流入する。−星光検出器１６から電荷キャリアが排出されると、シャッタゲート ２４へ印加される電圧が低減し、図４に示すような電位バリヤ２４Ｐが形成され ることとなる。

所望の露光時間を経過後、該露光時間中に光検出器１６中へ収集された電荷キャ リアはＣＣＤシフトレジスタ１８へ転送される。この作用は、各第１ゲート４０ へ電位を印加して各転送ゲート４２下方の電位を光検出器１６の電位を越えるよ う上昇させることによって達成される。これにより、電荷キャリアは転送ゲート ４２下方のスペースを横切ってシフトレジスタチャンネル３６へ流入する。第１ ゲート４２は各光検出器１６とその近接光検出器１６のドレイン２０との間の領 域をこえた延長部４８を有しているが、このゲート延長部４８に加わる電圧の作 用は、シャッタゲート２４により遮断される。このようにして、第１ゲート４２ に加わる電圧によって光検出器１６中の電荷キャリアが近接光検出器１６のドレ イン２０へ流入することはない。ＣＣＤシフトレジスタ１８は、通常の方法で作 用して電荷キャリアをシフトレジスタ１８に沿って撮像器１０の読み出し部へ転 送する。シフトレジスタ１８の作用中、電荷キャリアをチャンネル領域３２１； 沿って移動させるためにゲート４０及び４４へ印加される電圧は、リセット期間 及び転送期間中にゲートへ印加される電圧よりも低く設定されている。これによ り、転送ゲート４２及び露光ゲート２４下方のバリヤを低減させることがなくな る。

以上説明したように本発明に係る固体イメージセンサ１０によれば、ドレイン２ ０は、抗曇りドレイン及び光検出器１６をリセットするためのドレイン双方とし て機能し、これにより所望の露光制御を得ることができる。また、露光制御シャ ッタ２４はＣＣＤシフトレジスタ１８のゲートの一部であり、各コラムにおいて 互いに近接する光検出器間の必要なスペースを横切って伸長しているに過ぎない 。従って、露光制御及び抗曇り作用が最小の素子数で且つ基板１２上のスペース 新たに占有することなく達成される。これにより、イメージセンサのフィルファ クタを実質上低減させなくてすむ。固体イメージセンサ１０は、ｐｎ接合型フォ トダイオードの光検出器１６として示したが、他の形態の光検出器も使用可能で ある。また、シフトレジスタ１８はＣＣＤシフトレジスタとして示したが、シャ ッタゲート２４として使用可能なゲートを有する他の形態のシフトレジスタを使 用することもできる。

ＦＩＧ、１ ＦＩＧ、２ ＦＩＧ、４ ＤＩＳＴＡＮＣＥ　ＩＭＩｃＲＯＮｓ）ＦＩＧ、５ 国際調査報告 □１□１ＰαＭυＳ　９０１０５４９６Ｓ＾　４１１５７

Claims (19)

【特許請求の範囲】
1. （１）以下の各要素を含むことを特徴とする固体イメージセンサ：一の導電型の 半導体物質から成り主表面１４を有する基板；該基板の主表面１４にライン状に 配置された複数の光検出器１６；光検出器のラインに沿って伸長したシフトレジ スタ１８；ラインの互いに近接した光検出器間で各光検出器１６の一側近傍に形 成されたドレイン２０； 各ドレインとその近接光検出器との間に電位バリヤを供給する手段２２；及び 各光検出器１６から、互いに近接した光検出器間のスペースを横切って近接光検 出器のドレイン２０へ、電荷を選択的に転送する手段２４。
2. （２）請求項１に記載の固体イメージセンサにおいて、前記各光検出器は、基板 の主表面１４とは逆の導電型の第１領域２６を有し、前記ドレインは第１領域内 のエッジ近傍において基板の主表面１４とは逆の導電型の領域３２を有すること を特徴とする。
3. （３）請求項２に記載の固体イメージセンサにおいて、前記ドレインとその近接 光検出器との間にバリヤを形成するための手段は、基板の主表面において光検出 器１６の第１領域２６内で該第１領域を横切って伸長した一の導電型の高導電性 バリヤ領域３４を含むことを特徴とする。
4. （４）請求項３に記載の固体イメージセンサにおいて、各光検出器１６から電荷 キャリアを近接光検出器のドレイン領域３２へ転送するための手段２４は、ライ ンの近接光検出器の第１領域間のスペースを横切り、前記主表面から絶縁された 導電性ゲートを含むことを特徴とする。
5. （５）請求項４に記載の固体イメージセンサにおいて、各光検出器１６は、更に 基板の主表面１４で第１領域２６内に形成された一の導電型をもつ第２領域２８ を含むことを特徴とする。
6. （６）請求項５に記載の固体イメージセンサにおいて、前記バリヤ領域３４は、 光検出器の第２領域２８よりも高い導電性を持ち、第２領域２８とドレイン領域 ３２との間の第２領域の一のエッジに沿って伸長していることを特徴とする。
7. （７）請求項６に記載の固体イメージセンサにおいて、前記シフトレジスタ１８ は、光検出器１６のラインに沿って且つ該ラインから間隔を隔てて伸長したチャ ンネル領域３６を有するＣＣＤシフトレジスタと、主表面１４上で該主表面から 絶縁されチャンネル領域３６を横切って伸長した複数の導電性ゲート４０，４４ と、を含むことを特徴とする。
8. （８）請求項７に記載の固体イメージセンサにおいて、前記シフトレジスタ１８ は、更に、チャンネル領域３６に沿って間隔を隔てて配置された導電性ゲート４ ０の第１組と、該第１組間のスペース内に配置されたゲート４４の第２組と、を 含み、第１組内の各ゲート４０は、光検出器とチャンネル領域との間のスペース を横切って伸長した転送部４２を有することを特徴とする。
9. （９）請求項８に記載の固体イメージセンサにおいて、互いに近接した光検出器 間で伸長した前記各ゲート２４は、シフトレジスタにおける第２組中の一ゲート が延長して形成されていることを特徴とする。
10. （１０）以下の各要素を含むことを特徴とする固体イメージセンサ：一の導電型 を持つ半導体物質から成り主表面１４を有する基板１２；基板１２の主表面１４ にローとコラムのアレイ状に配置された複数の光検出器１６； 光検出器の各コラムに沿って伸長した分離シフトレジスタ１８；各光検出器１６ からその近接シフトレジスタ１８へ電荷を選択的に転送する手段４２； 各光検出器１６近傍で、各コラムの近接光検出器間に形成されたドレイン２０； 各ドレインとその近接光検出器間に電位バリヤを形成する手段２２；及び各光検 出器からの電荷キャリアを、コラム中の近接光検出器間のスペースを横切って、 コラム中の近接光検出器のドレインへ選択的に転送する手段２４。
11. （１１）請求項１０に記載の固体イメージセンサにおいて、前記各光検出器１６ は基板１２の主表面１４とは逆の導電型を持つ第１領域２６を含み、前記ドレイ ンは主表面１４においてその近接光検出器及び第１領域のエッジ近傍の第１領域 内に一の導電型を持つ領域３２を有することを特徴とする。
12. （１２）請求項１１に記載の固体イメージセンサにおいて、前記ドレインと近接 光検出器との間にバリヤを形成する手段２２は、基板の主表面において第１領域 ２６内で該第１領域２６を横切って伸長した一の導電型を持つ高導電性バリヤ領 域３４を含むことを特徴とする。
13. （１３）請求項１２に記載の固体イメージセンサにおいて、電荷キャリアを各光 検出器１６から近接光検出器のドレインへ転送するための手段２４は、各コラム における近接光検出器の近接第１領域間のスペースを横切って主表面上で該主表 面から絶縁状態で配置された導電性ゲートを含むことを特徴とする。
14. （１４）請求項１３に記載の固体イメージセンサにおいて、前記各光検出器は、 更に、基板の主表面１４において第１領域２６内に形成され一の導電型を持つ第 ２領域２８を含むことを特徴とする。
15. （１５）請求項１４に記載の固体イメージセンサにおいて、前記バリヤ領域３４ は、光検出器の第２領域よりも高い導電性を有し、第２領域２８と近接ドレイン 領域３２との間の第２領域エッジに沿って伸長していることを特徴とする。
16. （１６）請求項１５に記載の固体イメージセンサにおいて、前記各シフトレジス タ１８はＣＣＤシフトレジスタから成り、該ＣＣＤシフトレジスタは、近接コラ ムにおける光検出器１６に沿って且つ光検出器１６から間隔をおいて伸長したチ ャンネル領域３６と、 主表面１４上で該主表面１４から絶縁され、且つチャンネル領域３６を横切って 配置された複数の導電性ゲート４０，４４と、を含むことを特徴とする。
17. （１７）請求項１６に記載の固体イメージセンサにおいて、前記シフトレジスタ １８は、更に、チャンネル領域３６から間隔をおいて該領域３６に沿って配置さ れた導電性ゲート４０の第１組と、第１組のゲート間スペース内に配列された導 電性ゲート４４の第２組と、を含むことを特徴とする。
18. （１８）請求項１７に記載の固体イメージセンサにおいて、前記光検出器からの 電荷キャリアを選択的にシフトレジスタへ転送するための手段は、光検出器１６ とチャンネル領域３６との間のスペースを横切って伸長した第１組のゲート４０ の各々の延長部４２を含むことを特徴とする。
19. （１９）請求項１８に記載の固体イメージセンサにおいて、光検出器の各コラム 内において近接光検出器間を伸長した各ゲート２４は、近接シフトレジスタ１８ の第２組のゲート４４の一の延長部であることを特徴とする。