JPH04500438A - ２重ゲート型抗曇り構造を備えたｃｃｄ撮像器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】

２重ゲート型抗曇り構造を備えたＣＣＤＣＤ撮像定本発明ＣＤ　（電荷結合素子 ）撮像器、特に情景統合時及び読み出し構造への転送時双方において曇りを効果 的に抑制できる２重ゲート抗曇り構造を有するＣＣＤ撮像器に関する。 ＣＣＤ撮像器は一般に、ローとコラムに配置された複数の光検出器と、該６光検 出器の各ロー間に配置されたＣＣＤシフトレジスタと、を含む。各ローにおける 複数の光検出器は転送ゲート等により近接するＣＣＤシフトレジスタへ接続され ており、これにより光検出器内に蓄積された電荷キャリアは周期的にＣＣＤシフ トレジスタへ転送されることになる。ＣＣＤシフトレジスタは、電荷キャリアを 素子の読み出し構造部へ転送する。もし、光検出器が、ＣＣＤシフトレジスタへ 転送される前の電荷キャリアを過度に多量蓄積してしまうと、その電荷キャリア の一部が光検出器からＣＣＤシフトレジスタ及び／または近接の光位置へオーバ ーフローすることになる。これが、読み出し構造へ向けて転送されるシフトレジ スタ内の電荷キャリアに悪影響を及ぼす。この作用が「曇り（ブルーミング）」 と呼ばれる。 従来におけるこの曇りを防ぐための技術即ち抗曇り技術としては、光検出器と該 光検出器に近接するＣＣＤシフトレジスタとの間に、電位バリアにより光検出器 から絶縁されたオーバーフロードレインを設ける二とが行われていた。バリアの 高さは、拡散または分離ゲートにより調節される。 統合時、光検出器内の電荷は、衝突放射作用により増大する。もし、光検出器内 の電荷レベルが、光検出器とオーバーフロードレインとの間に位置するバリアの レベルよりも光検出器の電位レベルを高くするに十分な値に達したならば、余剰 信号キャリアは抗曇りドレインへ送り込まれると共にここでドレイン供給により 除去される。こうして、電荷が過度にＣＣＤシフトレジスタへ流入することが回 避され、曇りの発生を防止できる。この統合期間中、光検出器内の電荷は転送ゲ ートによりＣＣＤシフトレジスタから絶縁された状態に置かれる。転送ゲートは 、抗曇りドレインバリアの電位よりも高い電位のバリアをキャリアに対して形成 するに十分な高い電位レベルに保持される。転送期間中、転送ゲートバリアは低 下して光検出器からＣＣＤＣＣＤフトレジスタけて電荷を流出させる。しかし、 高い条件下では、このような抗曇り構造に関して問題が生ずる。即ち、転送作用 中においては、光検出器からＣＣＤシフトレジスタへの電荷の流れだけでなく、 任意の剰余電荷が直接ＣＣＤシフトレジスタへ流入することも生じる。もし、電 荷の総量力（シフトレジスタセルの電荷許容量を超過したならば、続き段階で光 検出器自体から曇りが生じた場合と同様な悪影響を受けることになってしまう。 従って、統合段階のみならす転送段階においても曇りを防止可能な抗曇り構造が 要望されていた。 本発明は、その近傍に抗曇りドレインを、そしてその近傍であって該抗曇りドレ インの対向側にＣＣＤシフトレジスタを、それぞれ持つ少なくとも−の光検出器 を含むＣＣＤ撮像器に関する。光検出器とＣＣＤシフトレジスタとの間には、そ の近傍に抗曇りドレインを持つ蓄積領域が形成されている。光検出器と蓄積領域 との間及び蓄積領域とＣＣＤシフトレジスタとの間にはそれぞれ転送ゲートが設 けられている。蓄積領域近傍の抗曇りドレインは統合中に生じたあらゆる剰余電 荷キャリアを取り込み、−力先検出器近傍の抗曇りドレインは蓄積領域からＣＣ Ｄシフトレジスタへの電荷キャリアの転送中に光検出器内で生じたあらゆる剰余 電荷キャリアを取り込む。従って、統合及び転送の両段階において、シフトレジ スタ内で曇りが防止されることになる。 このように、本発明に係るＣＣＤ撮像器は、主表面を有する半導体物質から成る 基板と、該基板の主表面に設けられた光検出器と、を含む。抗曇りドレイン領域 は、光検出器の一側近傍の基板中に形成されている。ＣＣＤシフトレジスタは、 抗曇りドレインに対向した光検出器の→すに沿った主表面に配設される。蓄積領 域は、光検出器とシフトレジスタとの間における主表面に形成されている。そし て、光検出器から蓄積領域へ電荷を転送するための手段及び蓄積領域からシフト レジスタへ電荷を転送するための手段が設けられている。蓄積領域の→りに沿っ た基板の主表面に独立した抗曇りドレインが形成されている。この抗曇りドレイ ンにより、転送段階においていかなる剰余電荷も光検出器からシフトレジスタへ 流出させることなく、蓄積領域からシフトレジスタへの電荷転送が可能となる。 本発明の実施例は、以下に略記する各図面を参照しつつ説明する。 第１図は、本発明に係るＣＣＤ撮像器の一部を示す平面図：第２図は、第１図を ライン２−２で切断した撮像器の部分断面図：第３図は、第１図をライン３−３ で切断した撮像器の部分断面図。 第４Ａ図及び第４Ｂ図は、それぞれ第２図及び第３図の断面に沿った統合作用中 における撮像器の電位図； 第５Ａ因及び第５Ｂ図は、それぞれ第２図及び第３図の断面に沿った転送作用中 における撮像器の電位図； 第６．７及び８図は、本発明に係る撮像器の変更例を示す断面図；第９．１０及 び第１１図は、本発明に係る撮像器の動作を示すタイミングチャート図； 第１２．１３及び１４図は、半発明に係る撮像器の他の動作方法を示すタイミン グチャート図である。 尚、添付した各図面の内のいくつかは、必ずしも実物大ではない。 第１．２及び３図は、本発明に係るＣＣＤＣＣ撮像器を示す。第２図は第１図の 破線２−２で切断した部分断面図、第３図は第１図の破線３−３で切断した他の 部分断面図である。撮像器１０は、通常ｐ型車結晶シリコンなどからなり主表面 １４を持つ基板（半導体本体）１２を含む。基板１２の主表面１４に沿って、複 数の光検出器１６が配置されている。図示例では、各光検出器１６は互いに間隔 をとったローとコラムに配置さね、全体として領域アレイ撮像器を構成している 。

【２かし、全光検出器１６を単一のローに配置したライン撮像器とすることも できる。モして、ＣＣＤシフトレジスタ１８力恍検出器１６の各コラム間で各コ ラムとほぼ平行に設けられている。従って、各シフトレジスタ１８は、それぞれ のコラム中の各光検出器の→に沿って伸長している。各光検出器１６と、対応す るＣＣＤシフトレジスタと、の間には、蓄積領域２０が形成されている。また、 光検出器１６のコラム全体に沿ってほぼ平行に伸長した第１抗曇りドレイン２２ が、蓄積領域２０近傍側の面に対向した光検出器の面に沿って且つ間隔をおいて 形成されている。これとは別個に形成された第２抗曇りドレイン２４は、各蓄積 領域２０の一部りに沿って且つ間隔をおいて位置している。従って、第２抗曇り ドレイン２４は、ＣＣＤシフトレジスタ１８と光検出器１６のコラムとの間の空 間に沿って伸長することになる。 転送ゲート２６は、ＣＣＤシフトレジスタ１８と蓄積領域２０との間の空間を蓄 積領域のコラムに沿って伸長している。蓄８を領域２０とシフトレジスタ１８と は、電荷転送関係を持つ。転送ゲート２８は蓄積領域２０の各コラムと光検出器 １６の近接コラムとの間の空間を横切ってコラムの全長に沿って伸長し、この結 果蓄積領域２０は各光検出器１６と電荷転送関係におかれることとなる。ゲート ３０は光検出器１６の各ローとその近接する抗曇りドレインとの間の空間を光検 出器１６の全コラムに沿って伸長している。別個のゲート３２は、各蓄積領域と その近接抗曇りドレイン２４との間の空間に沿って伸長している。このようにし て、光検出器は抗曇りドレイン２２と電荷転送関係に置かれることとなり、一方 各蓄積領域２０とその対応抗曇りドレイン２４とが電荷転送関係に置かれる。 第２図に示すように、各光検出器１６はフォトダイオードの一種から成り、基板 １２の主表面にｎ型導電性領域３４（ｎで図示した）を有する。通常、領域３４ の導電性は、約１０１７不純物／Ｃｍ３である。基板１２は、通常は１０１５不 純物／ｃｍ３のｐ型厚電性材料から構成することが好適であるが、その内部にフ ォトダイオードが形成されたｎ型基板の面１４内にｐ型ウェルを形成する構成を 採用してもよい。第２に、通常１０１８不純物／ｃｍ３の導電性を持ち電導性の 高いｐ型導電性領域３６（ｐ−で図示した）が、基板面１４における第１領域３ ４の一部内に存在している。領域１２．３４及び３６は、ビン止めされたまたは 埋設されたダイオード２を形成している。しかし、図示したフォトダイオードの 代わりに、ショットキーバリヤフォトダイオードまたは単純なｐｎ接合によるダ イオードも使用可能である。 ＣＣＤシフトレジスタ１８は、周知構造の任意のものを使用できる。埋設チャン ネルの構成を第２図に示す。シフトレジスタ１８は、基板１２の表面１４におけ る約１０１７不純物／ｃｍ３の不純物濃度をもつｎ型環電性チャンネ）Ｌ４Ａ域 ３８（ｎ−として示した）を含む。チャンネル領域３８は、光検出器１６から離 れた表面１４に沿って、及び光検出器】６の行と平行に、伸長している。チャン ネル領域３８の情報には、該チャンネル領域３８に沿って隔離された複数の導電 ゲート４０が形成されている。これら各導電ゲート４０は、金属または導電性多 結晶シリコンから構成することができる。また、各ゲート４ｏは、通常二酸化シ リコンから成る誘電性の１１４３によって、基板表面１４がら隔離され絶縁され ている。 この二酸化シリコンの誘電性層４３は、基盤表面１４全体を被覆している。更に 各ゲーｒ−４０は図示しｔいハスフィンによって図丁しない電圧源に接続され、 これによりシフトレジスタ１８を作動させるだめの電圧を任意に選択することが できる。 各蓄積領域２０は、金属または導電性多結晶シリコン等の導電性物質からなるゲ ート４２により構成されている。各蓄積ゲート４２は、光検出器１６とＣＣＤシ フトレジスタ１８との間の間隙に亘って酸化シリコン層４３上に形成されている 。そして、各蓄積ゲート４２は図示しないパスラインを介して図示しない電圧源 に接続さ攬これによりゲート４２下方の基板１２内に破線で示された電位ウェル が生成される。 第１抗曇りドレイン２２は＋１導電性領域（ｎ−とじて図示した）４６であり、 基板１２中に約１０１９不純物／ｃｍ３の導電性を持ち、表面１４にまで伸長し ている。ｎ型導電性領域４６は、各光検出器から隔ててそのコラムの全長に沿っ て伸長している。ドレイン領域４６は、導電性接点４８を介して図示しない電圧 源に接続されている。 第３図に示すように、各第２抗曇りドレイン２４は、面１４側のＭ１１２内で形 成されたＮ型導電性（ｎｌで示した）の領域５０である。各ドし・イン領域５０ は、ＣＣＤシフトレジスタ１８と各光検出器１６のコラムとの間のスペースに沿 った各蓄積領域２０の一側に沿って伸長している。各ドレイン領域５０は、導電 性接点５２及び不図示のパスラインを介して電圧源に接続されている。 谷転送ゲート２６．２８．３０及び３２は、金属または導電性多結晶ノリコンな どの導電性物質のストリップとして構成されており、このストリップは二酸化シ リコン層４３上に位置している。転送ゲート２６はシフトレジスタ１８と各蓄積 領域２０のコラムとの間のスペース上方で伸長しており、各シフトレジスタゲー ト４０と蓄積ゲート４２双方に重なった状態におかれている。転送ゲート２６は 、シフトレジスタゲート４０と蓄積ゲート４２とを覆う二酸化シリコン層５４に よりシフトレジスタゲート４０及び蓄積ゲート４２がら絶縁されている。転送ゲ ート２８は、各コラムの全長に沿って各光検出器１６のコラムと各蓄積領域２０ のコラムとの間のスペースを横切って伸長している。転送ゲート２８は各蓄積領 域ゲート４２と重なった状態にありかつ二酸化シリコン層５４によってこれらか ら絶縁されている。抗曇りゲート３０は抗曇りドレイン領域４６と各光検出器１ ６のコラムとの間のスペースを横切りそしてコラムの全長に沿って伸長している 。ゲート３０は抗曇りドレイン領域４６と重なった状態におかれている。第３図 に示すように、各抗曇りドレインゲート３２に対するそれぞれの蓄積領域は、対 応する蓄積領域ゲート４２と抗曇りドレイン領域５０との間のスペースを横切っ て伸長し、それぞれに重なっている。 次に、撮像器１００作用について説明する。各蓄積ゲート４２へ電位が印加され ると、光検出器１６の電位ウェル１６Ｐよりも大きな深さの電位ウェル２０Ｐが 誘起される。ウェル１６Ｐの最大電位は、ロープ層１２．３４及び３４により決 定される。この関係についての議論は、　Ｔｈｅ　Ｐｉｎｎｅｄ　Ｐｈｏｔｏｄ ｉｏｄｅ　Ｆｏｒ＾ｎ　Ｉｎｔｅｒ−Ｔｒａｎｓｒｅｒα１）　Ｉｍａｇｅ　５ ｅｎｓｏｒ、−というタイトルでＢ、Ｃ，Ｂｕｒｋｅｙ　ｅｔ　ａｔ、により、 ＩＥＤＭ　Ｔｅｅｈｎｆｃａｌ　Ｄｌｇａｑｔ、　１９８４．ｐａｇｅ　２１１ に記載されている。電位は抗曇りドレイン領域４６及び５０にも印加さねへこれ によって光検出器１６及び蓄積領域２０の電位１６Ｐ及び２０Ｐよりもそれぞれ 深い電位ウェル４６Ｐ及び５０Ｐが発生する。これらをそれぞれ第４ＡＩｍ及び 第４Ｂ図に示した電位ダイヤグラムより理解される。また、低電圧が第２抗曇り ドレイン２４と蓄積領域２０との間のゲート３２に印加さね、これによってそれ らの間に固定電位レベル３２Ｐが生ずる。 電位レベル３２Ｐは、蓄積領域２０内で到達すべき最小電位レベルを決定するレ ベルにセットされる。 集積期間中光検出器１６に入射する射光は電荷キャリアに変換される。そして、 光検出器１６と蓄積領域２０との間のゲート２８に電圧か印加される。この結果 、第４Ａ図に示すようにゲート２８は光検出器１６内の電位レベル１６Ｐよりも 深いが蓄積領域２０内の電位レベル２０Ｐはどではない電位レベル２９Ｐを発生 する。こうして光検出器１６中に発生した電荷キャリアは第４Ａ図に矢印５６で 示したように蓄積領域２０に向けて拡散及び／またはドリフトしていく。その後 、電荷キャリアはＭ積鎮域２０内に保持される。蓄積領域２０内への電荷の蓄積 に伴い、電位レベルも移行していく。電位レベルがゲート３２の電位レベル以下 になると、全電荷キャリアはそれらがＣＣＤシフトレジスタへ転送されるまで蓄 積領域２０内に保持される。そして、蓄積領域２０内の電位レベルがゲート３２ の電位レベルに達したならば、その後のあらゆる超過電荷は第４Ｂ図に矢印５８ で示すように抗曇りドレイン′２４へ排出される。こう１．て、蓄積領域２０か らＣＣＤシフトレジスタまたは近接する光位置へ電荷キャリアが不用意に流れ込 むといった聞届が抑制されこれによって曇りも防止可能となる。蓄積領域２０か らＣＣＤシフトレジスタ１８への転送期間中、第９図のタイミングチャートで示 すように光検出器１６と抗曇りドレイン２２との間のゲート３２へ電圧が印加さ れる。 これにより、光検出器１６と第１抗曇りドレイン２２との間のバリヤ３０Ｐは第 ５Ａ図に示すように低下する。同時に、時間ｔ１で光検出器１６と蓄積領域２０ との間のゲート２８に印加された電圧は第１０図に示すようにオフされる。これ が、第５Ａ図に示すように光検出器１６と蓄積領域２０との間のバリヤ２８Ｐを 上昇させる作用を果す。このようにして、光検出器１６中に発生したあらゆる電 荷キャリアは蓄積領域への到達を阻止されその代りに第１抗曇りドレイン２２へ 向けて排出されていくことになる。ゲート３０をこのようにクロッキングするこ とにより、抗曇りドレイン２２は抗曇り構造として共に露光制御のためにも用い られる。これに代えて、ゲート３０を一定のベイアスに保持して抗曇りドレイン ２２に単に曇り防止作用だけを果させるようにすることもできる。ゲート３０・ ＼の電圧がオンされてゲート２８への電圧がオフした後、電圧は第１１図に示す ように時間ｔ２でＣＣＤシフトレジスタ転送ゲート２６へ印加されることになる 。 第５Ａ図に示すように、これによって蓄積領域２０とＣＣＤシフトレジスタ１８ との間のｔ位バリヤ２６Ｐが低下キャリアは矢印６２で示すように蓄積領域２０ からシフトレジスタ１８のチャンネル３８へ向けて流出していく。シフトレジス タにおいて、各キャリアは撮像機へ転送され読み出し作用を受けることとなる。 以上の説明により明らかなように、転送段階においてフォトダイオード中に生じ ｔこ超過量のキャリアはシフトレジスタに流入することなく抗曇りドレイン２２ へ搬送されていくことが理解される。 第１２．１３及び１４図には、光検出器】６中で発生した電荷キャリアを、蓄積 領域２０へ転送される前に蓄積するために撮像器１０を操作するｔ；めの転送期 間中のタイミングを示す。この操作方法によれば、ゲート３２への電位は第１３ 図に示すようにまず時間ｔ１でオンされる。次いで時間ｔ２においては、第１２ 図に示すようにゲート２８への電圧がオンされる。これにより光検出器１６と蓄 積領域２０との間の電位バリヤ３０Ｐが低下し、光検出器中に滞積しているキャ リアを第１蓄１ｆｆ（Ｊ域２０へ向ｌすで流出させる。キャリアが蓄積領域２０ へ転送された後、転送ゲート２８に印加される電圧は第１２図に示すように時間 ｔ３でオフされ、蓄積領域２０へのいかなるキャリアの流入も阻止されることに なる。時間ｔ５（第１４図に示すように）において、転送ゲート２６はオンされ これによって蓄積２０からシフトレジスタ１８のチャンネル３８ヘキヤリアが流 入し、後段の読出し処理に供される。抗曇り制御作用はそのまま保持しつつ、こ れは蓄積領域ストレージではなく光検出器ストレージに供給されるものである。 他の変更例として、ゲート３２をクロックする代りに直流バイヤスに保持するこ とも可能である。この直流バイヤスレベルは、抗曇りを防止するための最適レベ ルにポテンシャル３２Ｐを保持するよう選択される。 第１．２及び３図に示した撮像器１０において、蓄積ゲート４２、抗曇りドレイ ン２４と蓄積領域２０との間の転送ゲート３２、及び抗曇り領域接点５２は別個 の端子を必要とする導電性物質の個別の層からなる。従って、これらの各ゲート 及び接点のために３個の端子が形成されている。 第６囚には撮像器１０の変更例が示されへ蓄積ゲート４２と抗曇り領域５０との 間の電極１３２は抗曇りドレイン領域５０に向けて伸長し該領域５０と当接して いる。従って、電極１３２は、抗曇りドレイン２４及び蓄積領域と抗曇りドレイ ン２４との間の転送ゲートの領域５０への接点として二重の機能を果している。 従って、端子は２つで良いことになる。 第７図に、撮像器の変更例として蓄積領域ゲート１４２が抗曇りドレイン領域５ ０のエツジにまで伸長した構成を示す。Ｐ型厚電性（ｐで示した）をもち約１０ １６不純物／ａｍ３不純物濃度の領域６４が、基板１２及び抗曇りドレイン領域 ５０と蓄積領域２０との間の面１４に形成されている。従って、ゲート１４２は 、蓄積領域ウェル、及び蓄積領域２０と孔部ドレイン２４との間の電位バリヤの 双方を形成する機能を果している。ゲート１４２に印加される電位は単一である が、領域６４のドーピングは、蓄積領域２０と抗曇りドレイン２４との間に形成 された電位バリヤの高さを調整するために用いられる。 抗曇リドレイン領域５０に対しても当接した状態におかれている。従って、単一 ゲート１４２は次の３種類の機能を果すことになる。すなわち、抗曇りドレイン 領域５０に対する電圧印加手段、蓄積領域２０と抗曇りドレイン領域５０との間 の電位バリヤを調節するための手段、及び蓄積領域２０のゲート、としての各機 能である。この構造によれば、単一の端子で済むという利点が得られる。 このように、本発明によれば各光検出器と光検出器を伴うＣＣＤシフトレジスタ との間に、固有の抗曇りドレインをもつ蓄積領域を備えたＣＣＤ画像アレイを提 供することができる。集積段階で光検出器に中に発生した電荷キャリアは蓄積領 域に転送さね、ここで各キャリアがＣＣＤシフトレジスタへ転送される転送段階 に入るまで保持される。そして、蓄積領域でキャリアの超過が生じれば、それら は全てＣＣＤシフトレジスタ内の曇りを防止するための蓄積領域の抗曇りドレイ ンへ向けて流出することになる。さらに、この段階で光検出器と蓄積領域との間 にバリヤが形成さへこれにより光検出器内に発生したあらゆる超過キャリアは光 検出器の抗曇りドレインへ流出しＣＣＤシフトレジスタへ流れ込むことはない。 このようにして、ＣＣＤシフトレジスタへの曇りの発生は、集積段階及び転送段 階の双方において回避される。第２実施例においては、集積及び転送の雨期間中 において抗曇り制御をそのまま保持しつつ、シフトレジスタへの転送に先立って 光検出器中に信号キャリアを保持することができる。 ＦＩＧ、ｊ 距離 距離 ＦＩＧ、５ ＦＩＧ、７ ＦＩＧ、Ｂ 国際調査報告 国際！ｌＩ★報告 ＵＳ　９００３２１２

Claims (1)

1. 【特許請求の範囲】 １．主表面（１４）を有する半導体物質からなる基板（１２）と、前記基板（１ ２）の主表面（１４）内に形成された光検出器（１６）と、前記基板（１２）内 で光検出器（１６）の一側近傍及び該一側に沿って形成された第１抗曇りドレイ ン領域（２２）と、前記主表面（１４）における第１抗曇りドレイン（２２）の 反対側の光検出器（１６）の一側に沿って配設されたＣＣＤシフトレジスタ（１ ８）と、前記主表面（１４）における光検出器（１６）とシフトレジスタ（１８ ）との間に形成された蓄積領域（２０）と、 前調光検出器（１６）から蓄積領域（２０）へ電荷キャリアを転送するための第 １手段（２８）と、 前記蓄積領域（２０）からシフトレジスタ（１８）へ電荷キャリアを転送するた めの第２手段（２６）、及び前記基板（１２）内の主表面（１４）において蓄積 領域（２０）の一側に沿って形成された第２抗曇りドレイン領域（２４）と、を 含むことを特徴とする２重ゲート型抗曇り構造を備えたＣＣＤ撮像器。 ２．請求項１に記載のＣＣＤ撮像器において、前記蓄積領域に沿って形成された 第２抗曇り領域（２４）は、シフトレジスタ（１８）と光検出器（１６）との間 のスペースに沿って伸長していることを特徴とする２重ゲート型抗曇り構造を備 えたＣＣＤ撮像器。 ３．請求項２に記載のＣＣＤ撮像器において、さらに、蓄積領域（２０）と第２ 抗曇りドレイン領域（２４）との間の電位バリヤを制御するために蓄積領域（２ ０）と第２抗曇りドレイン領域（２４）との間に設けられた手段（３２）を含む ことを特徴とする２重ゲート型抗曇り構造を備えたＣＣＤ撮像器。 ４．請求項３に記載のＣＣＤ撮像器において、さらに、光検出器（１６）と第１ 抗曇りドレイン領域（２２）との間の電位バリヤを制御するために光検出器（１ ６）と第１抗曇りドレイン領域（２２）との間に設けられた手段（３０）を含む ことを特徴とする２重ゲート型抗曇り構造を備えたＣＣＤ撮像器。 ５．請求項４に記載のＣＣＤ撮像器において、前記蓄積領域（２０）は、光検出 器（１６）とシフトレジスタ（１８）との間に位置する主表面（１４）の一部上 に形成され該一部から絶縁された導電性蓄積ゲート（４２）を含み、該ゲート（ ４２）は、導電性ート（４２）下方における基板（１２）内で電位ウェル（４４ ）を生成するよう電圧源に接続されていることを特徴とする２重ゲート型抗曇り 構造を備えたＣＣＤ撮像器。 ６．請求項５に記載のＣＣＤ撮像器において、前記光検出器（１６）から蓄積領 域（２０）へ電荷キャリアを転送するための第１手段（２８）は、光検出器と蓄 積ゲート（４２）との間のスペースを横切って伸長する導電性転送ゲート（２８ ）を含み、該転送ゲート（２８）は、光検出器（１６）と蓄積領域（２０）との 電荷キャリア流れを制御可能な転送ゲートの下方に位置する基板中に電位バリヤ を生成するための電圧源に接続されていることを特徴とする２重ゲート型抗曇り 構造を備えたＣＣＤ撮像器。 ７．請求項６に記載のＣＣＤ撮像器において、前記光検出器（１６）と第１抗曇 りドレイン領域（２０）との間の電位バリヤを制御するための手段は、光検出器 （１６）と第１抗曇りドレイン領域（２２）との間に位置する基板の主表面上に 形成された導電性ゲート（３０）を含み、該導電性ゲート（３０）は基板（１２ ）内に電位バリヤを生成するための電圧源に接続されていることを特徴とする２ 重ゲート型抗曇り構造を備えたＣＣＤ撮像器。 ８．請求項７に記載のＣＣＤ撮像器において、前記蓄積領域（２０）と第２抗曇 りドレイン領域（２４）との間の電位バリヤを制御するための手段は、蓄積ゲー ト（４２）と杭曇りドレイン領域（２４）との間に位置する基板の主表面上に形 成された導電性ゲート（３２）を含み、該ゲート（３２）は基板（１２）内に電 位バリヤを生成するための電圧源に接続されていることを特徴とする２重ゲート 型抗曇り構造を備えたＣＣＤ撮像器。 ９．請求項８に記載のＣＣＤ撮像器において、前記各抗曇りドレイン領域（２２ 、２４）は、前記基板の主表面側とは逆極性の導電性領域を含み、さらに手段（ ４８、５２）を備え、これらにより前記領域は電圧源に接続されることを特徴と する２重ゲート型抗曇り構造を備えたＣＣＤ撮像器。 １０．請求項９に記載のＣＣＤ撮像器において、前記蓄積領域（４２）と第２抗 曇りドレイン領域（５０）との間の導電ゲート（１４２）は、基板内の抗曇りド レイン領域（５０）上に伸長し該領域（５０）と当接することを特徴とする。 １１．請求項９に記載のＣＣＤ撮像器において、前記蓄積領域の導電性ゲート（ １４２）は基板内の第２抗曇りドレイン領域（５０）のエッジに到達するまで基 板表面上に伸長し、さらに基板中の第２抗曇りドレイン領域におけるゲート下方 に基板と同じ導電性の領域（６４）を備えていることを特徴とする２重ゲート型 抗曇り構造を備えたＣＣＤ撮像器。 １２．請求項１１に記載のＣＣＤ撮像器において、前記蓄積領域（１４２）は基 板中の第２抗曇りドレイン領域（５０）と当接していることを特徴とする２重ゲ ート型抗曇り構造を備えたＣＣＤ撮像器。 １３．主表面（１４）を有する半導体物質からなる基板（１２）と、前記基板（ １２）の主表面（１４）側で相互に間隔を隔てて整列配置された複数の光検出器 （１６５）と、 前記基板（１２）内で各光検出器（１６）の列の一側近傍がラインに沿って伸張 した第１抗曇りドレイン領域（２２）と、前記第１抗曇りドレイン領域（２２） 側の反対側の光検出器（１６）のラインの一側に沿った主表面（１４）に設けら れたＣＣＤシフトレジスタ（１８）と、前記各光検出器（１６）とシフトレジス タ（１８）との間に位置する主表面（１４）に形成された分離蓄積領域（２０） と、前記各光検出器（１６）からその近傍の各蓄積領域（２０）へ電荷キャリア を転送するための第１手段（２８）と、 前記各蓄積領域（２０）からシフトレジスタ（１８）へ電荷キャリアを選択的に 転送する第２手段（２６）、及び 前記基板内で前記各蓄積領域（２０）近傍の主表面（１４）に形成された分離第 ２抗曇りドレイン領域（２４）と、を含むことを特徴とする２重ゲート型抗曇り 構造を備えたＣＣＤ撮像器。 １４．請求項１３に記載のＣＣＤ撮像器において、前記蓄積領域孔部の第２抗曇 りドレイン領域（２４）はシフレジスタ（１８）と光検出器（１６）列との間の スペースを横切って伸長していることを特徴とする２重ゲート型抗曇り構造を備 えたＣＣＤ撮像器。 １５．請求項１４に記載のＣＣＤ撮像器において、さらに前記各光検出器（１６ ）と近接する第１抗曇りドレイン領域（２２）との間に配置され、各光検出器（ １６）と第１抗曇りドレイン領域（２２）との間に位置する基板内での電位バリ ヤを制御するための手段（３０）、及び 前記各蓄積領域（２０）とその近傍に位置する第２抗曇りドレイン領域（２４） との間に配置され、各蓄積領域（２０）と第２抗曇りドレイン領域（２４）との 間に位置する基板内における電位バリヤを制御するための手段（３２）を備えて いることを特徴する２重ゲート型抗曇り構造を備えたＣＣＤ撮像器。 １６．請求項１５に記載のＣＣＤ撮像器において、前記各蓄積領域（２０）はそ の対応する光検出器（１６）とシフトレジスタ（１８）との間に位置する基板の 主表面の一部上に形成され該一部から絶縁された導電性蓄積ゲート（４２）を含 み、さらに前記各蓄積領域を電圧源に接続し、各蓄積ゲート（４２）下方の基板 内で電位ウェル（４４）を生成するための第３手段を備えたことを特徴とする２ 重ゲート型抗曇り構造を備えたＣＣＤ撮像器。 １７．請求項１６に記載のＣＣＤ撮像器において、さらに各光検出器から蓄積領 域へ電荷キャリアを転送するための第１手段は、各光検出器（１６）と各蓄積領 域（２０）との間に位置する基板の主表面（１４）上で光検出器（１６）の全う インに沿って伸長した導電性転送ゲート（２８）を含み、さらに、 転送ゲート（２８）を電圧源に接続し、これによって、各光検出器（１６）から 各蓄積領域（２０）へ向う電荷キャリアの流れを制御することのできる転送ゲー ト（２８）の下方で基板内に電位バリヤを生成する手段を備えたことを特徴とす る２重ゲート型抗曇り構造を備えたＣＣＤ撮像器。 １８．請求項１７に記載のＣＣＤ撮像器において、各光検出器（１６）とその近 傍の第１抗曇りドレイン領域（２２）との間の電位バリヤを制御するための手段 は、各光検出器（１６）と第１抗曇りドレイン領域（２２）との間のスペースを 横切って各光検出器（１６）のライン全長に沿って伸長した導電性ゲート（３０ ）を含み、さらにゲートを電圧源に接続してゲート下方の基板内に電位バリヤを 生成する手段を備えたことを特徴とする２重ゲート型坑曇り構造を備えたＣＣＤ 撮像器。 １９．請求項１８に記載のＣＣＤ撮像器において、各蓄積領域とその対応する第 ２抗曇りドレイン領域との間の電位バリヤを制御するための手段は、蓄積領域（ ４２）と対応する第２抗曇りドレイン領域（２４）との間に伸長した導電性ゲー ト（３２）を含み、さらに各ゲート（３２）を電圧源に接続し、これによって各 ゲート（３２）下方の基板内に電位バリヤを生成するための手段を備えたことを 特徴とする２重ゲート型抗曇り構造を備えたＣＣＤ撮像器。 ２０．請求項１９に記載のＣＣＤ撮像器において、前記各第１及び第２抗曇りド レイン領域（２２、２４）は基板の主表面における導電性とは逆極の導電性を有 する領域を含み、さらに第１及び第２抗曇りドレイン領域（２２、２４）を電圧 源に接続するための手段（４８、５２）を備えたことを特徴とする２重ゲート型 抗曇り構造を備えたＣＣＤ撮像器。 ２１．請求項２０に記載のＣＣＤ撮像器において、前記ＣＣＤシフトレジスタ（ １８）は基板内で前記各光検出器（１６）のラインと平行にかつラインから間隔 を隔てた前記主表面に沿って伸長したチャンネル領域（３８）を含み、さらに該 チャンネルに沿って間隔を隔てかっ基板主表面から絶縁された複数の導電性ゲー ト（４０）を含み、さらに前記各蓄積領域（２０）からシフトレジスタ（１８） へ選択的に電荷キャリアを転送するための第２手段（２６）は、各シフトレジス タゲートと各蓄積領域との間でシフトレジスタの全長に沿って伸長した導電性転 送ゲートを備えたことを特徴とする２重ゲート型抗曇り構造を備えたＣＣＤ撮像 器。 ２２．主表面（１４）を有し半導体物質からなる基板（１２）と、前記基板（１ ２）内の主表面（１４）に形成された光検出器（１６）と、前記基板（１２）の 主表面（１４）において前記光検出器（１６）と電荷転送関係をもって形成され た第１抗曇りドレイン領域（２２）と、前記基板（１２）の主表面（１４）にお いて光検出器（１６）と電荷転送関係をもってかつ第１抗曇りドレイン領域（２ ２）とは非電荷転送関係で形成された蓄積領域（２０）と、 半導体本体（１２）内に配置され主表面（１４）の一部を含み、光検出器（１５ ）の一側に沿って配置され第１抗曇りドレイン領域（２２）の反対側に配置され たＣＣＤシフトレジスタ（１８）との間に形成された蓄積領域（２０）と、光検 出器（１６）から蓄積領域（２０）への電荷キャリアを転送するための第１手段 （２８）と、蓄積領域（２０）からシフトレジスタ（１８）へ電荷キャリアを転 送するための第２手段（２６）、及び半導体本体（１２）内で主表面（１４）の 一部を含み、蓄積領域（２０）の一側に沿って配設された第２抗曇りドレイン領 域（２０）と、を含むことを特徴とする２重ゲート型抗曇り構造を備えたＣＣＤ 撮像器。