JPS639753B2 - - Google Patents
Info
- Publication number
- JPS639753B2 JPS639753B2 JP57062448A JP6244882A JPS639753B2 JP S639753 B2 JPS639753 B2 JP S639753B2 JP 57062448 A JP57062448 A JP 57062448A JP 6244882 A JP6244882 A JP 6244882A JP S639753 B2 JPS639753 B2 JP S639753B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- potential
- mos transistor
- photodiode
- signal readout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003384 imaging method Methods 0.000 claims description 8
- 238000009825 accumulation Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 description 30
- 238000009792 diffusion process Methods 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 239000000758 substrate Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は、ブルーミング現象を抑制できる固体
撮像装置に関するものである。
撮像装置に関するものである。
以下、本発明を実施例により詳細に説明する。
第１図は、本発明の第１の実施例による固体撮
像素子の回路構成を示したものである。一導電型
のSi基板と反対導電型の拡散領域によつて形成さ
れる光ダイオード１に蓄積する光信号電荷は、垂
直走査回路２によつて選択を受ける垂直走査線
（ゲート線）３につながる信号読出し用MOSトラ
ンジスタ（MOST）４を介して、垂直出力線５
に移る。垂直出力線５に移動した電荷は、さら
に、水平走査回路６によつて選ばれる水平読出し
スイツチ（MOST）７を介して水平出力線８に
出力され、検出抵抗１１を通して、光信号が端子
OUTから読み出される。特に強い光が入射した
時には、光ダイオード１からの過剰な電荷が、
MOST４のON、OFFにかかわらず常に垂直出力
線５にあふれ出て偽信号発生の原因となるのが従
来問題であつた（ブルーミング現象）。本実施例
はこれを解決するために、MOST４と同じゲー
ト線３をもつ過剰電荷吸い出し用のMOST９を
設け、ドレイン線１０に電圧を印加して過剰電荷
が吸い出せるようにしている。ここで、２０は基
板に電圧を印加するための端子、１２はビデオ電
圧電源を表わす。
像素子の回路構成を示したものである。一導電型
のSi基板と反対導電型の拡散領域によつて形成さ
れる光ダイオード１に蓄積する光信号電荷は、垂
直走査回路２によつて選択を受ける垂直走査線
（ゲート線）３につながる信号読出し用MOSトラ
ンジスタ（MOST）４を介して、垂直出力線５
に移る。垂直出力線５に移動した電荷は、さら
に、水平走査回路６によつて選ばれる水平読出し
スイツチ（MOST）７を介して水平出力線８に
出力され、検出抵抗１１を通して、光信号が端子
OUTから読み出される。特に強い光が入射した
時には、光ダイオード１からの過剰な電荷が、
MOST４のON、OFFにかかわらず常に垂直出力
線５にあふれ出て偽信号発生の原因となるのが従
来問題であつた（ブルーミング現象）。本実施例
はこれを解決するために、MOST４と同じゲー
ト線３をもつ過剰電荷吸い出し用のMOST９を
設け、ドレイン線１０に電圧を印加して過剰電荷
が吸い出せるようにしている。ここで、２０は基
板に電圧を印加するための端子、１２はビデオ電
圧電源を表わす。
第２図は、本発明の第１の実施例による撮像素
子の光ダイオード（光電変換部）の一例の断面図
を示したものである。ｐ（or ｎ）型半導体（例え
ばSi）基板（不純物濃度〜1015／cm3）２１上に、
n+（or p+）不純物拡散層２２を設けて光ダイオ
ード１を作る。n+（or p+）不純物拡散層（不純
物濃度〜1019／cm3）２２，２３とポリシリコンよ
りなる２４はそれぞれ信号読み出し用のMOST
４のソース、ドレイン、ゲートをなす。ここでゲ
ート２４の下の酸化膜２０１（SiO2）の膜厚は
約0.1μｍである。２７は、MOST４のしきい値
電圧VTを制御するためにイオン打ち込みされた
ｐ（or ｎ）型不純物層であり、打ち込み量は約
1011／cm2である。またn+（or p+）不純物拡散層２
２，２５とポリシリコンよりなる２６とで過剰電
荷吸い出し用のMOST９のソース、ドレイン、
ゲートを形成し、ゲート２６の下の酸化膜２０２
（SiO2）の膜厚は約1μｍである。３４はMOST９
のしきい値電圧VTを制御するためにイオン打ち
込みされるｐ（or ｎ）型不純物層であり、打ち込
み量は、ｐ型不純物層２７の不純物層濃度より小
さければよく、特に打ち込みをしなくてもよい。
２８は、各絵素間を電気的に分離するためにイオ
ン打ち込みされるｐ（or ｎ）型不純物層であり、
通常のプロセスでは、その打ち込み量は約1013／
cm2程度であるが、特に打ち込み量の値は限定しな
い。また２９は、光ダイオードの接合容量を増加
させるために設けるp+（or n+）不純物拡散層
（不純物濃度〜1016／cm3）であり、これは省略し
てもよい。アルミニウム配線（ポリシリコン等の
他の導体配線でも可）３０は、n+不純物拡散層
２３とオーミツク・コンタクトをとり、垂直出力
線５となる。アルミニウム配線３１はn+不純物
拡散層２５とオーミツク・コンタクトをとつてあ
る。３２は酸化膜（SiO2）であり、３３は基板
（バイアス）端子である。
子の光ダイオード（光電変換部）の一例の断面図
を示したものである。ｐ（or ｎ）型半導体（例え
ばSi）基板（不純物濃度〜1015／cm3）２１上に、
n+（or p+）不純物拡散層２２を設けて光ダイオ
ード１を作る。n+（or p+）不純物拡散層（不純
物濃度〜1019／cm3）２２，２３とポリシリコンよ
りなる２４はそれぞれ信号読み出し用のMOST
４のソース、ドレイン、ゲートをなす。ここでゲ
ート２４の下の酸化膜２０１（SiO2）の膜厚は
約0.1μｍである。２７は、MOST４のしきい値
電圧VTを制御するためにイオン打ち込みされた
ｐ（or ｎ）型不純物層であり、打ち込み量は約
1011／cm2である。またn+（or p+）不純物拡散層２
２，２５とポリシリコンよりなる２６とで過剰電
荷吸い出し用のMOST９のソース、ドレイン、
ゲートを形成し、ゲート２６の下の酸化膜２０２
（SiO2）の膜厚は約1μｍである。３４はMOST９
のしきい値電圧VTを制御するためにイオン打ち
込みされるｐ（or ｎ）型不純物層であり、打ち込
み量は、ｐ型不純物層２７の不純物層濃度より小
さければよく、特に打ち込みをしなくてもよい。
２８は、各絵素間を電気的に分離するためにイオ
ン打ち込みされるｐ（or ｎ）型不純物層であり、
通常のプロセスでは、その打ち込み量は約1013／
cm2程度であるが、特に打ち込み量の値は限定しな
い。また２９は、光ダイオードの接合容量を増加
させるために設けるp+（or n+）不純物拡散層
（不純物濃度〜1016／cm3）であり、これは省略し
てもよい。アルミニウム配線（ポリシリコン等の
他の導体配線でも可）３０は、n+不純物拡散層
２３とオーミツク・コンタクトをとり、垂直出力
線５となる。アルミニウム配線３１はn+不純物
拡散層２５とオーミツク・コンタクトをとつてあ
る。３２は酸化膜（SiO2）であり、３３は基板
（バイアス）端子である。
次に本例の原理を第３図を用いて説明する。第
３図は、第２図の半導体表面におけるキヤリアに
対するポテンシヤルを示したものである。半導体
基板をｐ型とすると、電子に対するポテンシヤル
は、信号蓄積状態では、実線で示した形φSにな
り、信号読み出し状態では、点線で示した形φR
になる。信号蓄積状態の時信号電荷はポテンシヤ
ルの谷に蓄積され、ポテンシヤルの高さφS
をポテンシヤルの高さφSより低くするこ
とにより、ポテンシヤルにはφSまで信号電
荷がたまり、それ以上の電荷はポテンシヤルの
谷にあふれ出て吸い出される（ブルーミング制御
効果）。次に、信号電荷を読み出す時には、ポテ
ンシヤル（）がφRとなり、ポテンシヤル
に蓄積された信号電荷はポテンシヤルの領域に
移り、読み出される。第３図に示したポテンシヤ
ルは次の関係を満たせばよい。
３図は、第２図の半導体表面におけるキヤリアに
対するポテンシヤルを示したものである。半導体
基板をｐ型とすると、電子に対するポテンシヤル
は、信号蓄積状態では、実線で示した形φSにな
り、信号読み出し状態では、点線で示した形φR
になる。信号蓄積状態の時信号電荷はポテンシヤ
ルの谷に蓄積され、ポテンシヤルの高さφS
をポテンシヤルの高さφSより低くするこ
とにより、ポテンシヤルにはφSまで信号電
荷がたまり、それ以上の電荷はポテンシヤルの
谷にあふれ出て吸い出される（ブルーミング制御
効果）。次に、信号電荷を読み出す時には、ポテ
ンシヤル（）がφRとなり、ポテンシヤル
に蓄積された信号電荷はポテンシヤルの領域に
移り、読み出される。第３図に示したポテンシヤ
ルは次の関係を満たせばよい。
(i) φS＞φS
(ii) φS−φR≫φS−φR
(iii) φS、φS、φS＜φS、φS、φR
これらのポテンシヤル関係は、例えば第２図に
示した構造にすれば十分に精度よく実現できる。
この構造の特徴は、 (1) 信号読み出し用MOST４の酸化膜厚が薄く
（例えば約0.1μｍとし）、過剰信号電荷吸い出し
用のMOST９の酸化膜厚を厚く（例えば約1μ
ｍ）とすることにより、(ii)の関係が満たせる。
示した構造にすれば十分に精度よく実現できる。
この構造の特徴は、 (1) 信号読み出し用MOST４の酸化膜厚が薄く
（例えば約0.1μｍとし）、過剰信号電荷吸い出し
用のMOST９の酸化膜厚を厚く（例えば約1μ
ｍ）とすることにより、(ii)の関係が満たせる。
(2) 信号読み出し用MOST４のVTをイオン打ち
込みによりコントロールして（第２図のｐ型不
純物層２７(i)の関係が容易に得られる。
込みによりコントロールして（第２図のｐ型不
純物層２７(i)の関係が容易に得られる。
(3) 過剰信号電荷吸い出し用のMOST９の酸化
膜厚が、信号読み出しのMOST４の酸化膜厚
に比べて（例えば約10倍と）大きいので、基板
バイアス効果も大きく（約10倍）なる。したが
つて、φを一定にして、φだけを外部で変
えられる。
膜厚が、信号読み出しのMOST４の酸化膜厚
に比べて（例えば約10倍と）大きいので、基板
バイアス効果も大きく（約10倍）なる。したが
つて、φを一定にして、φだけを外部で変
えられる。
(4) 過剰電荷吸い出し用MOST９のドレインは
アルミニウム配線で外部電源と接続するので、
過剰信号電荷を急速に取り除くことができる。
したがつて、各絵素における過剰電荷吸い出し
用のMOST９のドレインは全て一定にできる
（シエーデイングなし）。
アルミニウム配線で外部電源と接続するので、
過剰信号電荷を急速に取り除くことができる。
したがつて、各絵素における過剰電荷吸い出し
用のMOST９のドレインは全て一定にできる
（シエーデイングなし）。
(5) この構造は、通常のＮチヤネルMOSプロセ
スをそのまま利用でき、一絵素当り１本のポリ
シリコン・ゲート線と２本のアルミニウム線で
よい。
スをそのまま利用でき、一絵素当り１本のポリ
シリコン・ゲート線と２本のアルミニウム線で
よい。
第４図は、本素子の光電変換部のセル構成図で
ある。４１は不純物拡散層、４２はポリシリコ
ン・ゲート、４３は４４のアルミニウム信号出力
線と不純物拡散層４７との接触部分、４５は４６
のアルミニウム過剰電荷吸い出し線と不純物拡散
層４８との接触部分である。
ある。４１は不純物拡散層、４２はポリシリコ
ン・ゲート、４３は４４のアルミニウム信号出力
線と不純物拡散層４７との接触部分、４５は４６
のアルミニウム過剰電荷吸い出し線と不純物拡散
層４８との接触部分である。
本実施例の別の素子構造例を第５図に示す。２
１〜２５，２７〜３０，３２〜３４，２０１，２
０２は第２図と同じであり、５１は過剰電荷吸い
出し用MOSTのゲート、ドレイン電荷を共通に
したアルミニウム（あるいはポリシリコン）であ
る。
１〜２５，２７〜３０，３２〜３４，２０１，２
０２は第２図と同じであり、５１は過剰電荷吸い
出し用MOSTのゲート、ドレイン電荷を共通に
したアルミニウム（あるいはポリシリコン）であ
る。
第６図は、本実施例の別の素子構造例であり、
２０１，２０２，２１〜２５，２７〜２９，３１
〜３４は第２図と同じものである。６１の信号出
力線と、６２の過剰電荷吸い出し用MOSTのゲ
ートは（両者ともアルミニウムやポリシリコン等
の導体配線体）、分離して表わしているが共通に
してもよいことは勿論である。
２０１，２０２，２１〜２５，２７〜２９，３１
〜３４は第２図と同じものである。６１の信号出
力線と、６２の過剰電荷吸い出し用MOSTのゲ
ートは（両者ともアルミニウムやポリシリコン等
の導体配線体）、分離して表わしているが共通に
してもよいことは勿論である。
第７図は、本実施例の別の素子構造例である。
２０１，２０２，２１〜２５，２７〜３０，３２
〜３４は第２図と同じものであり、７１のアルミ
ニウム（ポリシリコンでもよい）ゲート線と、２
５のドレインは、この両側に存在する光ダイオー
ドからの過剰電荷を吸い出すことができる。第７
図の実施例における過剰電荷吸い出し用MOST
の構造は、第２図、第６図のMOSTの構造と置
き換えてもよい。
２０１，２０２，２１〜２５，２７〜３０，３２
〜３４は第２図と同じものであり、７１のアルミ
ニウム（ポリシリコンでもよい）ゲート線と、２
５のドレインは、この両側に存在する光ダイオー
ドからの過剰電荷を吸い出すことができる。第７
図の実施例における過剰電荷吸い出し用MOST
の構造は、第２図、第６図のMOSTの構造と置
き換えてもよい。
なお上記の実施例（次の実施例でも、以下同
じ）では光ダイオードとつながつたスイツチとし
てMOSトランジスタを用いて説明したが、本発
明の趣旨を逸脱しない範囲で、BBD（バケツ・リ
レ型電荷転送素子）、CCD（電荷結合素子）など
を用いた場合にも適用できる。又、半導体基板と
しても、Si以外の半導体が利用できることは当然
である。さらに、MOSトランジスタのゲート酸
化膜としてSiO2膜を利用したが、当然Al2O3等の
他の酸化膜でも良い。さらに又、MOSトランジ
スタに限定することなく、ゲート絶縁膜として
Si3N4等を用いた絶縁ゲート形電界効果トランジ
スタ（MISFET）にまで本発明は拡散し得る。
じ）では光ダイオードとつながつたスイツチとし
てMOSトランジスタを用いて説明したが、本発
明の趣旨を逸脱しない範囲で、BBD（バケツ・リ
レ型電荷転送素子）、CCD（電荷結合素子）など
を用いた場合にも適用できる。又、半導体基板と
しても、Si以外の半導体が利用できることは当然
である。さらに、MOSトランジスタのゲート酸
化膜としてSiO2膜を利用したが、当然Al2O3等の
他の酸化膜でも良い。さらに又、MOSトランジ
スタに限定することなく、ゲート絶縁膜として
Si3N4等を用いた絶縁ゲート形電界効果トランジ
スタ（MISFET）にまで本発明は拡散し得る。
第８図は、本発明による固体撮像素子の第２の
実施例の回路構成を示したものである。光ダイオ
ード１に蓄積する光信号電荷は、垂直走査回路２
によつて選択を受けるゲート線３につながる信号
読出し用のMOSトランジスタ４を介して、垂直
出力線５に移る。垂直出力線５に移動した電荷
は、さらに水平走査回路６によつて選ばれる水平
読出しスイツチ（MOST）７を介して水平出力
線８に出力され、検出抵抗１１を通して、光信号
が読み出される。特に強い光が入射した時には、
光ダイオード１からの過剰電荷が、MOST４の
ON、OFFにかかわらず常に出力線５にあふれ出
て偽信号発生の原因となるのが従来問題であつた
（ブルーミング現象）ことを先に述べた。本実施
例では、これを解決するために光ダイオード１に
隣接するゲート線３にMOST４を、ゲート線１
４にMOST９を別々に接続し、ドレイン線１０
に電圧を印加して過剰電荷が吸い出せるようにし
ている。ここで、１２はビデオ電圧電源、１３は
オーバーフロードレイン電圧電源である。また、
１４，１５，１６，１７はそれぞれ３，４，１，
９と同じものである。
実施例の回路構成を示したものである。光ダイオ
ード１に蓄積する光信号電荷は、垂直走査回路２
によつて選択を受けるゲート線３につながる信号
読出し用のMOSトランジスタ４を介して、垂直
出力線５に移る。垂直出力線５に移動した電荷
は、さらに水平走査回路６によつて選ばれる水平
読出しスイツチ（MOST）７を介して水平出力
線８に出力され、検出抵抗１１を通して、光信号
が読み出される。特に強い光が入射した時には、
光ダイオード１からの過剰電荷が、MOST４の
ON、OFFにかかわらず常に出力線５にあふれ出
て偽信号発生の原因となるのが従来問題であつた
（ブルーミング現象）ことを先に述べた。本実施
例では、これを解決するために光ダイオード１に
隣接するゲート線３にMOST４を、ゲート線１
４にMOST９を別々に接続し、ドレイン線１０
に電圧を印加して過剰電荷が吸い出せるようにし
ている。ここで、１２はビデオ電圧電源、１３は
オーバーフロードレイン電圧電源である。また、
１４，１５，１６，１７はそれぞれ３，４，１，
９と同じものである。
第９図は、本実施例による撮像素子の光電変換
部の一例を断面図で示したものである。ｐ（or
ｎ）型半導体基板（不純物濃度〜1015／cm3）２１
上に、n+（or p+）不純物拡散層２２を設けて光
ダイオードを作る。n+（or p+）不純物拡散層
（不純物濃度〜1019／cm3）２２，２３とポリシリ
コン２４はそれぞれ信号読み出し用のMOST４
のソース；ドレイン；ゲートをなす。ここでゲー
ト２４の下の酸化膜９０の膜厚は約0.1μｍであ
る。２７は、MOST４のしきい値電圧VTを大き
く（エンハンスメント方向に）するためにイオン
打ち込みされるｐ（or ｎ）型不純物層であり、打
ち込み量は約1011／cm2である。またn+（or p+）不
純物拡散層２２，２５とポリシリコン９１とで過
剰電荷吸い出し用のMOSTのソース・ドレイ
ン・ゲートを形成し、ゲート９１の下の酸化膜９
２の膜厚の約0.1μｍである。９３はMOST９の
しきい値電圧VTを制御するためにイオン打ち込
み量は、ｐ型不純物層２７の不純物濃度より小さ
く選ぶ（原理上デイプレツシヨンタイプの方がよ
り効果的である）。これにより信号読み出し用
MOST４のしきい値電圧VTを過剰電荷吸い出し
用のMOST９のしきい値電圧VTより大きくして
いる。また、３０はアルミニウム配線であり、
n+不純物層２３とオーミツク・コンタクトをと
り、垂直信号出力線５となる。３１はn+不純物
層２５とオーミツク・コンタクトをとつたアルミ
ニウム配線である。
部の一例を断面図で示したものである。ｐ（or
ｎ）型半導体基板（不純物濃度〜1015／cm3）２１
上に、n+（or p+）不純物拡散層２２を設けて光
ダイオードを作る。n+（or p+）不純物拡散層
（不純物濃度〜1019／cm3）２２，２３とポリシリ
コン２４はそれぞれ信号読み出し用のMOST４
のソース；ドレイン；ゲートをなす。ここでゲー
ト２４の下の酸化膜９０の膜厚は約0.1μｍであ
る。２７は、MOST４のしきい値電圧VTを大き
く（エンハンスメント方向に）するためにイオン
打ち込みされるｐ（or ｎ）型不純物層であり、打
ち込み量は約1011／cm2である。またn+（or p+）不
純物拡散層２２，２５とポリシリコン９１とで過
剰電荷吸い出し用のMOSTのソース・ドレイ
ン・ゲートを形成し、ゲート９１の下の酸化膜９
２の膜厚の約0.1μｍである。９３はMOST９の
しきい値電圧VTを制御するためにイオン打ち込
み量は、ｐ型不純物層２７の不純物濃度より小さ
く選ぶ（原理上デイプレツシヨンタイプの方がよ
り効果的である）。これにより信号読み出し用
MOST４のしきい値電圧VTを過剰電荷吸い出し
用のMOST９のしきい値電圧VTより大きくして
いる。また、３０はアルミニウム配線であり、
n+不純物層２３とオーミツク・コンタクトをと
り、垂直信号出力線５となる。３１はn+不純物
層２５とオーミツク・コンタクトをとつたアルミ
ニウム配線である。
次に本例の原理を説明する。第１０図は、第８
図におけるゲート線３，１４の電圧波形V3，V14
を示したものであり、第１１図は、第１０図のタ
イミングに従つて変化する光ダイオード（第８
図）１とMOST（第８図）４，９における電子ｅ
に対するポテンシヤルを表わしたものである。ま
ず、(i)の状態では、光ダイオード１に光信号電荷
が蓄積される。もし、MOST９のゲートと下の
ポテンシヤルφa以上の電荷が蓄積されると
MOST９のドレインに引き出され、ブルーミン
グは起きない。次に、(ii)の状態では、MOST４
がONとなり、光信号電荷が読み出される。続い
て(iii)の状態では、MOST４がOFFとなり、
MOST９がONとなる。この時、光ダイオードは
オーバーフロードレイン電圧に完全にリセツトさ
れる。そして(iv)の状態では、MOST９もOFFと
なり、蓄積状態が始まる。
図におけるゲート線３，１４の電圧波形V3，V14
を示したものであり、第１１図は、第１０図のタ
イミングに従つて変化する光ダイオード（第８
図）１とMOST（第８図）４，９における電子ｅ
に対するポテンシヤルを表わしたものである。ま
ず、(i)の状態では、光ダイオード１に光信号電荷
が蓄積される。もし、MOST９のゲートと下の
ポテンシヤルφa以上の電荷が蓄積されると
MOST９のドレインに引き出され、ブルーミン
グは起きない。次に、(ii)の状態では、MOST４
がONとなり、光信号電荷が読み出される。続い
て(iii)の状態では、MOST４がOFFとなり、
MOST９がONとなる。この時、光ダイオードは
オーバーフロードレイン電圧に完全にリセツトさ
れる。そして(iv)の状態では、MOST９もOFFと
なり、蓄積状態が始まる。
上述のごとく、本例はブルーミング抑制効果が
高いことは勿論であるがゲート線を共用している
ため、従来の絵素面積を増加させる事なく（プロ
セス工程を増加させる事なく）オーバーフロード
レインを配置する事が可能であり、実用性の極め
て高いものである。さらに次に述べる利点もあ
る。
高いことは勿論であるがゲート線を共用している
ため、従来の絵素面積を増加させる事なく（プロ
セス工程を増加させる事なく）オーバーフロード
レインを配置する事が可能であり、実用性の極め
て高いものである。さらに次に述べる利点もあ
る。
これまでの方式では、信号の読み出しと、光ダ
イオードのリセツトを同時に行なわなければなら
なかつたため、信号読み出し用MOSTのソース
ドレイン電圧の両方とも高い電圧で動作させてい
る。したがつて、十分なリセツト電圧を光ダイオ
ードに供給することができず、同時に信号の読み
出し速度を大きく制限していた。本例では、光ダ
イオードのリセツトは1H時間にわたつて十分確
実にでき、またビデオ電圧は0Vにできるため、
信号読み出し用のMOSTは、基板バイアス効果
も全く受けず、最良の状態で動作でき高速動作が
可能となり、撮像素子にとつて極めて好ましいも
のである。
イオードのリセツトを同時に行なわなければなら
なかつたため、信号読み出し用MOSTのソース
ドレイン電圧の両方とも高い電圧で動作させてい
る。したがつて、十分なリセツト電圧を光ダイオ
ードに供給することができず、同時に信号の読み
出し速度を大きく制限していた。本例では、光ダ
イオードのリセツトは1H時間にわたつて十分確
実にでき、またビデオ電圧は0Vにできるため、
信号読み出し用のMOSTは、基板バイアス効果
も全く受けず、最良の状態で動作でき高速動作が
可能となり、撮像素子にとつて極めて好ましいも
のである。
第１２図は、本素子の光電変換部のセル図であ
る。１２１は不純物拡散層、１２２はポリシリコ
ン・ゲート、１２３は１２４のアルミニウム信号
出力線と不純物拡散層１２１との接触部分であ
る。また、１２５は１２６のアルミニウム過剰電
荷吸い出し線と不純物拡散層１２１との接触部分
である。
る。１２１は不純物拡散層、１２２はポリシリコ
ン・ゲート、１２３は１２４のアルミニウム信号
出力線と不純物拡散層１２１との接触部分であ
る。また、１２５は１２６のアルミニウム過剰電
荷吸い出し線と不純物拡散層１２１との接触部分
である。
ここで１２６は１２４と材質が異なつてもよ
い。例えば、１２６はポリシリコンあるいは透明
電極等でも良い。
い。例えば、１２６はポリシリコンあるいは透明
電極等でも良い。
別の例を第１３図に示す。１３１〜１３５は第
１２図の１２１〜１２５と同じであり、二層目の
ポリシリコン（あるいはアルミニウム）１３６を
ポリシリコン・ゲート１３２の上に置くことによ
り、光感度を増加できる。
１２図の１２１〜１２５と同じであり、二層目の
ポリシリコン（あるいはアルミニウム）１３６を
ポリシリコン・ゲート１３２の上に置くことによ
り、光感度を増加できる。
第１図は本発明の第１の実施例を示す概略図、
第２図、第５図、第６図、第７図は第１図の実施
例の素子構造の例を示す断面図、第３図は第１の
実施例の原理を示す図、第４図は第２図の素子構
造の平面パターン図、第８図は本発明の第２の実
施例を示す概略図、第９図は第８図の実施例の素
子構造の例を示す断面図、第１０図、第１１図は
本発明の第２の実施例の原理を示す図、第１２
図、第１３図は第９図の素子の平面パターン図を
示す。
第２図、第５図、第６図、第７図は第１図の実施
例の素子構造の例を示す断面図、第３図は第１の
実施例の原理を示す図、第４図は第２図の素子構
造の平面パターン図、第８図は本発明の第２の実
施例を示す概略図、第９図は第８図の実施例の素
子構造の例を示す断面図、第１０図、第１１図は
本発明の第２の実施例の原理を示す図、第１２
図、第１３図は第９図の素子の平面パターン図を
示す。
Claims (1)
- 【特許請求の範囲】 １ 垂直、水平方向に規則的に配列した複数個の
光ダイオードと、該光ダイオードの各々にソース
を接続した信号読出しMOSトランジスタと、垂
直方向の該信号読出しMOSトランジスタのドレ
インを共通接続した垂直出力線と、該垂直出力線
に接続した水平読出しスイツチと、該水平読出し
スイツチの出力端を共通接続した水平出力線と、
水平方向の該信号読出しMOSトランジスタのゲ
ートを共通接続した垂直走査線と、該水平読出し
スイツチを選択する水平走査回路と、該垂直走査
線を選択する垂直走査回路とからなる固体撮像装
置において、前記光ダイオードにソースが、前記
垂直走査線にゲートがそれぞれ接続された過剰電
荷吸い出し用MOSトランジスタのドレインを外
部電圧電源に共通に接続することを特徴とする固
体撮像装置。 ２ 特許請求の範囲第１項において、上記光ダイ
オードに接続された上記信号読出しMOSトラン
ジスタと上記過剰電荷吸い出し用MOSトランジ
スタとのゲートを上記垂直走査線に共通に接続す
ることを特徴とする固体撮像装置。 ３ 特許請求の範囲第１項において、上記光ダイ
オードに接続された上記信号読出しMOSトラン
ジスタと上記過剰電荷吸い出し用MOSトランジ
スタとのゲートを上記光ダイオードに隣接する上
記垂直走査線に別々に接続することを特徴とする
固体撮像装置。 ４ 特許請求の範囲第２項において、上記垂直走
査線が選択された時には、上記信号読出しMOS
トランジスタのゲート下部のポテンシヤルが上記
過剰電荷吸い出し用MOSトランジスタのゲート
下部のポテンシヤルより低く、垂直走査線が選択
されていない時には、上記信号読出しMOSトラ
ンジスタのゲート下部のポテンシヤルが上記過剰
電荷吸い出し用MOSトランジスタのゲート下部
のポテンシヤルより高いことを特徴とする固体撮
像装置。 ５ 特許請求の範囲第３項において、上記光ダイ
オードが蓄積状態の時に、上記信号読出しMOS
トランジスタのゲート下部のポテンシヤルが、上
記過剰電荷吸い出し用MOSトランジスタのゲー
ト下部のポテンシヤルより高いことを特徴とする
固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57062448A JPS57181155A (en) | 1982-04-16 | 1982-04-16 | Solid image pick-up device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57062448A JPS57181155A (en) | 1982-04-16 | 1982-04-16 | Solid image pick-up device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57181155A JPS57181155A (en) | 1982-11-08 |
| JPS639753B2 true JPS639753B2 (ja) | 1988-03-01 |
Family
ID=13200496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57062448A Granted JPS57181155A (en) | 1982-04-16 | 1982-04-16 | Solid image pick-up device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57181155A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683646B2 (en) * | 1997-11-24 | 2004-01-27 | Xerox Corporation | CMOS image sensor array having charge spillover protection for photodiodes |
| KR100312974B1 (ko) * | 1999-10-22 | 2001-11-07 | 박종섭 | 이미지센서의 단위 화소 |
| JP5458582B2 (ja) * | 2009-01-28 | 2014-04-02 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
-
1982
- 1982-04-16 JP JP57062448A patent/JPS57181155A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57181155A (en) | 1982-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0173542B1 (en) | A solid-state image sensor | |
| US20100193845A1 (en) | Backside illumination semiconductor image sensor | |
| TWI797451B (zh) | 影像感測器中全域快門之垂直傳輸閘儲存裝置 | |
| US8183657B2 (en) | Solid state imaging device comprising charge retention region and buried layer below gate | |
| US4831426A (en) | Solid state image sensing device and a method of manufacturing the same | |
| JP4304927B2 (ja) | 固体撮像素子及びその製造方法 | |
| US5114865A (en) | Method of manufacturing a solid-state image sensing device having an overflow drain structure | |
| JPH0414546B2 (ja) | ||
| JPH08250697A (ja) | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 | |
| US4684968A (en) | JFET imager having light sensing inversion layer induced by insulator charge | |
| US4974043A (en) | Solid-state image sensor | |
| JP2917361B2 (ja) | 固体撮像素子 | |
| JPS639753B2 (ja) | ||
| KR960001182B1 (ko) | 고체 촬상 소자 | |
| US5047862A (en) | Solid-state imager | |
| JPH05291553A (ja) | 固体撮像素子 | |
| JPH01500471A (ja) | ホトダイオードを用いたイメージセンサのための電子シャッタ | |
| US5063581A (en) | Semiconductor imaging device having a plurality of photodiodes and charge coupled devices | |
| JPH0789581B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP3481654B2 (ja) | 固体撮像装置 | |
| JP2757583B2 (ja) | 半導体集積回路 | |
| JPS6320385B2 (ja) | ||
| JPS5917585B2 (ja) | 固体撮像装置 | |
| JPS6040232B2 (ja) | 固体撮像装置 | |
| JPS6273663A (ja) | 固体撮像装置およびその駆動方法 |