JPS6320385B2 - - Google Patents
Info
- Publication number
- JPS6320385B2 JPS6320385B2 JP55170072A JP17007280A JPS6320385B2 JP S6320385 B2 JPS6320385 B2 JP S6320385B2 JP 55170072 A JP55170072 A JP 55170072A JP 17007280 A JP17007280 A JP 17007280A JP S6320385 B2 JPS6320385 B2 JP S6320385B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- section
- overflow
- photodiode
- conversion section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 11
- 238000010521 absorption reaction Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 2
- 238000003384 imaging method Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000000969 carrier Substances 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
この発明は半導体撮像素子に関するものでとり
わけ、光電変換部に於けるブルーミング防止の為
の電荷吸収部を有する半導体撮像素子に関するも
のである。
わけ、光電変換部に於けるブルーミング防止の為
の電荷吸収部を有する半導体撮像素子に関するも
のである。
電荷結合素子（CCD）等の半導体光電変換素
子では受光により形成された電荷が光電変換部の
蓄積容量を越えると自由に流れ出し、いわゆるブ
ルーミング現象という現象が生じる。従来、この
ブルーミング防止の為にオーバーフロー・コント
ロールゲートで制御されたオーバーフロードレイ
ンを有する構造が採られている。この構造に関
し、第１図Ａを参照して説明する。第１図Ａは光
電変換部を含む部分の断面図であつて、Ｐ型基板
１０１上に、光電変換を行うフオトダイオードを
形成する基板１０１とは逆導電型不純物層１０４
と、このフオトダイオードで光電変換されて少数
キヤリア（電子）を検出回路に転送するシフトレ
ジスタは埋込みチヤンネルCCD（以下BCCDと呼
ぶ）が配されている。このBCCDは基板１０１と
は逆導電型の埋込みチヤネル用不純物層１０５と
その上に酸化膜１１０′を介して形成される転送
クロツク電極１０６とを含んでいる。フオトダイ
オードで光電変換された少数キヤリアをBCCDに
引き出す制御は酸化膜１１０′上に配されたトラ
ンスフアーゲート１０７で行なわれる。フオトダ
イオードに隣接しブルーミング防止の為にはオー
バーフローコントロールゲート１０８とオーバー
フロードレインとなる基板１０１とは逆導電型の
不純物層１０３とが設けられている。基板１０１
の表面にはP+導電型のガードリング不純物層１
０２を有し、その上に厚いフイールド酸化膜１１
０を有している。１０９はフオトダイオード部に
のみ光を入射させる為の光遮蔽用アルミである。
子では受光により形成された電荷が光電変換部の
蓄積容量を越えると自由に流れ出し、いわゆるブ
ルーミング現象という現象が生じる。従来、この
ブルーミング防止の為にオーバーフロー・コント
ロールゲートで制御されたオーバーフロードレイ
ンを有する構造が採られている。この構造に関
し、第１図Ａを参照して説明する。第１図Ａは光
電変換部を含む部分の断面図であつて、Ｐ型基板
１０１上に、光電変換を行うフオトダイオードを
形成する基板１０１とは逆導電型不純物層１０４
と、このフオトダイオードで光電変換されて少数
キヤリア（電子）を検出回路に転送するシフトレ
ジスタは埋込みチヤンネルCCD（以下BCCDと呼
ぶ）が配されている。このBCCDは基板１０１と
は逆導電型の埋込みチヤネル用不純物層１０５と
その上に酸化膜１１０′を介して形成される転送
クロツク電極１０６とを含んでいる。フオトダイ
オードで光電変換された少数キヤリアをBCCDに
引き出す制御は酸化膜１１０′上に配されたトラ
ンスフアーゲート１０７で行なわれる。フオトダ
イオードに隣接しブルーミング防止の為にはオー
バーフローコントロールゲート１０８とオーバー
フロードレインとなる基板１０１とは逆導電型の
不純物層１０３とが設けられている。基板１０１
の表面にはP+導電型のガードリング不純物層１
０２を有し、その上に厚いフイールド酸化膜１１
０を有している。１０９はフオトダイオード部に
のみ光を入射させる為の光遮蔽用アルミである。
従来の半導体撮像素子に於ては、そのブルーミ
ングの防止は、各電極下の表面電位で行われるも
のであり、第１図Ｂに示した如く通常トランスフ
アーゲート１０７には低レベルが零ボルトなるク
ロツクパルスが印加されるが、オーバーフローコ
ントロールゲート１０８にはトランスフアーゲー
ト１０７の低レベルと高レベルの間の直流電位が
印加されており、そのゲート下のチヤンネル電位
はφ0D（＞０）となつており、オーバーフロード
レインには十分高い直流直位V0Dが印加されてい
る。従つて、トランスフアーゲート１０７が閉じ
られている間、フオトダイオードで光電変換され
た少数キヤリアが蓄積されるにつれ、フオトダイ
オードのN+ジヤンクシヨンの電位は下つて行き、
オーバーフローコントロールゲート１０８下のチ
ヤンネル電位φ0Dに等しくなれば、それ以上の光
電変換でフオトダイオードに生じる少数キヤリア
は該ゲート下のチヤンネルを通りオーバーフロー
ドレイン１０３に引き抜かれることによりブルー
ミングが防止されている。
ングの防止は、各電極下の表面電位で行われるも
のであり、第１図Ｂに示した如く通常トランスフ
アーゲート１０７には低レベルが零ボルトなるク
ロツクパルスが印加されるが、オーバーフローコ
ントロールゲート１０８にはトランスフアーゲー
ト１０７の低レベルと高レベルの間の直流電位が
印加されており、そのゲート下のチヤンネル電位
はφ0D（＞０）となつており、オーバーフロード
レインには十分高い直流直位V0Dが印加されてい
る。従つて、トランスフアーゲート１０７が閉じ
られている間、フオトダイオードで光電変換され
た少数キヤリアが蓄積されるにつれ、フオトダイ
オードのN+ジヤンクシヨンの電位は下つて行き、
オーバーフローコントロールゲート１０８下のチ
ヤンネル電位φ0Dに等しくなれば、それ以上の光
電変換でフオトダイオードに生じる少数キヤリア
は該ゲート下のチヤンネルを通りオーバーフロー
ドレイン１０３に引き抜かれることによりブルー
ミングが防止されている。
この構造に於いては、ブルーミングの防止の為
にコントロールゲート１０８とドレイン不純物層
１０３が各フオトダイオードに隣接して配置する
必要があり、しかもコントロールゲート１０８及
びオーバーフロードレイン１０３がそれぞれの機
能を果す為の寸法が要求される故にそれらの占め
る面積は無視出来ない。従つて高集積２次元撮像
素子に於ては不利である。
にコントロールゲート１０８とドレイン不純物層
１０３が各フオトダイオードに隣接して配置する
必要があり、しかもコントロールゲート１０８及
びオーバーフロードレイン１０３がそれぞれの機
能を果す為の寸法が要求される故にそれらの占め
る面積は無視出来ない。従つて高集積２次元撮像
素子に於ては不利である。
この発明の目的は、ブルーミング防止の構造を
簡素化し高集積半導体撮像素子を提供することに
ある。
簡素化し高集積半導体撮像素子を提供することに
ある。
この発明によれば、オーバーフローコントロー
ルゲート下にオーバーフロードレインを配置させ
ることによりブルーミング防止構造部の占る面積
を少くし高集積度半導体撮像素子が得られるもの
である。
ルゲート下にオーバーフロードレインを配置させ
ることによりブルーミング防止構造部の占る面積
を少くし高集積度半導体撮像素子が得られるもの
である。
次にこの発明の一実施例を図を参照してより詳
細に説明する。以下に、基板がＰ型の場合に関し
説明するが、基板がＮ型の場合については以下に
述べる不純物を逆導電型を用いればよいことは云
うまでもないことである。
細に説明する。以下に、基板がＰ型の場合に関し
説明するが、基板がＮ型の場合については以下に
述べる不純物を逆導電型を用いればよいことは云
うまでもないことである。
本実施例ではオーバーフローコントロールゲー
トをトランスフアーゲートと共用したもので、そ
の要部平面図を第２図Ａに示す。この平面図に於
けるＡ−A′断面の展開図を同図Ｂに示す。第２
図ＡおよびＢに示す如く、フイールド酸化膜３１
０によつて区画されたフオトダイオード部３０４
およびフオトダイオード部３０４からBCCD埋込
み層３０５にかけて厚さの薄いゲート酸化膜３１
１ａと厚さの厚いゲート酸化膜３１１ｂとを設け
る。薄いゲート酸化膜３１１ａはフオトダイオー
ド部３０４上とBCCD埋込み層３０５上とこれら
の間で電荷の転送を行うトランスフアーゲート部
上とに設けられ、厚いゲート酸化膜３１１ｂはフ
オトダイオード部３０４とBCCD埋込み層３０５
との間のトランスフアーゲート部以外の部分上と
にそれぞれ設けられる。酸化膜３１１ａの厚さを
2000Åとし、酸化膜３１１ｂの厚さをフイールド
酸化膜３１０と同等の膜厚1.0μｍ形成する。又、
酸化膜３１１ｂ下の基板３０１表面はあらかじめ
基板３０１と逆導電型不純物を５〜10×
1010ion／cm2イオン注入し、基板３０１にオーバ
ーフロードレイン拡散層３０３を形成しておく。
厚い酸化膜３１１ｂに接続用開口を設けた後、薄
い酸化膜３１１ａおよび厚い酸化膜３１１ｂ上に
連続するトランスフアーゲート電極３０７（３０
７ａおよび３０７ｂ）を設け、厚い酸化膜の接続
用開口を介してトランスフアーゲート電極３０７
（３０７ｂ）をオーバーフロードレイン拡散層３
０３と接続する。しかる後、BCCD埋込み層３０
５上の酸化膜３１１ａ上にBCCD転送クロツクゲ
ート、フオトダイオード、光遮蔽アルミニウム層
を設けて半導体撮像素子が得られる。
トをトランスフアーゲートと共用したもので、そ
の要部平面図を第２図Ａに示す。この平面図に於
けるＡ−A′断面の展開図を同図Ｂに示す。第２
図ＡおよびＢに示す如く、フイールド酸化膜３１
０によつて区画されたフオトダイオード部３０４
およびフオトダイオード部３０４からBCCD埋込
み層３０５にかけて厚さの薄いゲート酸化膜３１
１ａと厚さの厚いゲート酸化膜３１１ｂとを設け
る。薄いゲート酸化膜３１１ａはフオトダイオー
ド部３０４上とBCCD埋込み層３０５上とこれら
の間で電荷の転送を行うトランスフアーゲート部
上とに設けられ、厚いゲート酸化膜３１１ｂはフ
オトダイオード部３０４とBCCD埋込み層３０５
との間のトランスフアーゲート部以外の部分上と
にそれぞれ設けられる。酸化膜３１１ａの厚さを
2000Åとし、酸化膜３１１ｂの厚さをフイールド
酸化膜３１０と同等の膜厚1.0μｍ形成する。又、
酸化膜３１１ｂ下の基板３０１表面はあらかじめ
基板３０１と逆導電型不純物を５〜10×
1010ion／cm2イオン注入し、基板３０１にオーバ
ーフロードレイン拡散層３０３を形成しておく。
厚い酸化膜３１１ｂに接続用開口を設けた後、薄
い酸化膜３１１ａおよび厚い酸化膜３１１ｂ上に
連続するトランスフアーゲート電極３０７（３０
７ａおよび３０７ｂ）を設け、厚い酸化膜の接続
用開口を介してトランスフアーゲート電極３０７
（３０７ｂ）をオーバーフロードレイン拡散層３
０３と接続する。しかる後、BCCD埋込み層３０
５上の酸化膜３１１ａ上にBCCD転送クロツクゲ
ート、フオトダイオード、光遮蔽アルミニウム層
を設けて半導体撮像素子が得られる。
この実施例に基づく素子に於ては、トランスフ
アーゲート３０７ａ，３０７ｂ下の印加電圧に対
するチヤンネル電位関係は第２図Ｃに示す特性が
得られる。図に於て、φa，φbはそれぞれトラン
スフアーゲート３０７ａ，３０７ｂ下のチヤンネ
ル電位曲線を示す。トランスフアーゲート３０７
ａ，３０７ｂのクロツク電圧の低レベルをVTG(L)、
高レベルをVTG(H)に選べばよい。
アーゲート３０７ａ，３０７ｂ下の印加電圧に対
するチヤンネル電位関係は第２図Ｃに示す特性が
得られる。図に於て、φa，φbはそれぞれトラン
スフアーゲート３０７ａ，３０７ｂ下のチヤンネ
ル電位曲線を示す。トランスフアーゲート３０７
ａ，３０７ｂのクロツク電圧の低レベルをVTG(L)、
高レベルをVTG(H)に選べばよい。
光電変換中のフオトダイオードに電荷を蓄積し
ている期間に於て、トランスフアーゲートの電位
はVTG(L)でオーバーフロードレイン３０３の電位
はVTG(L)でVTG(L)＞φb＞φaの関係が保たれる。従つ
てフオトダイオードの電位がφbに達した後はオ
ーバーフロー電荷はトランスケアーゲート３０７
ｂ下のチヤンネルを通じ、オーバーフロードレイ
ン３０３即ちトランスフアーゲートに吸収され、
隣接するBCD及びフオトダイオードへの流出は
防止されない。又光電変換された信号電荷を
BCDに転送する場合に於てはトランスフアゲー
トの電圧を第２図Ｃに示すVTG(H)に選べば良い。
この場合φa＞φbであるので、信号電荷はオーバ
ーフロードレイン３０３に流れ込むことなしに
BCCDに転送出来る。
ている期間に於て、トランスフアーゲートの電位
はVTG(L)でオーバーフロードレイン３０３の電位
はVTG(L)でVTG(L)＞φb＞φaの関係が保たれる。従つ
てフオトダイオードの電位がφbに達した後はオ
ーバーフロー電荷はトランスケアーゲート３０７
ｂ下のチヤンネルを通じ、オーバーフロードレイ
ン３０３即ちトランスフアーゲートに吸収され、
隣接するBCD及びフオトダイオードへの流出は
防止されない。又光電変換された信号電荷を
BCDに転送する場合に於てはトランスフアゲー
トの電圧を第２図Ｃに示すVTG(H)に選べば良い。
この場合φa＞φbであるので、信号電荷はオーバ
ーフロードレイン３０３に流れ込むことなしに
BCCDに転送出来る。
尚、この実施例に於ては、フオトダイオードの
有効信号利用電位はφb（VTG(H)）からφa（VTG（Ｈ）
）
の範囲となる。
有効信号利用電位はφb（VTG(H)）からφa（VTG（Ｈ）
）
の範囲となる。
以上の実施例で示した如く、ダイレクトコンタ
クトを用いてゲート電極下にオーバーフロードレ
インを配置することによりブルーミング防止が設
された高集積半導体撮像素子が得られるものであ
る。
クトを用いてゲート電極下にオーバーフロードレ
インを配置することによりブルーミング防止が設
された高集積半導体撮像素子が得られるものであ
る。
第１図Ａは従来方式のブルーミング防止が設さ
れた素子の部分断面図、同図Ｂはチヤンネル電位
関係を示す図である。 第２図ＡおよびＢは本発明に基づく一実施例の
一製造工程に於ける素子平面図および断面図、同
図Ｃはこの一実施例に於けるチヤンネル電位関係
を示す図である。 各図中に於て、１０１，３０１は半導体基板、
１０２，３０２は基板と同一導電型ガードリング
不純物層、１０３，３０３は基板と逆導電型のオ
ーバーフロードレイン不純物層、１０４，３０４
は基板と逆導電型のフオトダイオード拡散層、１
０５，３０５はBCCD埋込み不純物層、１０６は
BCCD転送クロツクゲート電極、１０７，３０７
（３０７ａ，３０７ｂ）はトランスフアーゲート
電極、１０８はオーバーフローコントロールゲー
ト電極、１０９は光遮蔽アルミ、１１０，３１０
はフイールド酸化膜、３１１ａ，３１１ｂはゲー
ト酸化膜をそれぞれ表わす。
れた素子の部分断面図、同図Ｂはチヤンネル電位
関係を示す図である。 第２図ＡおよびＢは本発明に基づく一実施例の
一製造工程に於ける素子平面図および断面図、同
図Ｃはこの一実施例に於けるチヤンネル電位関係
を示す図である。 各図中に於て、１０１，３０１は半導体基板、
１０２，３０２は基板と同一導電型ガードリング
不純物層、１０３，３０３は基板と逆導電型のオ
ーバーフロードレイン不純物層、１０４，３０４
は基板と逆導電型のフオトダイオード拡散層、１
０５，３０５はBCCD埋込み不純物層、１０６は
BCCD転送クロツクゲート電極、１０７，３０７
（３０７ａ，３０７ｂ）はトランスフアーゲート
電極、１０８はオーバーフローコントロールゲー
ト電極、１０９は光遮蔽アルミ、１１０，３１０
はフイールド酸化膜、３１１ａ，３１１ｂはゲー
ト酸化膜をそれぞれ表わす。
Claims (1)
- １ 半導体基板上に形成された光電変換部と、光
電変換された信号電荷を電気信号検出部に転送す
るために前記光電変換部の一方の側に形成された
電荷転送部と、前記光電変換部と前記電荷転送部
との間に形成されたトランスフアーゲート電極
と、前記光電変換部の前記一方の側に形成された
前記基板とは逆の導電型のオーバーフロー電荷吸
収領域と、前記光電変換部と前記オーバーフロー
電荷吸収領域との間に形成されて前記オーバーフ
ロー電荷吸収領域に直接接触したオーバーフロー
電荷転送電極とを有し、前記オーバーフロー電荷
転送電極下の前記半導体基板には前記逆の導電型
の不純物を含有しており、前記トランスフアーゲ
ート電極と前記オーバーフロー電荷転送電極とを
連続する単一の導電体層で形成したことを特徴と
する半導体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55170072A JPS5793568A (en) | 1980-12-02 | 1980-12-02 | Semiconductor image pickup element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55170072A JPS5793568A (en) | 1980-12-02 | 1980-12-02 | Semiconductor image pickup element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5793568A JPS5793568A (en) | 1982-06-10 |
| JPS6320385B2 true JPS6320385B2 (ja) | 1988-04-27 |
Family
ID=15898110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55170072A Granted JPS5793568A (en) | 1980-12-02 | 1980-12-02 | Semiconductor image pickup element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5793568A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132655A (ja) * | 1983-01-19 | 1984-07-30 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JPS59132659A (ja) * | 1983-01-20 | 1984-07-30 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JPS60246673A (ja) * | 1984-05-22 | 1985-12-06 | Nec Corp | 固体撮像素子 |
| US6195873B1 (en) * | 1999-09-08 | 2001-03-06 | Advanced Micro Devices, Inc. | Method for decreasing contact resistance |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5324795A (en) * | 1976-08-19 | 1978-03-07 | Philips Nv | Camera tube |
| JPS5385187A (en) * | 1977-01-03 | 1978-07-27 | Reticon Corp | Photodiode array |
| JPS5390721A (en) * | 1977-01-20 | 1978-08-09 | Sony Corp | Solid pickup element |
| JPS5432089A (en) * | 1977-08-15 | 1979-03-09 | Matsushita Electronics Corp | Solid syate pickup device |
| JPS5531333A (en) * | 1978-08-28 | 1980-03-05 | Sony Corp | Solid state pickup device |
| JPS5558581A (en) * | 1978-10-26 | 1980-05-01 | Fujitsu Ltd | Infrared rays detector |
| JPS5586274A (en) * | 1978-12-22 | 1980-06-28 | Nec Corp | Charge transfer pickup unit and its driving method |
-
1980
- 1980-12-02 JP JP55170072A patent/JPS5793568A/ja active Granted
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5324795A (en) * | 1976-08-19 | 1978-03-07 | Philips Nv | Camera tube |
| JPS5385187A (en) * | 1977-01-03 | 1978-07-27 | Reticon Corp | Photodiode array |
| JPS5390721A (en) * | 1977-01-20 | 1978-08-09 | Sony Corp | Solid pickup element |
| JPS5432089A (en) * | 1977-08-15 | 1979-03-09 | Matsushita Electronics Corp | Solid syate pickup device |
| JPS5531333A (en) * | 1978-08-28 | 1980-03-05 | Sony Corp | Solid state pickup device |
| JPS5558581A (en) * | 1978-10-26 | 1980-05-01 | Fujitsu Ltd | Infrared rays detector |
| JPS5586274A (en) * | 1978-12-22 | 1980-06-28 | Nec Corp | Charge transfer pickup unit and its driving method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5793568A (en) | 1982-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908518A (en) | Interline transfer CCD image sensing device with electrode structure for each pixel | |
| JPS6218755A (ja) | 固体撮像装置 | |
| EP0212794A1 (en) | Solid state image sensing device and a method of manufacturing the same | |
| JPH07107928B2 (ja) | 固体撮像装置 | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| US4974043A (en) | Solid-state image sensor | |
| JP2917361B2 (ja) | 固体撮像素子 | |
| JP2001060680A (ja) | 固体撮像素子およびその製造方法 | |
| JPS6320385B2 (ja) | ||
| JP2506697B2 (ja) | 固体撮像装置 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JP2901328B2 (ja) | 固体撮像素子 | |
| JP3590944B2 (ja) | 電荷結合型半導体装置 | |
| JPS63164270A (ja) | 積層型固体撮像装置 | |
| JPS60244063A (ja) | 固体撮像素子 | |
| JPS5866471A (ja) | 固体撮像素子 | |
| JP2805848B2 (ja) | 固体撮像素子 | |
| JPS5851673A (ja) | 固体撮像装置 | |
| JPH03171770A (ja) | 固体撮像装置 | |
| JP2000299456A (ja) | 固体撮像装置 | |
| JPS59196667A (ja) | 固体撮像装置 | |
| JPH0316477A (ja) | 固体撮像装置 | |
| JP2595138B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2975648B2 (ja) | 電荷結合装置 | |
| JPS5897974A (ja) | 固体撮像装置 |