JP2975648B2 - 電荷結合装置 - Google Patents
電荷結合装置Info
- Publication number
- JP2975648B2 JP2975648B2 JP2176395A JP17639590A JP2975648B2 JP 2975648 B2 JP2975648 B2 JP 2975648B2 JP 2176395 A JP2176395 A JP 2176395A JP 17639590 A JP17639590 A JP 17639590A JP 2975648 B2 JP2975648 B2 JP 2975648B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- charge
- diffusion layer
- substrate
- type diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012546 transfer Methods 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 43
- 238000009792 diffusion process Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 23
- 238000000034 method Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、埋込みチャネルを用いた電荷結合装置の
電荷転送電極の構造に関するものである。
電荷転送電極の構造に関するものである。
（従来の技術） 電荷結合装置は、アナログ信号としての電荷量を周期
構造を有する電極により蓄積または転送動作を制御する
装置であり、CCD（charge coupled device）、BBD（buc
ket brigade device）等が代表的なものである。CCD
は、固体撮像素子、メモリ素子、プロセッサ、遅延線お
よびこの遅延線を利用したくし形フィルタ等に利用され
ているが、とくに、撮像素子に多く使われている。CCD
が出現して以来、光電変換、蓄積、転送等の機能を搭載
した撮像素子の開発が活発化している。その素子が必要
な機能としては基本的に光電変換および走査の機能をあ
げることができる。固体撮像素子では、これらの機能を
一つのチップ上につくり付けることができるために、数
ある光電変換方式や、走査方式の組合せにより、さまざ
まな特長を有するデバイスの開発が進められている。
構造を有する電極により蓄積または転送動作を制御する
装置であり、CCD（charge coupled device）、BBD（buc
ket brigade device）等が代表的なものである。CCD
は、固体撮像素子、メモリ素子、プロセッサ、遅延線お
よびこの遅延線を利用したくし形フィルタ等に利用され
ているが、とくに、撮像素子に多く使われている。CCD
が出現して以来、光電変換、蓄積、転送等の機能を搭載
した撮像素子の開発が活発化している。その素子が必要
な機能としては基本的に光電変換および走査の機能をあ
げることができる。固体撮像素子では、これらの機能を
一つのチップ上につくり付けることができるために、数
ある光電変換方式や、走査方式の組合せにより、さまざ
まな特長を有するデバイスの開発が進められている。
CCDは、撮像素子の走査方式に利用されるが、これに
は次の二つの方法がある。
は次の二つの方法がある。
（１） フレームトランスファ形（FT:frame transfe
r） （２） インタライントランスファ形（IT:intarline t
ransfer） （１）の方式では、転送部をそのままMOSキャパシタ
形の受光部として利用しているため、垂直プランキング
期間に蓄積部に転送（フレームトランスファ）され、次
に蓄積部から走査線１本ずつ水平読出し部に転送され
る。
r） （２） インタライントランスファ形（IT:intarline t
ransfer） （１）の方式では、転送部をそのままMOSキャパシタ
形の受光部として利用しているため、垂直プランキング
期間に蓄積部に転送（フレームトランスファ）され、次
に蓄積部から走査線１本ずつ水平読出し部に転送され
る。
（２）の方式は、受光部と転送部とを隣り合せにレイ
アウトしてあり、一度に転送部へ信号電荷を移した後、
順次転送して読み出す。このため、フレームトランスフ
ァに比べてスミアは少ない。更にスミアを少なくするた
めに、フレームインタライントランスファ（FIT:frame
interline transfer）も考えられている。インタライン
トランスファの転送部の下に蓄積部を設け高速で蓄積部
へ転送することにより、スミア成分が転送部へ漏れ込む
時間を短くしている。
アウトしてあり、一度に転送部へ信号電荷を移した後、
順次転送して読み出す。このため、フレームトランスフ
ァに比べてスミアは少ない。更にスミアを少なくするた
めに、フレームインタライントランスファ（FIT:frame
interline transfer）も考えられている。インタライン
トランスファの転送部の下に蓄積部を設け高速で蓄積部
へ転送することにより、スミア成分が転送部へ漏れ込む
時間を短くしている。
CCDの酸化絶縁膜−シリコン基板界面にある捕獲準位
が転送効率劣化の原因となるため、現在では多くの場合
基板界面に基板半導体の極性と反対の極性をもつ領域を
設けることにより、信号電荷転送領域が基板界面より離
れているBCCDが利用され雑音の低減、転送効率の改善が
はかられている。第３図（ａ），（ｂ）（ｃ）は、その
ようなBCCDの一例の断面図および基板深さ方向の電位分
布を示した図である。この例では、BCCDは、隣接する電
荷転送電極がオーバーラップする構造のものに形成され
ている。図において、半導体基板１はｎ型シリコンから
なり、ｐ−ウエル領域２が形成されている。ｐ−ウエル
領域２内の基板界面下にはｎ型の埋込み転送チャネル３
が形成され、さらに上記界面上にはゲート絶縁膜（Si
O2）５が熱酸化により形成されている。このゲート絶縁
膜５の上に一層目の電荷転送電極および層間絶縁膜を介
して二層目の電荷転送電極がオーバーラップするように
形成されている。したがって、隣接する電荷転送電極間
のギャップは、約2000Åであり、これは、層間絶縁膜の
厚さに等しい。図に示すとおり、このようなBCCDでは、
基板界面にウエル領域の極性と反対の極性を持つ領域を
設けることにより、信号電荷転送領域が基板界面より離
れている（第３図（ｃ）参照）。このため基板−絶縁膜
界面の捕獲準位による転送効率の劣化がなくなる。ま
た、電極間ギャップも狭いので転送チャネルにポテンシ
ャル障壁が生じないので効率良く信号電荷を転送できる
（第３図（ｂ）参照）。
が転送効率劣化の原因となるため、現在では多くの場合
基板界面に基板半導体の極性と反対の極性をもつ領域を
設けることにより、信号電荷転送領域が基板界面より離
れているBCCDが利用され雑音の低減、転送効率の改善が
はかられている。第３図（ａ），（ｂ）（ｃ）は、その
ようなBCCDの一例の断面図および基板深さ方向の電位分
布を示した図である。この例では、BCCDは、隣接する電
荷転送電極がオーバーラップする構造のものに形成され
ている。図において、半導体基板１はｎ型シリコンから
なり、ｐ−ウエル領域２が形成されている。ｐ−ウエル
領域２内の基板界面下にはｎ型の埋込み転送チャネル３
が形成され、さらに上記界面上にはゲート絶縁膜（Si
O2）５が熱酸化により形成されている。このゲート絶縁
膜５の上に一層目の電荷転送電極および層間絶縁膜を介
して二層目の電荷転送電極がオーバーラップするように
形成されている。したがって、隣接する電荷転送電極間
のギャップは、約2000Åであり、これは、層間絶縁膜の
厚さに等しい。図に示すとおり、このようなBCCDでは、
基板界面にウエル領域の極性と反対の極性を持つ領域を
設けることにより、信号電荷転送領域が基板界面より離
れている（第３図（ｃ）参照）。このため基板−絶縁膜
界面の捕獲準位による転送効率の劣化がなくなる。ま
た、電極間ギャップも狭いので転送チャネルにポテンシ
ャル障壁が生じないので効率良く信号電荷を転送できる
（第３図（ｂ）参照）。
一方でBCCDでは次のような問題があった。すなわち、
電荷転送時には基板界面が常に空乏化しているため、基
板・絶縁膜界面の生成準位で暗電流が発生し信号電荷に
雑音として重畳してしまいS/Nが劣化してしまうことで
ある。この基板界面で発生する暗電流はCCDで発生する
雑音成分のうちでもっとも大きな値を持つため、大きな
問題になっている。また電極構造については次のような
問題がある。すなわち隣接する転送電極間の距離が大き
いと転送チャネルに電位障壁ができ、転送効率が劣化し
てしまうが、そのようなことを防ぐために、現在では第
３図のような電極の二層オーバーラップ構造にして電極
間距離を短くしている。しかしこのような構造にすると
隣接する電極間での絶縁性が悪くなり、電極間絶縁膜の
絶縁破壊が生じやすくなるのである。このため素子の歩
留まりが低下し、製造上のコストを低くすることが困難
であるという問題があった。
電荷転送時には基板界面が常に空乏化しているため、基
板・絶縁膜界面の生成準位で暗電流が発生し信号電荷に
雑音として重畳してしまいS/Nが劣化してしまうことで
ある。この基板界面で発生する暗電流はCCDで発生する
雑音成分のうちでもっとも大きな値を持つため、大きな
問題になっている。また電極構造については次のような
問題がある。すなわち隣接する転送電極間の距離が大き
いと転送チャネルに電位障壁ができ、転送効率が劣化し
てしまうが、そのようなことを防ぐために、現在では第
３図のような電極の二層オーバーラップ構造にして電極
間距離を短くしている。しかしこのような構造にすると
隣接する電極間での絶縁性が悪くなり、電極間絶縁膜の
絶縁破壊が生じやすくなるのである。このため素子の歩
留まりが低下し、製造上のコストを低くすることが困難
であるという問題があった。
（発明が解決しようとする課題） 以上のように、従来では転送チャネルの基板界面が空
乏化しているため、電荷転送時に基板界面で暗電流が発
生し、信号電荷に雑音電荷が重畳しS/Nが悪くなるとい
う問題があった。また従来の転送電極構造では転送効率
を上げるために電極間距離を短くする必要があるが、そ
のため隣接する電極間で絶縁不良を生じやすくなるとい
う問題があった。そのため歩留まりが低下し、製造上の
コストを抑制できないという問題があった。本発明は、
以上のような事情によってなされたもので、基板界面で
発生する暗電流を大幅に抑制し、転送チャネルに電位障
壁の生じない転送効率の向上した埋め込みチャネル型の
電荷結合装置を提供することを目的としている。
乏化しているため、電荷転送時に基板界面で暗電流が発
生し、信号電荷に雑音電荷が重畳しS/Nが悪くなるとい
う問題があった。また従来の転送電極構造では転送効率
を上げるために電極間距離を短くする必要があるが、そ
のため隣接する電極間で絶縁不良を生じやすくなるとい
う問題があった。そのため歩留まりが低下し、製造上の
コストを抑制できないという問題があった。本発明は、
以上のような事情によってなされたもので、基板界面で
発生する暗電流を大幅に抑制し、転送チャネルに電位障
壁の生じない転送効率の向上した埋め込みチャネル型の
電荷結合装置を提供することを目的としている。
（課題を解決するための手段） 本発明は、埋め込みチャネルを備えた電荷結合装置に
関するものである。そして、半導体基板と、前記半導体
基板上に形成され、コンタクト孔が電荷転送方向に沿っ
て所定の間隔で複数配列されている絶縁膜と、前記半導
体基板に形成されたｎ型拡散層からなる電荷転送チャネ
ルと、前記半導体基板と前記絶縁膜の界面に前記電荷転
送チャネルの全面を覆って設けられたｐ型拡散層からな
る電荷転送電極と、前記絶縁膜上に形成され、前記ｐ型
拡散層とは前記コンタクト孔を介して接続された複数の
配線とを具備し、前記複数の配線に順次電位を印加する
ことにより電荷転送を行うことを特徴としている。
関するものである。そして、半導体基板と、前記半導体
基板上に形成され、コンタクト孔が電荷転送方向に沿っ
て所定の間隔で複数配列されている絶縁膜と、前記半導
体基板に形成されたｎ型拡散層からなる電荷転送チャネ
ルと、前記半導体基板と前記絶縁膜の界面に前記電荷転
送チャネルの全面を覆って設けられたｐ型拡散層からな
る電荷転送電極と、前記絶縁膜上に形成され、前記ｐ型
拡散層とは前記コンタクト孔を介して接続された複数の
配線とを具備し、前記複数の配線に順次電位を印加する
ことにより電荷転送を行うことを特徴としている。
（作 用） 本発明では基板界面にｐ型拡散層が設けられており常
に正孔が満たされているため、信号電荷転送時にも基板
界面が空乏化することはない。そのため基板界面で発生
する暗電流を大幅に抑制することができる。また本発明
ではｐ型拡散層接続した各配線間に電位差を設け、各配
線間に電位勾配を設けることにより信号電荷を転送する
ため、転送チャネルに電位障壁が生じないので転送効率
が向上する。また本発明では転送電極を設ける工程が従
来のものに比べて簡略であり、なおかつ配線が間隔をお
いて配置されているため、転送電極間の絶縁不良に基づ
く不良がなくなり、製造上のコストを大幅に下げること
ができる。
に正孔が満たされているため、信号電荷転送時にも基板
界面が空乏化することはない。そのため基板界面で発生
する暗電流を大幅に抑制することができる。また本発明
ではｐ型拡散層接続した各配線間に電位差を設け、各配
線間に電位勾配を設けることにより信号電荷を転送する
ため、転送チャネルに電位障壁が生じないので転送効率
が向上する。また本発明では転送電極を設ける工程が従
来のものに比べて簡略であり、なおかつ配線が間隔をお
いて配置されているため、転送電極間の絶縁不良に基づ
く不良がなくなり、製造上のコストを大幅に下げること
ができる。
（実施例） 本発明の一実施例を図面を用いて説明する。第１図
は、本発明の一実施例の電荷結合装置の部分断面図、第
１図（ｂ）は、その平面図を示している。図において、
シリコン半導体基板１としてはｎ型を用いる。この基板
には、ｐ−ウエル領域２が形成されており、この領域内
には、埋め込みチャネル形成のためのｎ型拡散層３及び
転送電極となるｐ型拡散層４が形成されている。基板表
面は絶縁膜（SiO2）５で複数形成して前記ｐ型拡散層４
を部分的に露出させておく。絶縁膜５上には転送電極に
電位を与える，たとえば、モリブデンシリサイド膜で形
成された配線６を配置し、コンタクト孔７を通して転送
電極であるｐ型拡散層４と電気的に接続する。ｎ型拡散
層３には埋め込み転送チャネル９を形成し、両端には素
子分離領域８を形成する。
は、本発明の一実施例の電荷結合装置の部分断面図、第
１図（ｂ）は、その平面図を示している。図において、
シリコン半導体基板１としてはｎ型を用いる。この基板
には、ｐ−ウエル領域２が形成されており、この領域内
には、埋め込みチャネル形成のためのｎ型拡散層３及び
転送電極となるｐ型拡散層４が形成されている。基板表
面は絶縁膜（SiO2）５で複数形成して前記ｐ型拡散層４
を部分的に露出させておく。絶縁膜５上には転送電極に
電位を与える，たとえば、モリブデンシリサイド膜で形
成された配線６を配置し、コンタクト孔７を通して転送
電極であるｐ型拡散層４と電気的に接続する。ｎ型拡散
層３には埋め込み転送チャネル９を形成し、両端には素
子分離領域８を形成する。
つぎに、実施例の電電荷結合装置の製造方法を第２図
（ａ）〜（ｇ）を用いて説明する。ｎ型シリコン基板１
表面を加熱しておよそ1000Åのシリコン酸化膜５を形成
する（第２図（ａ））。つぎに、たとえばイオン注入等
によって不純物を基板に導入したあとさらに不純物を熱
拡散してｐ−ウエル領域２を形成する（第２図
（ｂ））。基板としてｐ型シリコンを用いればこのよう
なウエル領域の形成は不要である。つぎに、レジスト等
をマスクにしてAsをイオン注入して埋め込み転送チャネ
ル３を選択的にｐ−ウエル領域２中に形成する。つぎに
レジスト等をマスクとしてＢをイオン注入して転送電極
であるｐ型拡散層４を形成する。この厚みは埋め込みチ
ャネル３より薄く形成される（第２図（ｄ））。つぎに
シリコン基板１上の酸化膜５を選択的にエッチングして
コンタクト孔７を形成する（第３図（ｅ））。つぎに、
基板全面にたとえば、モリブデンシリサイドのような材
料11をCVD法などの手段で推積し、その後レジスト等を
用いて選択エッチングを行い配線６を形成する（第２図
（ｇ））。
（ａ）〜（ｇ）を用いて説明する。ｎ型シリコン基板１
表面を加熱しておよそ1000Åのシリコン酸化膜５を形成
する（第２図（ａ））。つぎに、たとえばイオン注入等
によって不純物を基板に導入したあとさらに不純物を熱
拡散してｐ−ウエル領域２を形成する（第２図
（ｂ））。基板としてｐ型シリコンを用いればこのよう
なウエル領域の形成は不要である。つぎに、レジスト等
をマスクにしてAsをイオン注入して埋め込み転送チャネ
ル３を選択的にｐ−ウエル領域２中に形成する。つぎに
レジスト等をマスクとしてＢをイオン注入して転送電極
であるｐ型拡散層４を形成する。この厚みは埋め込みチ
ャネル３より薄く形成される（第２図（ｄ））。つぎに
シリコン基板１上の酸化膜５を選択的にエッチングして
コンタクト孔７を形成する（第３図（ｅ））。つぎに、
基板全面にたとえば、モリブデンシリサイドのような材
料11をCVD法などの手段で推積し、その後レジスト等を
用いて選択エッチングを行い配線６を形成する（第２図
（ｇ））。
この電荷転送装置の信号電荷転送動作は次のようにな
る。第１図（ａ）において配線６−１には電位V1を、ま
た配線６−２はV1より大きな電位V2を、また配線６−３
にはV2より大きな電位V3を与えている。配線６−４には
V1と同じ電位V4が印加されている。このとき各配線間に
与えられた電位差に応じて各配線間のｐ型拡散層には電
流が流れ、電圧降下が生じる。そのため転送チャネルに
は第１図（ｄ）に示したような電位形状が形成され、従
来のCCDと同様の方法で信号電荷を転送することができ
る。またこのような方法では、従来のように転送電極間
の電極ギャップに起因する転送チャネルの電位障壁が生
じることはなく、転送効率が向上する。またｐ型拡散層
に流れる電流は、ｐ型拡散層の抵抗を大きくすることに
よって十分小さくすることができるが、これはｐ型拡散
層の不純物濃度を低くすることによって実現することが
できる。
る。第１図（ａ）において配線６−１には電位V1を、ま
た配線６−２はV1より大きな電位V2を、また配線６−３
にはV2より大きな電位V3を与えている。配線６−４には
V1と同じ電位V4が印加されている。このとき各配線間に
与えられた電位差に応じて各配線間のｐ型拡散層には電
流が流れ、電圧降下が生じる。そのため転送チャネルに
は第１図（ｄ）に示したような電位形状が形成され、従
来のCCDと同様の方法で信号電荷を転送することができ
る。またこのような方法では、従来のように転送電極間
の電極ギャップに起因する転送チャネルの電位障壁が生
じることはなく、転送効率が向上する。またｐ型拡散層
に流れる電流は、ｐ型拡散層の抵抗を大きくすることに
よって十分小さくすることができるが、これはｐ型拡散
層の不純物濃度を低くすることによって実現することが
できる。
本発明の一実施例では転送チャネルの基板・シリコン
酸化膜界面が、転送電極であるｐ型拡散層領域であり基
板・シリコン酸化膜界面には正孔が満たされた状態にな
っているため、素子動作時にも基板・シリコン酸化膜界
面は空乏化することはない（第１図（ｃ）参照）。その
ためCCDで発生する暗電流を大幅に抑制することができ
る。
酸化膜界面が、転送電極であるｐ型拡散層領域であり基
板・シリコン酸化膜界面には正孔が満たされた状態にな
っているため、素子動作時にも基板・シリコン酸化膜界
面は空乏化することはない（第１図（ｃ）参照）。その
ためCCDで発生する暗電流を大幅に抑制することができ
る。
このように本発明の一実施例では転送電極を形成する
工程が従来のものに比べて大幅に縮小されることにな
る。また、このような電極構造にすると配線間の距離を
縮める必要がないため、転送電極間の絶縁性等の問題が
無くなり素子の歩留まりが大幅に向上する。そのため本
発明の電荷結合装置においては製造上のコストが大幅に
抑制されるのである。
工程が従来のものに比べて大幅に縮小されることにな
る。また、このような電極構造にすると配線間の距離を
縮める必要がないため、転送電極間の絶縁性等の問題が
無くなり素子の歩留まりが大幅に向上する。そのため本
発明の電荷結合装置においては製造上のコストが大幅に
抑制されるのである。
第４図は、本発明の電荷結合装置を用いて、フレーム
トランスファ形エリアセンサを構成した例である。この
方式では、垂直方向に複数列設けられた電荷転送チャネ
ルが受光部および信号を一時蓄積する蓄積部の二領域に
分れている。蓄積部は遮光膜で覆われている。受光部に
入射した光により生成された信号電荷は一定時間集積さ
れた後蓄積部に転送される。つぎに、各ラインごとに水
平CCDを介して順次出力される。この出力期間中につぎ
の光照射による信号の集積が行われる。ここに示す各部
のCCDが、本発明の電荷結合装置の構造になっている。
トランスファ形エリアセンサを構成した例である。この
方式では、垂直方向に複数列設けられた電荷転送チャネ
ルが受光部および信号を一時蓄積する蓄積部の二領域に
分れている。蓄積部は遮光膜で覆われている。受光部に
入射した光により生成された信号電荷は一定時間集積さ
れた後蓄積部に転送される。つぎに、各ラインごとに水
平CCDを介して順次出力される。この出力期間中につぎ
の光照射による信号の集積が行われる。ここに示す各部
のCCDが、本発明の電荷結合装置の構造になっている。
以上のように、本発明では基板界面にｐ型拡散層を設
け、それに配線を間隔をおいて接続し、ｐ型拡散層接続
した各配線間に電位差を設けることにより、転送チャネ
ルに電位障壁が生じず、転送効率が向上する。また本発
明では基板界面にｐ型拡散層が設けられており常に正孔
が満たされているため、信号電荷転送時にも基板界面が
空乏化することはない。そのため基板界面で発生する暗
電流を大幅に抑制することができる。また、転送電極を
設ける工程が従来のものに比べて簡略であり、なおかつ
配線が間隔をおいて配置されているため、転送電極間の
絶縁不良に基づく不良がなくなり、製造上のコストを大
幅に下げることができる。
け、それに配線を間隔をおいて接続し、ｐ型拡散層接続
した各配線間に電位差を設けることにより、転送チャネ
ルに電位障壁が生じず、転送効率が向上する。また本発
明では基板界面にｐ型拡散層が設けられており常に正孔
が満たされているため、信号電荷転送時にも基板界面が
空乏化することはない。そのため基板界面で発生する暗
電流を大幅に抑制することができる。また、転送電極を
設ける工程が従来のものに比べて簡略であり、なおかつ
配線が間隔をおいて配置されているため、転送電極間の
絶縁不良に基づく不良がなくなり、製造上のコストを大
幅に下げることができる。
第１図（ａ）は、本発明の一実施例の電荷結合装置の部
分断面図、第１図（ｂ）は、その平面図、第１図（ｃ）
は、（ａ）のＡ−Ａ′方向の電位状態図、第１図（ｄ）
は、（ａ）のＢ−Ｂ′方向の転送チャネルの電位状態図
および電荷転送の様子を示した図、第２図（ａ）〜
（ｇ）は、本発明の電荷結合装置の製造工程断面図、第
３図（ａ）は、従来の埋め込みチャネルCCDの部分断面
図、第３図（ｂ）は、（ａ）のＡ−Ａ方向の転送チャネ
ルの電位状態図および電荷転送の様子を示した図、第３
図（ｃ）は、（ａ）のＢ−Ｂ′方向の電位状態図、第４
図は、本発明の電荷結合装置をエリアセンサに用いた応
用例を示す図を示している。 １……シリコン半導体基板、２……ｐ−ウエル領域、 ３……埋め込み転送チャネル、４……転送電極（ｐ型拡
散層）、 ５……絶縁膜（SiO2）、６−1,6−2,6−3,6−４……配
線、 ７……コンタクト孔、８……素子分離領域、 ９……転送チャネル、11……配線材料。
分断面図、第１図（ｂ）は、その平面図、第１図（ｃ）
は、（ａ）のＡ−Ａ′方向の電位状態図、第１図（ｄ）
は、（ａ）のＢ−Ｂ′方向の転送チャネルの電位状態図
および電荷転送の様子を示した図、第２図（ａ）〜
（ｇ）は、本発明の電荷結合装置の製造工程断面図、第
３図（ａ）は、従来の埋め込みチャネルCCDの部分断面
図、第３図（ｂ）は、（ａ）のＡ−Ａ方向の転送チャネ
ルの電位状態図および電荷転送の様子を示した図、第３
図（ｃ）は、（ａ）のＢ−Ｂ′方向の電位状態図、第４
図は、本発明の電荷結合装置をエリアセンサに用いた応
用例を示す図を示している。 １……シリコン半導体基板、２……ｐ−ウエル領域、 ３……埋め込み転送チャネル、４……転送電極（ｐ型拡
散層）、 ５……絶縁膜（SiO2）、６−1,6−2,6−3,6−４……配
線、 ７……コンタクト孔、８……素子分離領域、 ９……転送チャネル、11……配線材料。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−149279（ＪＰ，Ａ) 特開 平２−22830（ＪＰ，Ａ) ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ Ｔ ＨＥ ＩＥＥＥ ｖｏｌ．60 Ｎｏｖ. （1972年）ｐｐ．1444−1445 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768
Claims (1)
- 【請求項１】半導体基板と、前記半導体基板上に形成さ
れ、コンタクト孔が電荷転送方向に沿って所定の間隔で
複数配列されている絶縁膜と、前記半導体基板に形成さ
れたｎ型拡散層からなる電荷転送チャネルと、前記半導
体基板と前記絶縁膜の界面に前記電荷転送チャネルの全
面を覆って設けられたｐ型拡散層からなる電荷転送電極
と、前記絶縁膜上に形成され、前記ｐ型拡散層とは前記
コンタクト孔を介して接続された複数の配線とを具備
し、前記複数の配線に順次電位を印加することにより電
荷転送を行うことを特徴とする電荷結合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2176395A JP2975648B2 (ja) | 1990-07-05 | 1990-07-05 | 電荷結合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2176395A JP2975648B2 (ja) | 1990-07-05 | 1990-07-05 | 電荷結合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0465134A JPH0465134A (ja) | 1992-03-02 |
| JP2975648B2 true JP2975648B2 (ja) | 1999-11-10 |
Family
ID=16012916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2176395A Expired - Fee Related JP2975648B2 (ja) | 1990-07-05 | 1990-07-05 | 電荷結合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2975648B2 (ja) |
-
1990
- 1990-07-05 JP JP2176395A patent/JP2975648B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＩＥＥＥ ｖｏｌ．６０ Ｎｏｖ．（１９７２年）ｐｐ．１４４４−１４４５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0465134A (ja) | 1992-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6329873B2 (ja) | ||
| JP3142327B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH0518465B2 (ja) | ||
| JPH0446458B2 (ja) | ||
| US6215521B1 (en) | Solid state image sensor having an unnecessary electric charge exhausting section formed adjacent to a horizontal electric charge transfer section, and a method for manufacturing the same | |
| US6278487B1 (en) | Solid-state image sensing device | |
| KR100741559B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| JPS63177460A (ja) | 固体撮像装置 | |
| US5856846A (en) | Charge-coupled imaging device having electrical connections on the readout register side | |
| JPH0680811B2 (ja) | Ｃｃｄ画像感知器 | |
| JP2975648B2 (ja) | 電荷結合装置 | |
| JPH0712079B2 (ja) | 固体撮像素子 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JPS6320385B2 (ja) | ||
| JPH06275809A (ja) | 固体撮像素子 | |
| US6558985B2 (en) | Charge coupled device and method of fabricating the same | |
| JP2877382B2 (ja) | 固体撮像装置 | |
| JPH09121045A (ja) | 固体撮像装置 | |
| JPH0465165A (ja) | 電荷結合装置およびその製造方法 | |
| JP2000299456A (ja) | 固体撮像装置 | |
| JPS62216262A (ja) | 固体撮像装置 | |
| JPH0570947B2 (ja) | ||
| JPH04207077A (ja) | 固体撮像素子の製造方法 | |
| JPH05145056A (ja) | 固体撮像素子 | |
| JP2906961B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |