JPH06500431A - フォトダイオードとｃｃｄエレメントとの間に転送ゲートを有するイメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 フォトダイオードとＣＣＤエレメントとの間に転送ゲートを有するイメージセン サ 本発明は光検出器及びＣＣＤシフトレジスタを含むイメージセンサ用埋設チャン ネル転送ゲート、特にイメージセンサのビンダイオード光検出器とＣＣＤシフト レジスタとの間の埋設チャンネル転送ゲートに関する。

固体イメージセンサの一種は、単結晶シリコン等の半導体物質から成る基板及び 転送手段を含む。該基板の表面に沿って、光検出器等から成り、照射を検出する と共に該照射を電荷キャリアへ変換するための複数の検出領域が形成されている 。転送手段は、各検出器に沿って電荷キャリアを受け取って出力端子へ転送する 。通常使用される転送手段の種類としては、電荷結合素子（ＣＣＤ）シフトレジ スタがある。ＰＮダイオード検出器及びショットキーバリア結合検出器等の種々 のタイプの光検出器が使用されてきたが、特に利点が大きいことが確認された転 送手段の種類は、ピンダイオードである。米国特許第４５２７１８２号の図１２ ．１３及び１４に示されるように、ビンダイオードは基板表面にＮ導電型の領域 を、そして通常はＰ十導電型と呼ばれる高導電性のＰ導電型領域を基板表面に沿 ったＮ型領域内に、それぞれ有している。

ビンダイオードを光検出器として用いた時に生じる問題の一つは、ビンダイオー ド−ＣＣＤシフトレジスタ間の転送ゲートに生じる。通常、転送ゲートは表面チ ャンネル型ゲートである。表面チャンネル型ゲートは、一般には、ビンダイオー ドのエツジとＣＣＤシフトシフトレジスタの転送チャンネルを形成する埋設チャ ンネルとの間に形成されたＰ型導電性を有する基板領域と、転送チャンネル上に 形成され通常は二酸化シリコン層によって転送チャンネルから絶縁された導電性 導電性ゲートと、を含む。ビンダイオードの形成時、Ｐ生型領域は、Ｎ型領域を 横切って転送ゲートの転送チャンネル内へ完全拡散する傾向をもつ。これによっ てビンダイオードと転送ゲートとの間に、転送ゲートチャンネル電位のバランス の電位バリアよりも高いチャンネル電位バリヤが形成される。このＨのスプリア ス・υｌヤによってイメージラグ及びノイズの増大が生じ、全体画質か低下する 。。

従って、この問題を鯉決する転送ゲートをピンダイオード光噴出器とイメージセ ンサのＣＣＤシフトレジスタとの間に配置することか望ましい。イメージセンサ の光コンダクタとＣＣＤシフトレジスタとの間に、米国特許第４，７７４，５５ ７号に示されたような埋設チャンネル転送ゲート等地のタイプの転送ゲートを使 用することも行われているが、このようなゲートはビンダイオード光検出器には 使用されていなかった。

本発明は、ピンダイオードイメージセンサ、ピンダイオード近傍に該ダイオード から距離を介して配！されたＣＣＤシフトレジスタと、ビンダイオードとＣＣＤ シフトレジスタのチャンネル３Ｅ域との間に形成された埋設チャンネル転送ゲー トと、を含む。埋設チャンネル転送ゲートは、ビンダイオードとＣＣＤとの間の 電位バリヤを大幅に低減し、これによってイメージラグが生じてノイズが増大し 、そしてゲートが−のＣＣＤゲートに接続された面アレイ内における電荷ポンピ ング効果を低下させる。

特に本発明は、表面を有し一導電型をもつ半導体物質の基板を含むイメージセン サに関する。ビンダイオード光検出器は、基板表面に配置されている。ビンダイ オードは、基板表面とは逆の導電型の第１領域と、第１領域の一部形成され基板 表面へ伸長し基板と同じ導電型の高導電性の第２領域と、を含む。ＣＣＤは基板 内でビンダイオードから隔離されており、逆導電型の埋設チャンネル領域を含む 。転送ゲートは、ＣＣＤのチャンネルとビンダイオードとの間に形成された転送 ゲートは、基板内に逆導電型の転送チャンネル領域を含む。

本発明の各実施例は、以下の各実施例を参照しつつ説明する：図１は、本発明の 転送ゲートを含む固体イメージセンサアレイの部分平面図；図２は、図１の２− ２断面図； 図３は、図１の３−３断面図； 図４は、図１の４−４断面図； 図５は、図２に類似した、本発明に係るイメージセンサの変形例の断面図；図６ は、ビンダイオードとＣＣＤシフトレジスタとの間の表面チャンネル転送ゲート を用いた従来技術のイメージセンサに沿った静電位を示す図；図７は、埋設チャ ンネル転送ゲートを用いた本発明のイメージセンサに沿った静電位を示す図； 図８は、表面チャンネル転送ゲートを用いた従来技術及び埋設チャンネル転送ゲ ートを用いた本発明の両イメージセンサにおける電荷ポンピング効果から生じた １苛損失を示す図； 図９は、表面チャンネル転送ゲート及び埋設チャンネル転送ゲートをそれぞれ有 する両イメージセンサアレイにおける１／ｆノイズを比較した図である。

図１から４には、本発明に係るイメージセンサ１０の一部が示されている。図１ はイメージセンサ１０の平面図を、そして図２から４はそれぞれイメージセンサ １０を点線２−２．３−３、及び４−４で切断した断面図を示す。イメージヤン サ１０は、典型的実施例では濃度が約１０　ａｔｏｍｓ／ｃｍ３の−の導電型（ 図ではＰ型）の単結晶シリコン等の半導体物質の基板１２を含む。基板１２は、 対向した一対の表面１４及び１６を有する。基板１２の表面１４に沿って複数の 光検出器１８が設けられているが、ここではその一つだけを完全に示した。各光 検出器１８は、ローに配列された線アレイ或いは間隔を介したロー及びコラムと して配列された面アレイのいずれかとして配置されている。光検出器１８の線ア レイ中の各ローに沿って、または面アレイにおける各コラムに沿って、ＣＣＤシ フトレジスタ２０が配置されている。各光検出器１８とその近接ＣＣＤシフトレ ジスタ２０との間には、転送ゲート２２が形成されている。各光検出器１８はイ メージから光を受けてこれを電荷キャリアに変換する作用を果たす。電荷キャリ アは、転送ゲート２２を介してＣＣＤシフトレジスタ２０へ転送される。ＣＣＤ シフトレジスタ２０はその後電荷キャリアを不図示の出力回路へ転送する。

図２及び３に示すように、各光検出器１８はピンダイオード光検出器である。

ビンダイオード光検出器１８は、基板１２の表面１４において約１０’ａｔｏｍ ｓ／ａｍ３の不純物濃度を有するＮ導電型の第１領域２４を含む。第１領域２４ 内の一部内には、約１０１８ａ　ｔ　ｏｍｓ／ｃｍ３の不純物濃度を有する高導 電性Ｐ導′！４型（Ｐ生型として図示）の第２領域２６が形成されている。第１ 領域２４は第１領域２４よりも浅く、基板表面１４に沿って伸長している。各ビ ンダイオード光検出器１８を部分的に包囲するようにチャンネルストップ２８が 形成されている。図２及び３に示すように、チャンネルストップ２８は、１導電 性Ｐ導電型（Ｐ＋Ｉ１２として図示）のｉ！頁域であり、約１０　ａｔｏｍｓ／ ａｍ’の不純物１度を有し、表面１４からの基板１２内へ伸長している。チャン ネルストップ２８は、ＣＣＤＣＣＤフトレジスタ２０におけるビンダイオード光 検出＝１８の側に沿って開口を有し、該開口を通って転送ゲート２２が伸長して いる。

各ＣＣＤシフトレジスタ２０は、基板１２内において表面１４に沿って伸長した Ｎ導？！！型のチャンネル領域３０を有する埋設チャンネルＣＣＤである。チャ ンネル閉域３０の不純物濃度は、約１０　ａｔｏｍｓ／ｃｍ３である。チャンネ ル領域３０は、全光検出器１８の一側に沿ってローまたはコラムとして伸長し、 チャンネルストップ２８によって該側から隔離されている。通常は二酸化シリコ ンである絶縁物質の層３２が基板表面１４上に形成され、光検出器１８及び転送 ゲート２２と共にチャンネル領域３０上に伸長している。導電性ゲート３４及び ３６の第１及び第２組は絶縁物質Ｎｌ３２上でチャンネル領域３０をおおうよう に形成されている。各第１組ゲート３４は各光検出器１８の一部に沿って伸長し 、各第２組ゲート３６は各光検出器１８の残存部分に沿って伸長している。面ア レイにおいて、第１組中の各ゲート３４は、接続ストリップ３８によって他のＣ ＣＤシフトレジスタの対応ゲートへ電気的に接続されている（図１にのみ示す） 。

同様に、第２組の各ゲート３６は、接続ストリップ４０によって他のＣＣＤシフ トレジスタの対応ゲートへ電気的に接続されている（図１にのみ示す）。各導電 ゲート３４及び３６そしてその接続ストリップ３８及び４０は、通常はドープさ れた多結晶シリコンである。図１及び４に示すように、Ｐ型導電性の狭バリヤ領 域４２及び４４が基板内１２ヘチヤンネル領域３０を横切って伸長している。

バリヤ領域４２は、第１組の導電性ゲート３４のエツジを横切って伸長し、バリ ア領域４４は第２組の導電性ゲート３６のエツジを横切って伸長している。

各転送ゲート２０は、基板１２内の表面１４においてＮ型導電性の転送チャンネ ル領域４６を含む埋設チャンネル転送ゲートである。図２に示すように、転送チ ャンネル領域４６は、ＣＣＤチャンネル３０とビンダイオード光検出器１８のＮ 型領域２４との間に伸長している。図１に示すように、転送チャンネル領域４６ はチャンネルストップ２８内の開口を介して伸長している。転送チャンネル領Ｇ 域４６と基板１２との接合部に沿って、通常は約１０　ａｔｏｍｓ／ｃｍ”の不 純物濃度を存するＰ導電型のバリヤ領域４８である。各バリヤ領域４８は転送ゲ ートエツジに自己整列され或いは全ダイオードａｎ域内へ伸長しく図５に示すよ うに）てバリヤまたはウェル発生を回避し、また第１組のゲート３４の近接ゲー ト下方に伸長したバリヤ領域へ接続可能である。第１組の各ゲート３４は、転送 チャンネル領域４６上方に伸長した部分５０を有する。

イメージセンサ１０の作用時、イメージから光検出器１８上へ入射する光が光検 出器１８内で電荷キャリアへ変換される。統合期間中、電荷キャリアが光検出器 内に収集される。転送期間中、第１組の導電性ゲート３４及び転送チャンネルゲ ート４６上方に伸長したゲート３４の部分５０ヘパルスが供給される。このパル スは、第１組の導電性ゲート３４下方において転送チャンネル領域４６を介して ＣＣＤチャンネル３０へ光検出器内のｆ４背を流通させるに十分な転送チャンネ ル領域４６内の電位バリヤを低下させるに十分となる高さを有する。この電圧は また、転送チャンネル領域４６内のチャンネル電位をフォトダイオード領域のビ ン電位より大きくなるよう増大させることによって各キャリア（例、電子）のフ ォトダイオードを完全窓口化させるに十分な大きさである。２組の導電性ゲート ３４及び３６は、その後交互にパルスされ、これによって電荷が−のゲート組下 方から次のゲート組下方へ流れ、この結果ＣＣＤシフトレジスタ２０のチャンネ ル領域３０に沿って不図示の出力回路へ向けて流れることとなる。電荷をＣＣＤ シフトレジスタ２０に沿って転送するために導電性ゲート３４及び３６へ印加さ れたパルスは、光検出器１８からの電荷をＣＣＤシフトレジスタ２０のチャンネ ル領域３０へ転送するために第１組のゲート３４へ印加されたパルスよりも低い 。

このようにして、電荷がＣＣＤシフトレジスタ２０に沿って転送される一方、各 転送ゲート２２の転送チャンネル領域４６内に形成された電位バリヤは、光検出 器１８内に収集された電荷がＣＣＤシフトレジスタ２０のチャンネル領域３ｏ内 へ流れるのを防止するのに十分な高さをもつ。

本発明のイメージセンサ１０内に埋設チャンネル転送ゲート２２を使用すること によって、転送ゲートチャンネル領域４６はビンダイオード光検出器１８の第１ 領域２４と同じ導電型となる。従って、ビンダイオード光検出器１８のＰ十型第 ２領域２６から転送チャンネルｔｎ域４６内への側方向拡散から生じる作１１１ は、この箇域内におけるｎ型ドーパントの補償特性によって抑制される。この結 果、転送領域エツジにおけるスプリアスバリヤが仙除される。他の実ｆｉ　［％ Ｉとして、通常ポリシリコンから成り転送ゲートとして機能する別間の導電性ゲ ートを使用可能である。ドーピング１度及び作用レベルは、個別クロックが個別 転送ゲートを駆動するために必要となる例外を除いて、上記ケースと同じである 。

図６は、従来技術における、ｙ軸上にとったイメージアレイの一部内の電圧（ボ ルト）とＸ軸上にとった従来技術の表面チャンネル転送ゲートを用いたイメージ アレイに沿った距離（ミクロン）との関係をグラフで示す。図（曲線）上のビン ダイオード光検出器と転送ゲートとが迎合する点５２に望ましくない電位バリヤ が形成されていることがわかる。

図７は、ｙ軸上にとったイメージアレイの部分内におけるｙ軸上の電圧（ボルト ）とＸ軸上にとった埋設チャンネル転送ゲートを含むイメージセンサ１０に沿っ た距Ｍ（ミクロン）との関係をグラフで示す。図７より、ビンダイオードと転送 ゲートとが迎合する点に上記のようなバリヤは形成されていないことがわかる。

このように、本発明のイメージセンサ１０は光検出器１８とＣＣＤシフトレジス タ２０との間に生じるあらゆる電位バリヤを低減してイメージラグを防止すると 共にＫＴＣ及び１／ｆノイズを排除し、全体画質を維持できる。

図８は、表面チャンネル転送ゲートを有した従来技術のイメージセンサの光応答 性（点線曲線）及び埋設チャンネル転送ゲートを有した本発明のイメージセンサ １０の光応答性（実線曲線）をそれぞれ示す。ｙ軸は応答電子（１０００）そし てＸ軸は入射光子（１０００）をそれぞれ示す。図８に示すように、光応答性は 従来技術イメージセンサ（点線曲線）の場合に対してはシフトダウ、ンされ、固 定電荷損失を示している。この電荷損失は、電位が印加された時に電荷キャリア へのトラップを生じる基板の欠陥に起因する。従って、表面チャンネル転送ゲー トでは、電荷キャリアを光検出器からＣＣＤシフトレジスタへ流すために電位が 印加されると、電荷キャリアの一部がこれらのトラップに捕捉されその後各ゲー トが蓄積されるにつれてホールと再結合される時に損失される。しかしながら、 また図８で見られるように、本発明のイメージセンサ１０（実線曲線）は、入射 光子かセロの時にｙ軸をインターセプトする線形応答性をａし、信号ｊｉ失が／ １在しないことが示されている。電荷ボンピングにおけるこの低減は、（Ｒ失が 通常ＩＬじるシリコン基板と二酸化シリコン絶縁性層との間のインターフェース から電荷キャリアを排除する埋設チャンネル転送ゲート内に形成された＋ＩＩ（ ＴＲＡＮＳＶＥＲ５Ｅ）？！！場に起因する。

シリコンＥ［と二酸化シリコン絶縁住居との開のインターフェースから電荷キャ リアを排除することにより得られる他の利点を図９に示す。図９には、表面チャ ンネル転送ゲートを有する従来技術の表面型イメージセンサにおけるノイズ電圧 （ｙ軸）対周波数（Ｘ軸）（曲線５４）、及びそれぞれが埋設チャンネル転送ゲ ートを育する図５のイメージセンサ１００及び図１のイメージセンサ１０におけ るノイズ電圧（ｙ軸）対周波数（Ｘ軸）（曲線５６）が示されている。図１０よ り明かなように、埋設チャンネル転送ゲートを育する本発明のイメージセンサ１ ０及び１００の１／ｆノイズは、表面チャンネル転送ゲートを有する従来技術の イメージセンサのそれよりも遥かに低い。

図５には、本発明の他の実施例に係るイメージセンサ１００の断面図が示されて いる。イメージセンサ１００は、図１から４に示したイメージセンサ１０と構造 が同様である。イメージセンサ１００は、表面１１４、複数の光検出器１１８、 少なくとも−のＣＣＤシフトレジスタ１２０、そして光検出器１１８とＣＣＤシ フトレジスタ１２０との間に形成された埋設チャンネル転送ゲート１２２を有す る単結晶シリコンの基板１１２を含む。光検出器１１８は、Ｎ導電型の第１領域 １２４及び第１領域１２４の一部内に配置されたＰ十導電型の第２領域１２６を 含むビンダイオード光検出器である。ＣＣＤシフトレジスタ１２０は、Ｎ導電型 の埋設チャンネル１３０及び２ｍの導電性ゲートを含み、−組のゲート１３４の みがチャンネル領域１３０上で二酸化シリコンの絶縁層１３２によって該領域１ ３０から絶縁された状態で示されている。転送ゲート１２２は、ＣＣＤシフトレ ジスタチャンネル１３０とビンダイオード光検出器１１８の第１領域１２４との 間にＮ型導電性の埋設チャンネル転送領域１４６を含み、また埋設チャンネル転 送領域１４６上に伸長した導電性ゲート１３４の部分１５０を有する。

イメージセンサ１００は、基板１１２と埋設チャンネル転送領域１４６との間の インターフ山−スに沿って形成されたバリヤ領域１４８もまた、基板１１２と光 検出Ｓの第ＬＪ域１２４との間のインターフェースに沿ってビンダイオード光検 出′５１．１８下方に１４１長している点で、イメージセンサ１０と異なってい る。この注入によって第２Ｐ−Ｎｆ合及びフォトダイオードが転送ゲートエツジ へ除去され、この結果、装置製造におけるＰ型層１４８の位置決め公差が理知さ れる。

このように本発明によれば、ビンダイオード光検出＝、ＣＣＤシフトレジスタ、 及び光検出器とＣＣＤシフトレジスタとの間の埋設チャンネル転送ゲートを有す るイメージセンサが得られる。埋設チャンネル転送ゲートによって、ビンダイオ ードと転送ゲートとの接合部における外因電位バリヤ発生可能性が低減され、イ メージラグの可能性が除去されると共にノイズが低減される効果を備えたイメー ジセンサが得られる。また、それによって電荷ポンピングの作用が低減する結果 、光応答の線形性が改善される。

本発明の各特定実施例は、本発明の一般原理を示すものに過ぎないことが認識及 び理解されなければならない。上記原理に適合した柵々の変更が可能である。

例えば、本発明のイメージセンサは単一の完全光検出器のみを有するように示さ れているが、ある種の好適なアレイでは線アレイのための光検出器のロー或いは 面アレイのためにローとコラムに配列された複数の光検出器等、複数の光検出器 を含む。更にまた、ＣＣＤシフトレジスタの一部のみが示されているが、シフト レジスタは線アレイのロー内で全光検出器に沿って伸長し、或いは別のＣＣＤシ フトレジスタが面アレイ中の各光検出器コラムに沿って設けられている。更に、 ２個のポリシリコンＣＣＤ電極が各フォトダイオード近傍に示されているが、各 フォトダイオード及び交互のフォトダイオード近傍の単一電極を有するインター レースバージランが各フィールド中に読み出される。更に、本発明のイメージセ ンサはＮ導電型基板内に配置されたＰ４電型ウェル内で製造することができる。

また、本発明のイメージセンサの基板及び他領域の導１！型は逆転させることが できる。その場合、基板１２はＮ導電型となる。

ＦＩＧ、１ ＦＩＧ、６ 従来技術 距離（ミクロン） ＦＩＧ、７ 距離（ミクロン） ＦＩＧ、８ 入射光子（１０００） 波形分析器周波数 ｋｐＬＩＩＰＣＴＡ５ノ１１２１０１ａ＋ｐｐｌｓ＋＋ｗｗｌ璽り喝−瞠＋２１ １−Ｐ１４＋２１Ｍ

Claims (20)

【特許請求の範囲】
1. １．面（１４；１１４）を有する一導電型の半導体物質から成る基板（１２；１ １２）と； 前記基板（１２）の前記表面（１４；１１４）に配置されたピンダイオード光検 出器（１８；１１８）であって、前記ダイオードは基板（１２；１１２）の導電 型とは逆の導電型である第１領域（２４；１２４）と第１領域（２４；１２４） の一部において基板と同じ導電型であり表面（１４；１１４）へ伸長した高導電 性第２領域（２６；１２６）を有するピンダイオード光検出器（１８；１１８） と； 前期基板（１２；１２）において、ピンダイオード（１８；１１８）から隔離さ れ、逆導電型の埋設チャンネル領域（３０；１３０）を含むＣＣＤシフトレジス タ（２０；１２０）と； ＣＣＤシフトレジスタのチャンネル領域（３０；１３０）とピンダイオード（１ ８；１１８）との間に形成され、前記基板内に逆導電型のチャンネル領域（４６ ；１４６）を含む転送ゲート（２２；１２２）と；を含むことを特徴とするイメ ージセンサ。
2. ２．請求項１に記載のイメージセンサにおいて、ＣＣＤシフトレジスタ（２０； １２０）は、更にシフトレジスタチャンネル領域（３０；１３０）上で基板表面 から絶縁された少なくとも一の導電性ゲート（３４；１３４）を含み、前記導電 性ゲート（３４；１３４）は光検出器（１８；１１８）の少なくとも一部に沿っ て伸長していることを特徴とするイメージセンサ。
3. ３．請求項２に記載のイメージセンサにおいて、シフトレジスタ（２０；１２０ ）の導電性ゲート（３４；１３４）が転送ゲートチャンネル領域（４６；１４６ ）上方でピンダイオード（１８；１１８）のエッジへ伸長した延長部（５０；１ ５０）を有することを特徴とするイメージセンサ。
4. ４．請求項３に記載のイメージセンサにおいて、ＣＣＤシフトレジスタ（２０； １２０）は、更に、シフトレジスタチャンネル領域（３０；１３０）上方で基板 （１２；１１２）の表面から絶縁された第２導電性ゲート（３６）を含み、一の 導電性ゲート（３４；１３４）は近接光検出器の一部に沿って伸長し、第２ゲー ト（３６）は近接光検出器（１８）の残存部分に沿って伸長していることを特徴 とするイメージセンサ。
5. ５．請求項４に記載のイメージセンサにおいて、更に、転送ゲートチャンネル領 域（４６；１４６）に沿って伸長した一の導電型のバリヤ領域（４８；１４８） を含むことを特徴とするイメージセンサ。
6. ６．請求項５に記載のイメージセンサにおいて、更に、基板内において一の導電 型を有し各導電性ゲート（３４、３６）のエッジ下方でＣＣＤシフトレジスタチ ャンネル領域（３０）を横切って伸長した付加バリヤ領域（４２、４４）を含む ことを特徴とするイメージセンサ。
7. ７．請求項６に記載のイメージセンサにおいて、更に、光検出器（１８；１１８ ）の周囲に一の導電型の高導電性チャンネルストップ領域（２８；１２８）を含 み、該チャンネルストップ（２８；１２８）はＣＣＤシフトレジスタ（２０；１ ２０）の一の導電性ゲート（３４；１３４）に沿って該チャンネルストップを横 切った開口を有し、転送ゲート（２２；１２２）は前記開口を介して伸長するこ とを特徴とするイメージセンサ。
8. ８．請求項７に記載のイメージセンサにおいて、一の導電型は、Ｐ型であり逆導 電型はＮ型であることを特徴とするイメージセンサ。
9. ９．請求項８に記載のイメージセンサにおいて、基板（１２；１１２）は単結晶 シリコンから成ることを特徴とするイメージセンサ。
10. １０．請求項５に記載のイメージセンサにおいて、バリヤ領域（１４８）もまた ピンダイオードの第１領域と基板（１１２）とのインターフェースに沿って伸長 していることを特徴とするイメージセンサ。
11. １１．表面（１４；１１４）を有し一の導電型の単結晶シリコンから成る基板（ １２；１１２）と； 前記基板内でライン内に間隔を介して配置された複数のピンダイオード光検出器 （１８；１８）であって、各光検出器（１８；１１８）は基板の導電型とは逆の 導電型をもつ第１領域（２４；１２４）と、第１領域の一部内において形成され 基板と同じ導電型をもち基板表面（１４；１１４）へ伸長した第２領域（２６； １２６）とを有している複数のピンダイオード光検出器（１８；１１８）と；前 記基板内に配置され、光検出器のラインに沿って該ラインから間隔を介して配置 され逆の導電型をもつ埋没チャンネル領域（３０；１３０）を含むＣＣＤシフト レジスタ（２０；１２０）と、 各光検出器（１８；１１８）とＣＣＤシフトレジスタのチャンネル領域（３０； １３０）との間に形成された転送ゲート（２２；１２２）であって、各転送ゲー トは、基板内において光検出器の第１領域（２４；１２４）とＣＣＤシフトレジ スタチャンネル領域（３０；１３０）との間に形成され逆の導電型を有するチャ ンネル領域（４６；１４６）を含む転送ゲート（２２；１２２）と；を含むこと を特徴とするイメージセンサ。
12. １２．請求項１１に記載のイメージセンサにおいて、ＣＣＤシフトレジスタは、 更にシフトレジスタチャンネル領域上方で基板表面から絶縁して形成された導電 性ゲート（３４；１３４）の第１組を含み、前記各第１ゲートは個々の光検出器 の少なくとも一部に沿って伸長していることを特徴とするイメージセンサ。
13. １３．請求項１２に記載のイメージセンサにおいて、各第１ゲートは、近接光検 出器へ向けて近接転送ゲートチャンネル領域上方で伸長した延長部（５０；１５ ０）を有することを特徴とするイメージセンサ。
14. １４．請求項１３に記載のイメージセンサにおいて、ＣＣＤシフトレジスタは、 更に、シフトレジスタチャンネル領域上方で基板表面から絶縁されて形成された 導電性ゲート（３６）の第２組を含み、各第１導電性ゲート（３４；１３４）は 、その近接光検出器の一部に沿って伸長し、各第２導電性ゲート（３６）は個々 の光検出器の残存部に沿って伸長していることを特徴とするイメージセンサ。
15. １５．請求項１４に記載のイメージセンサにおいて、更に、一の導電型をもち各 転送ゲートチャンネル領域と基板との間のインターフェースに沿って伸長したバ リヤ領域（４８；１４８）を含むことを特徴とするイメージセンサ。
16. １６．請求項１５に記載のイメージセンサにおいて、更に、基板内において一の 導電型をもちＣＣＤシフトレジスタチャンネル領域を横切って伸長した付加バリ ヤ領域（４２、４４）を含み、各付加バリヤ領域（４２、４４）は個々の導電性 ゲート（３４、３６）のエッジ下方に伸長していることを特徴とするイメージセ サ。
17. １７．請求項１６に記載のイメージセンサにおいて、各一組のゲート（３４）下 方の付加バリヤ領域（４２）は、近接転送ゲート（２２）下方のバリヤ領域（４ ８）へ接続されていることを特徴とするイメージセンサ。
18. １８．請求項１７に記載のイメージセンサにおいて、更に、前記基板内において 一の導電型をもち前記各光検出器（１８；１１８）の周囲に伸長した高導電性チ ャンネルストップ領域（２８；１２８）を含み、前記チャンネルストップ領域（ ２８；１２８）は各組の個々の導電性ゲート（３４；１３４）に沿ってそれを横 切った開口を有し、各転送ゲート（２２；１２２）は前記各開口を介して伸長し ていることを特徴とするイメージセンサ。
19. １９．請求項１８に記載のイメージセンサにおいて、一の導電型はＰ型であり逆 の導電型はＮ型であることを特徴とするイメージセンサ。
20. ２０．請求項１５に記載のイメージセンサにおいて、各バリヤ領域（４８）は、 更に、近接ピンダイオード光検出器（１８）の一領域と基板（１１２）とのイン ターフェースに沿って伸長していることを特徴とするイメージセンサ。