JP4597095B2

JP4597095B2 - 半導体光集積回路

Info

Publication number: JP4597095B2
Application number: JP2006159173A
Authority: JP
Inventors: 佳奈子三好; 秀雄福田; 博史山口; 正記谷口
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2006-06-08
Filing date: 2006-06-08
Publication date: 2010-12-15
Anticipated expiration: 2026-06-08
Also published as: JP2007329292A

Description

本発明は、半導体材料を用いて構成される光デバイスと電子デバイスを集積化した半導体光集積回路に関する。

従来より、フォトダイオードと信号処理用の回路素子とを集積化した半導体光集積回路が知られている。このような半導体光集積回路においては、外部からの不要な光が半導体基板内部に入り余分な光電流が流れて回路が誤動作しないように、回路素子上をアルミニウム配線層などから成る遮光膜によって遮光している。しかし、外部からの信号入力あるいは外部への信号出力を行うためのパッド部上では遮光膜を開口しなければならないため、パッド部からの入射光により回路が誤動作する可能性がある。

そこで、パッド部からの入射光により半導体基板内部に生じた余分な光電流がＮＰＮトランジスタ等を含む周辺回路に侵入して回路が誤動作するのを防ぐために、フォトダイオードに隣接してダミーのフォトダイオードを配置し、周辺回路部とダミーのフォトダイオードの上部をアルミ配線で被覆する手法が提案されている（例えば、特許文献１参照。）。

しかしながら、不要な光を吸収するために、ダミーのフォトダイオードのように新たな素子を設けるとすると、チップ面積が増大し、コストの増大をもたらすという問題があった。
特開平９−２９３８４７号公報

本発明は、上記問題点に鑑み、パッド部の周囲に形成した静電気保護素子を、パッド部からの入射光により半導体基板内部に発生する電荷を吸収する構成とすることにより、新たな素子を設けることなく、パッド部からの入射光による回路の誤動作を防止できる半導体光集積回路を提供することを目的とする。

本発明の請求項１記載の半導体光集積回路は、半導体基板上に回路素子と、外部からの信号入力あるいは外部への信号出力を行うためのパッド部と、前記パッド部に所定電圧範囲を超える前記回路素子を破壊させうる電圧が印加されるとその越えた分だけ電圧を降下あるいは上昇させて前記回路素子の破壊を防止する静電気保護素子と、を備えた半導体光集積回路であって、前記静電気保護素子を、前記パッド部の周囲に、前記パッド部に近接させて形成するとともに、前記パッド部の電位と電源電位との間および／または前記パッド部の電位と接地電位またはマイナス電位との間に接続して、前記パッド部に所定電圧範囲を超える前記回路素子を破壊させうる電圧が印加されるとその越えた分だけ電圧を降下あるいは上昇させて前記回路素子の破壊を防止し、前記パッド部から入射した光により前記半導体基板内部に電荷が発生するとその発生した電荷を吸収して前記前記パッド部から入射した光による前記回路素子の誤動作を防ぐ構成としたことを特徴とする。また、本発明の請求項２記載の半導体光集積回路は、前記静電気保護素子が、前記パッド部を取り囲むように形成されていることを特徴とする。

また、本発明の請求項３記載の半導体光集積回路は、請求項１もしくは２のいずれかに記載の半導体光集積回路であって、前記静電気保護素子がダイオードからなることを特徴とする。また、本発明の請求項４記載の半導体光集積回路は、請求項１もしくは２のいずれかに記載の半導体光集積回路であって、前記静電気保護素子がＮＰＮトランジスタとダイオードからなることを特徴とする。

本発明によれば、外部からの静電気による内部回路の破壊を防止するための静電気保護素子が、パッド部からの入射光により半導体基板内部に発生した電荷を吸収するので、パッド部からの入射光による回路の誤動作を防ぐことができる。また、ダミーのフォトダイオードなどの素子を新たに追加して設ける必要がなく、チップ面積を抑制できる。

（実施の形態１）
以下、本発明の実施の形態１について、図面に基づいて詳細に説明する。
本実施の形態１における半導体光集積回路は、半導体基板上にフォトダイオードと、信号処理用の回路素子と、外部からの信号入力あるいは外部への信号出力を行うためのパッド部と、パッド部の周囲に形成された静電気保護素子と、を分離領域により分離した状態で備える。静電気保護素子は、パッド部に所定電圧範囲を超える電圧が印加されるとその越えた分だけ電圧を降下あるいは上昇させるための電流を流して、静電気による内部回路の破壊を防止する。

図１は本発明の実施の形態１における半導体光集積回路のパッド部を示した平面図である。また、図２は、図１に示すＡ−Ａ矢視断面図である。また、図３は本発明の実施の形態１における半導体光集積回路の概略回路図である。

図１、２に示すように、パッド部１の周囲には、静電気保護素子であるダイオード部２およびダイオード部３が形成されている。また、図３に示すように、パッド部１と内部回路（信号処理用の回路素子）が接続されており、ダイオード部２およびダイオード部３は、静電気による高電圧が内部回路に印加されるのを防止する。

また、図２に示すように、パッド部１は、Ｐ型の半導体基板１０の上に形成され且つＰ型の分離領域１１により分離されたＮ型の島領域１２と、Ｎ型の島領域１２に接続する電極１２ａにより構成されている。

パッド部１の周囲に形成されたダイオード部２は、Ｐ型の半導体基板１０の上に形成され且つＰ型の分離領域１１により分離されたＮ型の島領域１３をカソードとし、そのＮ型の島領域１３の表面に形成したＰ＋型領域１４をアノードとした構成であり、Ｎ型の島領域１３には電極１３ａが接続し、Ｐ＋型領域１４には電極１４ａが接続している。また、電極１３ａ（カソード）には電源Ｖｃｃが接続し、電極１４ａ（アノード）にはパッド部１の電極１２ａが接続している。

ダイオード部２の周囲に形成されたダイオード部３は、Ｐ型の半導体基板１０の上に形成され且つＰ型の分離領域１１により分離されたＮ型の島領域１５をカソードとし、Ｐ型の半導体基板１０および、ダイオード部２から分離させるためのＰ型の分離領域１１をアノードとした構成であり、Ｎ型の島領域１５には電極１５ａが接続し、Ｐ型の分離領域１１には電極１１ａが接続している。また、電極１５ａ（カソード）にはパッド部１の電極１２ａが接続し、電極１１ａ（アノード）には接地電位ＧＮＤが接続している。

上記のような構成により、半導体光集積回路の非動作時に外部からパッド部１に静電気によって所定電圧範囲を超える過大な電圧が印加されても、プラスの電圧の場合にはダイオード部２が順バイアスされて電流が電源Ｖｃｃへ流れて、所定電圧範囲を超えた分だけ電圧が降下し、またマイナスの電圧の場合には、ダイオード部３が順バイアスされて電流が接地電位ＧＮＤへ流れて、所定電圧範囲を超えた分だけ電圧が上昇するので、内部回路に過大な電圧が印加されるのを防ぐことができる。

一方、半導体光集積回路の動作時にパッド部１へ光が入射して、Ｐ型の半導体基板１０に電荷が生じた場合、正電荷は逆バイアスされたダイオード部３によりＰ型の分離領域１１および電極１１ａを介して接地電位ＧＮＤに移動し、負電荷は逆バイアスされたダイオード部２によりＮ型の島領域１３および電極１３ａを介して電源Ｖｃｃに移動する。

以上のように、パッド部１からの入射光によりＰ型の半導体基板１０に生じた電荷は、パッド部１の周囲に形成した静電気保護素子であるダイオード部２およびダイオード部３により吸収されて接地電位ＧＮＤあるいは電源Ｖｃｃへ移動するので、周辺の回路素子に電荷が到達することはなく、回路の誤動作を防止することができる。なお、本実施の形態１では、ダイオード部３のアノードを接地電位ＧＮＤに接続したが、マイナス電位の電源に接続してもよい。

（実施の形態２）
以下、本発明の実施の形態２について、図面に基づいて詳細に説明する。
本実施の形態２における半導体光集積回路は、パッド部の周囲に形成される静電気保護素子がＮＰＮトランジスタとダイオードからなる点が、上述の実施の形態１と異なる。

図４は本発明の実施の形態２における半導体光集積回路のパッド部を示した平面図である。また、図５は、図４に示すＢ−Ｂ矢視断面図である。また、図６は本発明の実施の形態２における半導体光集積回路の概略回路図である。

図４、５に示すように、パッド部４の周囲には、静電気保護素子であるＮＰＮトランジスタ部５とダイオード部６が形成されている。また、図６に示すように、パッド部４と内部回路（信号処理用の回路素子）が接続されており、ＮＰＮトランジスタ部５とダイオード部６は、静電気による高電圧が内部回路に印加されるのを防止する。

また、図５に示すように、パッド部４は、Ｐ型の半導体基板２０の上に形成され且つＰ型の分離領域２１により分離されたＮ型の島領域２２と、Ｎ型の島領域２２に接続する電極２２ａにより構成されている。

パッド部４の周囲に形成されたＮＰＮトランジスタ部５は、Ｐ型の半導体基板２０の上に形成され且つＰ型の分離領域２１により分離されたＮ型の島領域２３をコレクタとし、Ｎ型の島領域２３の表面に形成したＰ＋型領域２４をベースとし、Ｐ＋型領域２４の表面に形成したＮ＋型領域２５をエミッタとした構成であり、Ｎ型の島領域２３には電極２３ａが接続し、Ｐ＋型領域２４には電極２４ａが接続し、Ｎ＋型領域２５には電極２５ａが接続している。また、電極２３ａ（コレクタ）にはパッド部４の電極２２ａが接続し、電極２４ａ（ベース）には抵抗部８を介して接地電位ＧＮＤが接続し（図６参照）、電極２５ａ（エミッタ）には接地電位ＧＮＤが接続している。

ＮＰＮトランジスタ部５の周囲に形成されたダイオード部６は、ＮＰＮトランジスタ部５のＮ型領域２３をカソードとし、Ｐ型の半導体基板１０およびＰ型の分離領域２１をアノードとした構成であり、Ｐ型の分離領域２１には電極２１ａが接続し、電極２１ａ（アノード）には接地電位ＧＮＤが接続している。また、このようにダイオード部６のカソードには、ＮＰＮトランジスタ部５のコレクタと共通の電極２３ａが使用される。

上記のような構成により、半導体光集積回路の非動作時に外部からパッド部４に静電気によって所定電圧範囲を超える過大な電圧が印加されても、プラスの電圧の場合にはＮＰＮトランジスタ部５のコレクタ−ベース間に降伏電流が流れ、抵抗部８の電圧降下によりベース電圧が上昇してＮＰＮトランジスタ部５が動作し、電流がコレクタ−エミッタを介して接地電位ＧＮＤへ流れて、所定電圧範囲を超えた分だけ電圧が降下し、またマイナスの電圧の場合には、ダイオード部６が順バイアスされて電流が接地電位ＧＮＤへ流れて、所定電圧範囲を超えた分だけ電圧が上昇するので、内部回路に過大な電圧が印加されるのを防ぐことができる。

一方、半導体光集積回路の動作時にパッド部４へ光が入射して、Ｐ型の半導体基板２０に電荷が生じた場合、正電荷は逆バイアスされたダイオード部６によりＰ型の分離領域２１および電極２１ａを介して接地電位ＧＮＤに移動し、負電荷は逆バイアスされたダイオード部６によりＮ型の島領域２３および電極２３ａを介してパッド部４に移動する。

以上のように、パッド部４からの入射光によりＰ型の半導体基板２０に生じた電荷は、パッド部４の周囲に形成した静電気保護素子を構成するダイオード部６により吸収されて接地電位ＧＮＤあるいはパッド部４へ移動するので、周辺の回路素子に電荷が到達することはなく、回路の誤動作を防止することができる。

また上記の構成において、ダイオード部６はＮＰＮトランジスタ部５の寄生素子として形成されており、素子としては静電気保護素子７の１素子で構成できる。そのため、静電気保護素子の面積を小さくでき、チップ面積の増大を抑えることができる。

続いて、パッド部４に移動する負電荷が、パッド部４から出力される信号に与える影響について以下に述べる。例えば、赤色レーザを用いた光ピックアップ装置に使用される半導体光集積回路の場合、記録時にフォトダイオードで受光する反射光のパワーは数ｍＷ程度であり、そのときのパッド部からの入射光が例えば１００μＷであったと仮定すると、赤色光の光電変換効率は０．３Ａ／Ｗ程度であるため、パッド部からの迷光により生じる光電流は３０μＡ程度となる。パッド部の出力インピーダンスを例えば１００Ωと仮定すると、迷光による出力振幅は３ｍＶ程度となる。本来の出力信号の振幅を例えば１Ｖと仮定すると、迷光による出力振幅は出力信号の出力振幅の０．３％ということになる。したがって迷光により生じた負電荷がパッド部４に移動しても、パッド部４の出力信号に与える影響は微小であり特に問題はないと言える。

本発明にかかる半導体光集積回路は、パッド部からの入射光により半導体基板内部に生じた電荷を、パッド部の周囲に設けた静電気保護素子によって吸収して、内部回路の誤動作を防止でき、フォトダイオードなどの光デバイスと信号処理用の回路素子が集積化された光集積回路に有用である。

本発明の実施の形態１における半導体光集積回路のパッド部を示した平面図図１に示すＡ−Ａ矢視断面図本発明の実施の形態１における半導体光集積回路の概略回路図本発明の実施の形態２における半導体光集積回路のパッド部を示した平面図図４に示すＢ−Ｂ矢視断面図本発明の実施の形態２における半導体光集積回路の概略回路図

符号の説明

１、４パッド部
２、３、６ダイオード部
５ＮＰＮトランジスタ部
７静電気保護素子
８抵抗部
１０、２０Ｐ型の半導体基板
１１、２１Ｐ型の分離領域
１２、１３、１５、２２、２３Ｎ型の島領域
１１ａ〜１５ａ、２１ａ〜２５ａ電極
１４、２４Ｐ＋型領域
２５Ｎ＋型領域

Claims

半導体基板上に回路素子と、外部からの信号入力あるいは外部への信号出力を行うためのパッド部と、前記パッド部に所定電圧範囲を超える前記回路素子を破壊させうる電圧が印加されるとその越えた分だけ電圧を降下あるいは上昇させて前記回路素子の破壊を防止する静電気保護素子と、を備えた半導体光集積回路であって、前記静電気保護素子を、前記パッド部の周囲に、前記パッド部に近接させて形成するとともに、前記パッド部の電位と電源電位との間および／または前記パッド部の電位と接地電位またはマイナス電位との間に接続して、前記パッド部に所定電圧範囲を超える前記回路素子を破壊させうる電圧が印加されるとその越えた分だけ電圧を降下あるいは上昇させて前記回路素子の破壊を防止し、前記パッド部から入射した光により前記半導体基板内部に電荷が発生するとその発生した電荷を吸収して前記前記パッド部から入射した光による前記回路素子の誤動作を防ぐ構成としたことを特徴とする半導体光集積回路。
前記静電気保護素子が、前記パッド部を取り囲むように形成されていることを特徴とする請求項１記載の半導体光集積回路。
前記静電気保護素子はダイオードからなることを特徴とする請求項１もしくは２のいずれかに記載の半導体光集積回路。
前記静電気保護素子はＮＰＮトランジスタとダイオードからなることを特徴とする請求項１もしくは２のいずれかに記載の半導体光集積回路。