JPH09186307A - 光半導体集積回路装置 - Google Patents
光半導体集積回路装置Info
- Publication number
- JPH09186307A JPH09186307A JP7341647A JP34164795A JPH09186307A JP H09186307 A JPH09186307 A JP H09186307A JP 7341647 A JP7341647 A JP 7341647A JP 34164795 A JP34164795 A JP 34164795A JP H09186307 A JPH09186307 A JP H09186307A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- integrated circuit
- type
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
の増大を招くことなく実現すること。 【解決手段】半導体チップ周辺部のN- 型エピタキシャ
ル層2a−1を浮遊状態にしておく。周辺部の半導体基
板に入射した光による電子をこれらのPN接合容量に蓄
積し、バイポーラ素子(NPNトランジスタ)に注入し
て誤動作を招くのを防止する。
Description
置に関し、詳しくは受光素子とこの受光素子からの光電
流を増幅し、信号処理を行なう電子回路とを半導体チッ
プに集積してなる光半導体集積回路装置に関する。
を概略的に示す断面図である。半導体チップ101には
受光素子102と電子回路103とが形成されている。
半導体チップ101はアイランド104に搭載され、図
示しないボンディングパッドと外部リード105とがボ
ンディング線106により接続されている。107は透
明な封止樹脂である。
す。シリコンでなるP型半導体基体1の表面にN- 型エ
ピタキシャル層2を堆積した半導体基体の周辺部上方に
形成されたボンディングパッド14と、前述の周辺部よ
り内側でN- 型エピタキシャル層を区画するP型素子分
離領域4で区画された素子形成領域にバイポーラ素子が
形成される。ここには、N+ 型エミッタ領域6,P+ 型
ベース領域5及びN- 型エピタキシャル層2でなるコレ
クタ領域で構成されるNPNトランジスタを代表として
示す。3はN+ 型埋込層、4aは半導体基板(チップ)
の外周部に設けられたP型素子分離領域である。8は酸
化シリコン膜、9,10及び11は酸化シリコン膜8に
設けられたコンタクト孔でそれぞれN+ 型エミッタ領域
6、P+ 型ベース領域5及びN+ 型コレクタコンタクト
領域7に接続するエミッタ電極、ベース電極及びコレク
タ電極で、第1層アルミニウム膜で形成される。12は
層間絶縁膜、13は受光素子(図2の102)の受光面
上に開口を有する遮光膜である。13,14はともに第
2層アルミニウム膜で形成される。15はパッシベーシ
ョン膜である。
やもれ光などがトランジスタや抵抗の部分に照射される
とその部分で好ましくない光電流が発生し集積回路の正
常な動作をさまたげるのを防ぐために遮光膜13が形成
されている。しかしながら半導体基板の周辺部にはボン
ディングパッド14があるので遮光膜13で覆われてい
ない部分があるので、受光素子に照射されるべき光の一
部やもれ光などが入射してP型素子分離領域4aに吸収
され、光電変換が行われる。これにより発生された少数
キャリア(電子)の一部は、再結合せずに移動して内部
に侵入し、素子形成領域のN- 型エピタキシャル層2と
P型半導体基体1とのPN接合部でなる寄生ダイオード
に注入されNPNトランジスタ等で構成される電子回路
の誤動作を誘発する恐れがある。このような誤動作を防
止するためには、周辺部の幅を大きくとり、P型素子分
離領域4aに入射する光による少数キャリアが素子形成
領域に注入されないようにすればよいが、それはチップ
面積の増大を招いてしまう。
が特開昭62−86751号公報に示されている。これ
は、図4に示すように、半導体基板の周辺部のN- 型エ
ピタキシャル層2aとP型半導体基体1及びP型素子分
離層4とでなるダミーホトダイオードを設け配線18に
より短絡したものである。
第2の従来例は、半導体基板の周辺部に短絡したダミー
ホトダイオードを設けることにより、周辺部の幅を図3
に示した第1の従来例に比較して小さくできる。確か
に、N- 型エピタキシャル層2aとP型素子分離層4と
のPN接合の空乏層内で発生する電子−空孔対のうち電
子はN- 型エピタキシャル層2aに流れるので誤動作防
止に有効であるが、配線18によって短絡しているの
で、N- 型エピタキシャル層2a内の電子はP+ 型拡散
層16に流入してしまい逆効果となる。その上、配線1
8とボンディングパッド14とはある程度(例えば40
μm)離しておき、ボンディング時に層間絶縁膜12に
クラックが発生するのを防止する必要があるので周辺部
の幅を小さくする上での制約となる。結局のところ、こ
の第2の従来例の誤動作防止もしくはチップ面積の縮少
効果は殆んどないものと考えられる。
は、第1の従来例のものにおいて、外部から光が入射し
うる部位の周辺に形成された素子(図3のNPNトラン
ジスタ)の半導体層(N- 型エピタキシャル層2)を半
導体装置の低インピーダンス電位に接続することによ
り、前述した周辺部の幅を小さくできるとする発明が示
されている。しかし、低インピーダンス電位なる語の意
味は不明であり、低イピーダンス電位に接続する手段も
何ら示されておらず、結局のところ発明自体が意味不明
である。
する光による誤動作を招くことなくチップ面積を一層小
さくできる光半導体基板回路装置を提供することにあ
る。
路装置は、第1導電型半導体基体上に第2導電型半導体
層を形成してなる半導体基板と、前記半導体基板の周辺
部の前記第2導電型半導体層上方に設けられたボンディ
ングパッドと、前記周辺部より内側で前記第2導電型半
導体層を複数の素子形成領域に区画する第1の第1導電
型素子分離層と、前記各素子形成領域にそれぞれ設けら
れたバイポーラ素子と、前記バイポーラ素子のうちの受
光素子上に開口を有して前記素子形成領域の上方に形成
された遮光膜とを有する光半導体集積回路装置におい
て、前記周辺部の前記第2導電型半導体層が前記第1の
第1導電型素子分離層によって前記素子形成領域と分離
されて電気的に浮遊状態にあるダミーホトダイオードを
構成するというものである。
ャル層とすることができる。
導体層を第2の第1導電型素子分離層によって複数に分
割することができる。この場合、第2の第1導電型素子
分離層を半導体基板の外周と並行して形成することがで
きる。
素子分離層とのPN接合の空乏層で励起されて発生した
電子一正孔対のうち第1導電型素子分離層の少数キャリ
アは、ダミーオートダイオードの第2導電型半導体層へ
流入し蓄積され、素子形成領域へ注入されるのを防ぐこ
とができる。
態を示す半導体チップの平面図,図1(b)は図1
(a)のX−X線断面図である。
基体1上にN- 型エピタキシャル層2を形成してなる半
導体基板と、前述の半導体基板の周辺部のN型エピタキ
シャル層2上方に設けられたボンディングパッド14
と、前述の周辺部より内側でN型エピタキシャル層2を
複数の素子形成領域に区画する第1のP型素子分離層4
と、前述の各素子形成領域にそれぞれ設けられたバイポ
ーラ素子(N+ 型エミッタ領域10,P+ 型ベース領域
5及びN- 型エピタキシャル層2でなるNPNトランジ
スタを代表として示す。)と、前述のバイポーラ素子の
うちの受光素子(図2の102)上に開口を有して前述
の素子形成領域の上方に形成された遮光膜13とを有す
る光半導体集積回路装置において、前述の周辺部のN-
型エピタキシャル層が第1のP型素子分離層4によって
前述の素子形成領域と分離されて電気的に浮遊状態にあ
るダミーホトダイオードを構成するというものである。
ここでは、周辺部のN- 型エピタキシャル層は、半導体
基体(チップ)の外周と並行して形成された第2のP型
素子分離領域4b−1,4b−2によって3個に分割さ
れている。
層内で発生した電子は、PN接合容量に蓄積され、N-
型エピタキシャル層2に注入されない。大雑把にいって
2,2a−1間のP型素子分離層に光が入射されなけれ
ば誤動作の恐れはない。ダミーホトダイオードを複数に
分割したのは危険分散と、ダミーホトダイオードの蓄積
容量を大きくするためである。第2のP型素子分離層4
b−1,4b−2の幅をN- 型エピタキシャル層の厚さ
の2倍以下にすれば、蓄積容量を大きくすることは可能
である。蓄積容量が大きいほど誤動作を誘発する光量の
限界値が大きくできる。N- 型エピタキシャル層2a−
2や2a−3を更に分割することも可能である。
層17やP+ 型拡散層16及び配線18を有していない
ので、一層チップサイズの縮少が可能となる。
2は第1のP型拡散層4と同時に形成できるので工程の
増加を招くことはない。
離構造を有する光半導体集積回路装置の周辺部にダミー
ホトダイオードを設けて浮遊状態にしておくことによ
り、周辺部に入射する光によるキャリアをこのダミーホ
トダイオードに蓄積して、内部回路に注入されて誤動作
を誘発するのを防止できる。しかも、このダミーホトダ
イオードはボンディングパッド直下とその近傍に形成で
きるので、周辺部の幅の増大を招かなくてすむ。いいか
えれば、図3に示した従来例よりチップ面積を縮少する
ことができる。
面図(図1(a))及び図1(a)のX−X線断面図
(図1(b))である。
ある。
ピタキシャル層 3 N+ 型埋込層 4,4a,4b−1,4b−2 P型素子分離層 5 P+ 型ベース領域 6 N+ 型エミッタ領域 7 N+ 型コレクタコンタクト領域 8 酸化シリコン膜 9 エミッタ電極 10 ベース電極 11 コレクタ電極 12 層間絶縁膜 13 遮光膜 14 ボンディングパッド 15 パッシベーション膜 16 P+ 型拡散層 17 N+ 型拡散層 18 配線 101 半導体チップ 102 受光素子 103 電子回路 104 アイランド 105 外部リード 106 ボンディング線 107 封止樹脂
Claims (4)
- 【請求項1】 第1導電型半導体基体上に第2導電型半
導体層を形成してなる半導体基板と、前記半導体基板の
周辺部の前記第2導電型半導体層上方に設けられたボン
ディングパッドと、前記周辺部より内側で前記第2導電
型半導体層を複数の素子形成領域に区画する第1の第1
導電型素子分離層と、前記各素子形成領域にそれぞれ設
けられたバイポーラ素子と、前記バイポーラ素子のうち
の受光素子上に開口を有して前記素子形成領域の上方に
形成された遮光膜とを有する光半導体集積回路装置にお
いて、前記周辺部の前記第2導電型半導体層が前記第1
の第1導電型素子分離層によって前記素子形成領域と分
離されて電気的に浮遊状態にあるダミーホトダイオード
を構成することを特徴とする光半導体集積回路装置。 - 【請求項2】 第2導電型半導体層がエピタキシャル層
である請求項1記載の光半導体集積回路装置。 - 【請求項3】 ダミーホトダイオードの第2導電型半導
体層が第2の第1導電型素子分離層によって複数に分割
される請求項1又は2記載の光半導体集積回路装置。 - 【請求項4】 第2の第1導電型素子分離層が半導体基
板の外周と並行して形成されている請求項3記載の光半
導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7341647A JP2852222B2 (ja) | 1995-12-27 | 1995-12-27 | 光半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7341647A JP2852222B2 (ja) | 1995-12-27 | 1995-12-27 | 光半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09186307A true JPH09186307A (ja) | 1997-07-15 |
JP2852222B2 JP2852222B2 (ja) | 1999-01-27 |
Family
ID=18347717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7341647A Expired - Fee Related JP2852222B2 (ja) | 1995-12-27 | 1995-12-27 | 光半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2852222B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007329292A (ja) * | 2006-06-08 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 半導体光集積回路 |
US8030728B2 (en) | 2008-03-12 | 2011-10-04 | Panasonic Corporation | Optical semiconductor device |
WO2021167060A1 (ja) * | 2020-02-21 | 2021-08-26 | タワー パートナーズ セミコンダクター株式会社 | 固体撮像装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63160270A (ja) * | 1986-12-23 | 1988-07-04 | Nikon Corp | フオトセンサと信号処理用素子を有する半導体装置 |
JPH02294070A (ja) * | 1989-05-08 | 1990-12-05 | Nec Ic Microcomput Syst Ltd | 受光素子内蔵集積回路装置 |
-
1995
- 1995-12-27 JP JP7341647A patent/JP2852222B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63160270A (ja) * | 1986-12-23 | 1988-07-04 | Nikon Corp | フオトセンサと信号処理用素子を有する半導体装置 |
JPH02294070A (ja) * | 1989-05-08 | 1990-12-05 | Nec Ic Microcomput Syst Ltd | 受光素子内蔵集積回路装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007329292A (ja) * | 2006-06-08 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 半導体光集積回路 |
JP4597095B2 (ja) * | 2006-06-08 | 2010-12-15 | パナソニック株式会社 | 半導体光集積回路 |
US8030728B2 (en) | 2008-03-12 | 2011-10-04 | Panasonic Corporation | Optical semiconductor device |
WO2021167060A1 (ja) * | 2020-02-21 | 2021-08-26 | タワー パートナーズ セミコンダクター株式会社 | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2852222B2 (ja) | 1999-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4803541A (en) | Semiconductor device | |
US5177581A (en) | Light receiving PN junction semiconductor device with silicon nitride film | |
JPS6358380B2 (ja) | ||
US5592015A (en) | Dielectric isolated type semiconductor device provided with bipolar element | |
KR100208633B1 (ko) | 포토 다이오드 내장 반도체 장치 | |
JP3366226B2 (ja) | 分割フォトダイオード及び回路内蔵受光素子 | |
EP1162666B1 (en) | ESD resistant device and its method of manufacture | |
JP2852222B2 (ja) | 光半導体集積回路装置 | |
JP4208172B2 (ja) | フォトダイオードおよびそれを用いた回路内蔵受光素子 | |
JP3792931B2 (ja) | 半導体装置およびそのテスト方法 | |
JP3726416B2 (ja) | 光センサ集積回路装置 | |
EP0590598A1 (en) | Semiconductor photodiode comprising a light shielding layer | |
JP3748946B2 (ja) | ホトダイオード内蔵半導体装置 | |
CN112530983A (zh) | 影像传感器 | |
JP2584360B2 (ja) | 光半導体装置 | |
JP3172253B2 (ja) | 光半導体装置 | |
JPH09293847A (ja) | ホトダイオード内蔵集積回路 | |
JP3441929B2 (ja) | 受光素子 | |
JP3157274B2 (ja) | 光半導体装置 | |
JP3384690B2 (ja) | 光半導体集積回路 | |
JP2000200892A (ja) | ホトダイオード内蔵半導体装置 | |
US20230230985A1 (en) | Photodiode device with improved dark current | |
JPH10107242A (ja) | 光半導体集積回路装置およびその製造方法 | |
JPH1050966A (ja) | 光半導体集積回路 | |
JP3138057B2 (ja) | 光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981013 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |