JP3748946B2 - ホトダイオード内蔵半導体装置 - Google Patents
ホトダイオード内蔵半導体装置 Download PDFInfo
- Publication number
- JP3748946B2 JP3748946B2 JP13920496A JP13920496A JP3748946B2 JP 3748946 B2 JP3748946 B2 JP 3748946B2 JP 13920496 A JP13920496 A JP 13920496A JP 13920496 A JP13920496 A JP 13920496A JP 3748946 B2 JP3748946 B2 JP 3748946B2
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- light shielding
- shielding film
- wiring
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本発明は、光信号受光用のホトダイオードを内蔵し不要な光を遮蔽する遮光膜を持つ半導体装置の、多層配線構造に関する。
【0002】
【従来の技術】
赤外線などによる光信号伝達手段の受信側、又は光ピックアップ装置の光信号読み取り装置などでは、受光用のホトダイオードをその周辺回路と共に集積化した半導体装置が用いられるようになってきた。IC化した装置は、個別部品でハイブリッド化したものに比べてコストダウンが期待でき、また外部電磁界による雑音に対して強いというメリットを有する。
【0003】
上記ホトダイオード内蔵半導体装置は、ホトダイオードとNPNトランジスタ等とが共存するため、周辺回路への光入射による余分な光電流が生じないよう、ホトダイオード部分以外の領域を入射光から遮断する必要がある。
このような遮光手段としては、半導体集積回路の多層配線技術を利用して、最上層のアルミ配線で前記周辺回路部分を被覆する方法が最も簡便である(例えば特願平4ー287582号)。
【0004】
図6にその半導体装置を示す。同図において、1は半導体チップ、2は遮光膜、3は電極パッド部、4はホトダイオード部、5は回路素子部である。回路素子部5の全ては遮光膜2により覆われ、ホトダイオード部4は光入射のために開口されている。電極パッド部3内には遮光膜3と短絡しないように互い違いに重なり合うようにして外部接続用の電極パッドが配置されている。遮光膜2は多層配線構造の最上層の配線層からなり、遮光膜の下部で、遮光膜より下層の配線層により回路素子部5の各素子の電気的接続が成されている。
【0005】
【発明が解決しようとする課題】
しかしながら、遮光膜2が多層配線構造の最上層を占有することにより、電極配線に利用できる配線層が少なくなる。その顕著な例が2層配線構造であり、第2層目を遮光膜2の形成に消費することは、第1層目の配線層だけで素子間接続を行わなければならないことを意味する。すると多層配線特有のクロス接続ができなくなり、パターン設計が困難になると言う欠点があった。
【0006】
単純に配線層の数を3層、4層と多くすれば問題解決にはなるが、内蔵する素子数とチップサイズに見合った配線層の数があり、これらに対して配線層の数を増加することは、それだけコスト高になる欠点がある。
また、高不純物濃度の拡散領域を配線の一部として用いることである程度のクロス配線が可能ではあるが、配線抵抗が大きいために限界がある。
【0007】
【課題を解決するための手段】
本発明は上記従来の課題に鑑みなされたもので、回路素子部の一部に遮光膜を開口した交差配線部を形成し、該交差配線部で遮光膜と同じ配線層を利用してクロス配線を行うと共に、前記開口を通して、及び開口から入射して多重反射により内部へ入射する不要光を、前記交差配線部の周囲に設けたダミーアイランドで吸収することにより他の回路素子への悪影響をも排除したものである。
【0008】
【発明の実施の形態】
以下に本発明の実施の形態を図面を参照しながら詳細に説明する。
図1は本発明の半導体装置のチップの一部を示す拡大平面図、図2は図1のAA線断面図、図3は半導体チップの全体を示す平面図である。
先ず図3を参照して、11はホトダイオード素子と他の周辺回路素子とを一体化した半導体チップ、12はアルミ電極配線で形成した遮光膜、13は電極パッド部、14はホトダイオード部、15は回路素子部である。遮光膜12は回路素子部15の略全部を被覆し、半導体チップ11最外周のスクライブライン近傍まで拡張され、ホトダイオード部4は光入射のために開口されている。電極パッド部13は、詳細に図示していないが、その内部にアルミ電極配線によって外部接続用のボンディングパッドが設けられ、ボンディングパッドと遮光膜とが短絡しないよう、そして半導体チップ11表面を露出しないよう、多層配線構造を用いて互いの端部が重なり合うようになっている。
【0009】
回路素子部15にはNPNトランジスタ、抵抗などの能動素子、受動素子が多数形成されており、遮光膜12の下部で、遮光膜12より下層の配線層により(遮光膜が第2層目であれば第1層目の配線層により)周辺回路を構成すべく各素子間の電気的接続を行っている。そして、回路素子部15を被覆する遮光膜12の一部を開口することにより交差配線部16を形成する。
【0010】
交差配線部16の拡大平面図が図1である。図1を参照して、遮光膜12を開口したことにより第1層目の配線層で形成した電極配線17a、17b、17cが露見し、遮光膜12と同じく第2層目の配線層で形成した交差電極18が層間絶縁膜に形成したスルーホールを介して電極配線17a、17cに層間接続されている。そして、交差電極18が電極配線17bと層間絶縁膜を介してクロスすることにより、電極配線17a、17cと電極配線17bとのクロス配線が行われる。各電極配線17a、17b、17cは絶縁膜上を延在して所望の回路素子と接続されている。
【0011】
交差配線部16の下部には、回路素子を配置せず、開口部を囲むようにダミーのアイランドを配置している。図2は図1のAA線断面図である。図2を参照して、21はP型のシリコン半導体基板、22は基板21の上に気相成長により形成したN型のエピタキシャル層を貫通するP+型の分離領域、23は分離領域により形成されたダミーアイランドである。ダミーアイランドは、回路素子を形成するためのアイランドと同等の構成を持つ。そして分離領域22の表面にはアノード電極24を配置して接地電位GNDを、ダミーアイランド23にはN+コンタクト領域25を介してカソード電極26により+5Vの如き電源電位VCCを印加する。この電位印加で、P型のシリコン半導体基板21とP+分離領域22をアノード、島領域23のN型層(N+埋め込み層27を含め)をカソードとしてダミーのホトダイオードを構成し、PN接合に空乏層を形成するものである。。尚、27はN+埋め込み層、28aはシリコン酸化膜などの絶縁膜、28bはシリコン酸化膜、シリコン窒化膜等の層間絶縁膜、28cは同じくシリコン酸化膜、シリコン窒化膜等のパッシベーション皮膜である。
【0012】
第2層目の配線層で遮光膜12と交差電極18を形成し、交差電極18が層間絶縁膜28bのスルーホールを介して電極配線17a、17cを接続し、そして電極配線17bとクロスしている。各絶縁膜28a、28b、28cは透光性であり、この半導体チップ11は透光性の樹脂でモールドされる。アルミ製の遮光膜12は遮光性である。
【0013】
遮光膜に12に交差配線部16という開口部を設けたことにより、開口部から入射した光はその下部の分離領域22に入射される。分離領域22は前記ダミーのホトダイオードのアノードであるから、入射された光は空乏層外生成キャリアとなり、無効電流としてアノード電極24またはダミーアイランド23を経由してカソード電極26に回収される。従って前記光電流が他の回路素子へ流れ込むことによる誤動作やラッチアップを防止できる。
【0014】
また、前記開口部から入射した光は、その内の数十%がシリコン表面で反射し、遮光膜12の裏面で反射して更に内部へ入り込もうとする。これを多重反射と称する。図4を参照して、多重反射により内部奥深くへと侵入した光は、開口部の周辺を囲むダミーアイランド23が形成するダミーホトダイオードに捕獲され光電流となる。多重反射を多数回繰り返せば更に内部に侵入できるが、反射を繰り返す度に光は減衰するので、ダミーアイランド23をある程度の幅で形成しておけば、内部回路への影響を完全に防止できる。
【0015】
図5は、回路素子の代表としてのNPNトランジスタと、ホトダイオード部14に形成したホトダイオード素子PDの構造を示す断面図である。同図において、30はアイランド33の表面に形成したP型のベース領域、31はベース領域30の表面に形成したN+型のエミッタ領域、32はアイランド23の表面に形成したN+型のコレクタコンタクト領域である。図2と同じ部分には同じ符号を伏して説明を省略する。ホトダイオードPDの上部の遮光膜12だけが開口され、回路素子上は遮光膜12が延在する。遮光膜12の下で第1層目の電極配線17が素子間接続を行っている。ホトダイオードPDの構造は基本的にダミーホトダイオードと全く同一である。
【0016】
以上に説明した本発明の半導体装置によれば、遮光膜12と同じレベルのアルミ配線層を交差電極18として利用するので、第1層目の電極配線17のクロス接続を行うことができる。従って配線のパターン設計が容易になる。また多層配線の層の数を増加せずに済むので、コストダウンが可能である。そして、交差配線部16の周囲にダミーホトダイオードを配置することにより、交差配線部16を通過した、及び多重反射により内部に侵入した入射光を回収し、他の回路素子へ流さないようにすることで回路素子の誤動作を防止する。
【0017】
尚、ホトダイオードPDの構造は上記実施例に限られるものではなく、例えばアイランド23表面にベース領域30と同じくP型のアノード領域を拡散形成し、該アノード領域と島領域23とのPN接合をホトダイオードとした構成でも良い。
【0018】
【発明の効果】
以上に説明した通り、本発明によれば遮光膜12と同レベルの配線層を交差電極18に利用するので、クロス配線のために配線層を1つ増加せずに済むという利点を有する。従って電極配線のパターン設計が容易になり、且つコスト高を招かないという利点を持つ。
【0019】
更に交差配線部16の周囲にダミーアイランドを形成してダミーのホトダイオードを配置することにより、余分な光入射および多重反射による光電流を回収し、他の回路素子の誤動作を防止できる利点を有する。
【図面の簡単な説明】
【図1】本発明を説明するための平面図である。
【図2】本発明を説明するための断面図である。
【図3】本発明を説明するための平面図である。
【図4】本発明を説明するための断面図である。
【図5】本発明を説明するための断面図である。
【図6】従来例を説明するための断面図である。
Claims (2)
- 半導体チップに組み込まれたホトダイオード素子部と回路素子部と、少なくとも前記回路素子部上方を覆う遮光膜と、前記回路素子部の各々の素子を電気的に接続する多層配線層とを有するホトダイオード内蔵半導体装置において、
前記回路素子部に配置された第一導電型の不純物領域からなる分離領域上方の前記遮光膜に、前記遮光膜と同層の金属膜から形成され、前記遮光膜の下層の前記配線層を交差させる交差配線部を配置する開口部と、
前記開口部の下方の分離領域に隣接して配置された第二導電型の半導体層からなるダミーアイランド領域とを有し、前記分離領域と前記ダミーアイランド領域によりダミーのホトダイオードを形成することを特徴とするホトダイオード内蔵半導体装置。 - 前記ダミーアイランド領域は、前記開口部の下方の分離領域を囲むように、配置されていることを特徴とする請求項1に記載のホトダイオード内蔵半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13920496A JP3748946B2 (ja) | 1996-05-31 | 1996-05-31 | ホトダイオード内蔵半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13920496A JP3748946B2 (ja) | 1996-05-31 | 1996-05-31 | ホトダイオード内蔵半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09321260A JPH09321260A (ja) | 1997-12-12 |
JP3748946B2 true JP3748946B2 (ja) | 2006-02-22 |
Family
ID=15239981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13920496A Expired - Fee Related JP3748946B2 (ja) | 1996-05-31 | 1996-05-31 | ホトダイオード内蔵半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3748946B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10054566A1 (de) * | 2000-11-03 | 2002-05-16 | Infineon Technologies Ag | Halbleitersubstrat mit funktionalen Schaltkreisstrukturen und Dummy-Strukturen |
JP2008282961A (ja) * | 2007-05-10 | 2008-11-20 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
-
1996
- 1996-05-31 JP JP13920496A patent/JP3748946B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09321260A (ja) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5177581A (en) | Light receiving PN junction semiconductor device with silicon nitride film | |
US5629550A (en) | Photodiode built-in semiconductor device with dummy photodiode | |
JP3748946B2 (ja) | ホトダイオード内蔵半導体装置 | |
JP2000200892A (ja) | ホトダイオード内蔵半導体装置 | |
JP3342291B2 (ja) | ホトダイオード内蔵集積回路 | |
EP0590598A1 (en) | Semiconductor photodiode comprising a light shielding layer | |
JP2852222B2 (ja) | 光半導体集積回路装置 | |
JPH10289994A (ja) | 光センサ集積回路装置 | |
EP0337482B1 (en) | Semiconducteur protection device | |
JP2560846B2 (ja) | 光半導体装置 | |
JP3172253B2 (ja) | 光半導体装置 | |
JP2584360B2 (ja) | 光半導体装置 | |
WO1997023909A1 (fr) | Circuit integre incorporant une photodiode | |
JPH0360073A (ja) | 光半導体装置 | |
JP3629360B2 (ja) | 回路内蔵受光素子の製造方法 | |
JPH09321271A (ja) | ホトダイオード内蔵集積回路 | |
US20230230985A1 (en) | Photodiode device with improved dark current | |
JP3157274B2 (ja) | 光半導体装置 | |
KR100208644B1 (ko) | 광 반도체 장치 | |
JPH0369173A (ja) | ホトカプラ | |
JP2000200893A (ja) | ホトダイオード内蔵集積回路 | |
JP3138057B2 (ja) | 光半導体装置 | |
JPH05145051A (ja) | 光半導体装置 | |
JPH09181290A (ja) | 受光素子内蔵半導体装置 | |
JP3086514B2 (ja) | 光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051130 |
|
LAPS | Cancellation because of no payment of annual fees |