JP5448584B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5448584B2
JP5448584B2 JP2009134598A JP2009134598A JP5448584B2 JP 5448584 B2 JP5448584 B2 JP 5448584B2 JP 2009134598 A JP2009134598 A JP 2009134598A JP 2009134598 A JP2009134598 A JP 2009134598A JP 5448584 B2 JP5448584 B2 JP 5448584B2
Authority
JP
Japan
Prior art keywords
electrode
type impurity
region
impurity region
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009134598A
Other languages
English (en)
Other versions
JP2010034518A (ja
JP2010034518A5 (ja
Inventor
修 福岡
昌彦 早川
英明 宍戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009134598A priority Critical patent/JP5448584B2/ja
Publication of JP2010034518A publication Critical patent/JP2010034518A/ja
Publication of JP2010034518A5 publication Critical patent/JP2010034518A5/ja
Application granted granted Critical
Publication of JP5448584B2 publication Critical patent/JP5448584B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

半導体装置に関する。また電子機器に関する。
近年、基板上に形成された特定の機能を有する電子回路（以下機能回路という）は、様々な電子部品、電子機器などの半導体装置に利用されている。
機能回路としては、例えば光電変換回路などが挙げられる。一般的に電磁波の検知用途に用いられる光電変換回路を有する半導体装置（光電変換装置ともいう）は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整や、オンまたはオフの制御などが必要な機器類に数多く用いられている。
上記機能回路を有する半導体装置は、外部から一定以上の高電圧が供給されることにより、回路を構成する素子が電気的に破壊されるといった問題があった。例えば静電気などにより数ｋＶ程度の高電圧が機能回路に供給され、機能回路に静電気の放電（ＥＳＤ；Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅともいう）による破壊が生じるといった問題がある。本明細書では、素子が破壊されるほど絶対値が大きい電圧を過電圧という。
上記に挙げた問題に対して、過電圧保護回路を設け、外部から過電圧が機能回路に印加される場合であっても、機能回路における素子の破壊を抑制することができる半導体装置が提案されている。（例えば特許文献１）
例えば特許文献１に記載の従来の半導体装置は、過電圧印加時において、ダイオードが導通状態になることにより、内部回路の過電圧に対する耐性を高めることができる。
特開２００６−６０１９１号公報
しかしながら、従来の過電圧保護回路を設けた構成の半導体装置は、過電圧印加時において、内部回路の入力部付近の一部の素子が局所的に破壊されることで内部回路が動作不良になるなど、過電圧に対する耐性は十分ではない。また過電圧保護回路を設けると、その分半導体装置の面積が増大するといった問題がある。
上記問題を鑑み、本発明の一態様では、面積を増大させることなく、過電圧に対する耐性を高めることを課題の一つとする。
本発明の一態様は、第１端子を有する第１の端子部と、第２端子を有する第２の端子部と、機能回路を有する機能回路部と、を備えた半導体装置であって、上部に第１端子または第２端子が設けられた半導体領域と、第１の電極と、第２の電極と、第１の電極に電気的に接続され、第１端子となる第３の電極と、第２の電極に電気的に接続され、第２端子となる第４の電極と、を有し、半導体領域は、第１の電極及び機能回路に電気的に接続され、ｎ型及びｐ型の一方の導電型である第１の不純物領域と、平面視において第１の不純物領域の内周部に設けられた抵抗領域と、平面視において抵抗領域の内周部に設けられ、第２の電極及び機能回路に電気的に接続され、ｎ型及びｐ型の他方の導電型である第２の不純物領域と、を有することを特徴とする半導体装置である。
なお、本発明の一態様において、機能回路と第１の電極との接続部、及び機能回路と第２の電極との接続部は、それぞれ複数設けられ、機能回路と第１の電極との複数の接続部は、抵抗値が均一であり、機能回路と第２の電極との複数の接続部は、抵抗値が均一である構成とすることもできる。
また、本発明の一態様において、第１の不純物領域と第１の電極との接続部、及び第２の不純物領域と第２の電極との接続部は、それぞれ複数設けられ、第１の不純物領域と第１の電極との複数の接続部は、抵抗値が均一であり、第２の不純物領域と第２の電極との複数の接続部は、抵抗値が均一である構成とすることもできる。
また、本発明の一態様において、抵抗領域の抵抗値は、第１の不純物領域及び第２の不純物領域のそれぞれの抵抗値より高い構成とすることもできる。
本発明の一態様は、第１端子を有する第１の端子部と、第２端子を有する第２の端子部と、機能回路を有する機能回路部と、を備えた半導体装置であって、第１の端子部に設けられた第１の半導体領域と、第２の端子部に設けられた第２の半導体領域と、機能回路部に設けられた第３の半導体領域と、第１の電極と、第２の電極と、第３の電極と、第４の電極と第５の電極と、第２の電極、第３の電極、及び第５の電極に接する第６の電極と、第１の電極及び第４の電極に接する第７の電極と、第１の半導体領域上に設けられ、第６の電極に接し、第１端子となる第８の電極と、第２の半導体領域上に設けられ、第７の電極に接し、第２端子となる第９の電極と、を有し、第１の半導体領域は、第１の電極に接する第１のｎ型不純物領域と、平面視において第１のｎ型不純物領域の内周部に設けられた第１の抵抗領域と、平面視において第１の抵抗領域の内周部に設けられ、第２の電極に接する第１のｐ型不純物領域と、を有し、第２の半導体領域は、第３の電極に接する第２のｐ型不純物領域と、平面視において第２のｐ型不純物領域の内周部に設けられた第２の抵抗領域と、平面視において第２の抵抗領域の内周部に設けられ、第４の電極に接する第２のｎ型不純物領域と、を有し、第３の半導体領域は、機能回路の一部となり、第１の電極及び第５の電極に接する第３のｎ型不純物領域を有することを特徴とする半導体装置である。
なお、本発明の一態様において、第１のｎ型不純物領域と第１の電極との接続部、第２のｎ型不純物領域と第４の電極との接続部、並びに第３のｎ型不純物領域と第１の電極及び第５の電極との接続部は、それぞれ複数設けられ、第１のｎ型不純物領域と第１の電極との複数の接続部は、抵抗値が均一であり、第２のｎ型不純物領域と第４の電極との複数の接続部は、抵抗値が均一であり、第３のｎ型不純物領域と第１の電極との複数の接続部は、抵抗値が均一であり、第３のｎ型不純物領域と第５の電極との複数の接続部は、抵抗値が均一である構成とすることもできる。
また、本発明の一態様において、第１のｐ型不純物領域と第２の電極との接続部及び第２のｐ型不純物領域と第３の電極との接続部は、それぞれ複数設けられ、第１のｐ型不純物領域と第２の電極との複数の接続部は、抵抗値が均一であり、第２のｐ型不純物領域と第３の電極との複数の接続部は、抵抗値が均一である構成とすることもできる。
本発明の一態様は、基板上に、第１の電位供給端子を有する第１の電位供給部と、第２の電位供給端子を有する第２の電位供給部と、光電変換回路を有する光電変換回路部と、を備えた半導体装置であって、第１の電位供給部に設けられた第１の半導体層と、第２の電位供給部に設けられた第２の半導体層と、光電変換回路部に設けられた第３の半導体層と、第１の電極と、第２の電極と、第３の電極と、第４の電極と、第５の電極と、第６の電極と、第１の電極に接する第７の電極と、第７の電極に接する光電変換層と、第３の電極、第４の電極、及び第６の電極に接する第８の電極と、第２の電極、第５の電極、及び光電変換層に接する第９の電極と、第１の半導体層上に設けられ、第８の電極に接し、第１の電位供給端子となる第１０の電極と、第２の半導体層上に設けられ、第９の電極に接し、第２の電位供給端子となる第１１の電極と、を有し、第１の半導体層は、第２の電極に接する第１のｎ型不純物領域と、平面視において第１のｎ型不純物領域の内周部に設けられた第１の抵抗領域と、平面視において第１の抵抗領域の内周部に設けられ、第３の電極に接する第１のｐ型不純物領域と、を有し、第２の半導体層は、第４の電極に接する第２のｐ型不純物領域と、平面視において第２のｐ型不純物領域の内周部に設けられた第２の抵抗領域と、平面視において第２の抵抗領域の内周部に設けられ、第５の電極に接する第２のｎ型不純物領域と、を有し、第３の半導体層は、上部に第１の電極が設けられていない領域に設けられ、第６の電極に接する第３のｎ型不純物領域を有することを特徴とする半導体装置である。
なお、本発明の一態様において、第１のｎ型不純物領域と第２の電極との接続部、第２のｎ型不純物領域と第５の電極との接続部、及び第３のｎ型不純物領域と第６の電極との接続部は、それぞれ複数設けられ、第１のｎ型不純物領域と第２の電極との複数の接続部は、抵抗値が均一であり、第２のｎ型不純物領域と第５の電極との複数の接続部は、抵抗値が均一であり、第３のｎ型不純物領域と第６の電極との複数の接続部は、抵抗値が均一である構成とすることもできる。
また、本発明の一態様において、第１のｐ型不純物領域と第３の電極との接続部及び第２のｐ型不純物領域と第４の電極との接続部は、それぞれ複数設けられ、第１のｐ型不純物領域と第３の電極との複数の接続部は、抵抗値が均一であり、第２のｐ型不純物領域と第４の電極との複数の接続部は、抵抗値が均一である構成とすることもできる。
また、本発明の一態様において、第１の抵抗領域の抵抗値は、第１のｎ型不純物領域及び第１のｐ型不純物領域のそれぞれの抵抗値より高く、第２の抵抗領域の抵抗値は、第２のｎ型不純物領域及び第２のｐ型不純物領域のそれぞれの抵抗値より高い構成とすることもできる。
本発明の一態様は、上記に記載の半導体装置のいずれかを備えたことを特徴とする電子機器である。
なお、本明細書において、トランジスタは、ゲート端子、ソース端子、及びドレイン端子の少なくとも３つの端子を有する構造とする。例えば電界効果トランジスタを例にすると、ゲート電極の部分（ゲートとなる領域、導電層、及び配線などを含む）または、ゲート電極と電気的に接続されている部分の一部を含めてゲート端子という。また、ソース電極の部分（ソースとなる領域、導電層、及び配線などを含む）や、ソース電極と電気的に接続されている部分の一部を含めてソース端子という。また、ドレイン電極の部分（ドレインとなる領域、導電層、及び配線などを含む）や、ドレイン電極と電気的に接続されている部分の一部を含めてドレイン端子という。
また、本明細書において、トランジスタのソース端子とドレイン端子は、トランジスタの構造や動作条件などによって変わるため、いずれの端子がソース端子またはドレイン端子であるかを限定することが困難である。そこでソース端子及びドレイン端子となる端子から任意に選択した一方の端子をソース端子及びドレイン端子の一方と表記し、他方の端子をソース端子及びドレイン端子の他方と表記する。
なお、本明細書において、ダイオードはアノード端子とカソード端子の２つの端子を有する。そこでアノード端子をダイオードの第１端子と表記し、カソード端子をダイオードの第２端子と表記する。
本発明の一態様により、面積を増大させることなく、過電圧に対する耐性を高めることができる。
実施の形態１における半導体装置の構成の一例を示す平面模式図である。 実施の形態１における半導体装置の構成の一例を示す平面模式図である。 実施の形態１における半導体装置の構成の一例を示す平面模式図である。 図１に示す半導体装置の領域１３１における拡大図である。 実施の形態１の半導体装置における半導体領域の構成の一例を示す図である。 図１乃至図３に示す半導体装置の断面構造の一例を示す断面模式図である。 図１乃至図３に示す半導体装置の断面構造の一例を示す断面模式図である。 図１乃至図３に示す半導体装置の等価回路を示す等価回路図である。 実施の形態２における半導体装置の作製方法の一例を示す平面模式図である。 実施の形態２における半導体装置の作製方法の一例を示す平面模式図である。 実施の形態２における半導体装置の作製方法の一例を示す平面模式図である。 実施の形態２における半導体装置の作製方法の一例を示す平面模式図である。 実施の形態２における半導体装置の作製方法の一例を示す平面模式図である。 実施の形態２における半導体装置の作製方法の一例を示す平面模式図である。 実施の形態２における半導体装置の作製方法の一例を示す平面模式図である。 実施の形態２における半導体装置の作製方法の一例を示す平面模式図である。 実施の形態２における半導体装置の作製方法の一例を示す平面模式図である。 実施の形態２における半導体装置の作製方法の一例を示す平面模式図である。 実施の形態２における半導体装置の作製方法の一例を示す平面模式図である。 実施の形態２における半導体装置の作製方法の一例を示す平面模式図である。 図９乃至図２０に示す作製方法により作製される半導体装置の一例の断面構造を示す断面模式図である。 図９乃至図２０に示す作製方法により作製される半導体装置の一例の等価回路を示す等価回路図である。 実施の形態３における電子機器の構成の一例を示す図である。 実施の形態３における電子機器の構成の一例を示す図である。 実施の形態３における電子機器の構成の一例を示す図である。 実施の形態３における電子機器の構成の一例を示す図である。 実施の形態３における電子機器の構成の一例を示す図である。 実施例１における半導体装置の第１の過電圧試験結果を示す図である。 実施例１における半導体装置の構成を示す模式図である。 実施例１における半導体装置の第２の過電圧試験結果を示す図である。 実施例１における半導体装置の過電圧印加後の保護回路部のリーク電流の測定結果を示す図である。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
（実施の形態１）
本実施の形態では本発明の一態様である半導体装置の構成について説明する。
本実施の形態の半導体装置は、第１端子を有する第１の端子部と、第２端子を有する第２の端子部と、機能回路を有する機能回路部と、を備えている。
さらに本実施の形態の半導体装置は、半導体領域と、第１の電極と、第２の電極と、第３の電極と、第４の電極と、を有する。
本実施の形態の半導体装置において、半導体領域は、上部に第１端子及び第２端子のいずれかが設けられる。また半導体領域は、ｎ型及びｐ型の一方の導電型である第１の不純物領域と、平面視において第１の不純物領域の内周部に設けられた抵抗領域と、平面視において抵抗領域の内周部に設けられたｎ型及びｐ型の他方の導電型である第２の不純物領域と、を有する。
第１の電極は、第１の不純物領域及び第２の不純物領域のうち、ｎ型の導電型である不純物領域、及び機能回路に電気的に接続される。
第２の電極は、第１の不純物領域及び第２の不純物領域のうち、ｐ型の導電型である不純物領域、及び機能回路に電気的に接続される。
第３の電極は、第１端子となる電極であり、第１の電極に電気的に接続される。
第４の電極は、第２端子となる電極であり、第２の電極に電気的に接続される。
さらに本実施の形態の半導体装置について、図１乃至図３を用いて説明する。図１乃至図３は本実施の形態における半導体装置の構成の一例を示す平面模式図である。
なお、図１乃至図３はそれぞれ同一の半導体装置の構成を模式的に示した図であり、図１は、便宜のため第２の電極及び第２の電極上に形成される部分については省略しており、また図２は、便宜のため第３の電極について省略している。また図１乃至図３に示す半導体装置は、便宜のため実際の半導体装置の形状及び寸法とは異なっている部分を含む。
図１乃至図３に示す半導体装置は、第１の端子部１００、第２の端子部１０１、及び機能回路部１０２を有する。
第１の端子部１００は、半導体装置の第１端子となる電極が設けられる部分（第１のパッド部ともいう）であり、第２の端子部１０１は、半導体装置の第２端子となる電極が設けられる部分（第２のパッド部ともいう）であり、第１の端子部１００及び第２の端子部１０１を介して半導体装置に電位が与えられる。該電位は、信号または電源として利用される。
さらに図１乃至図３のいずれかに示す半導体装置は、第１のｎ型不純物領域１０６と、第１の抵抗領域１０７と、第１のｐ型不純物領域１０８と、を有する第１の半導体領域１０３と、第２のｐ型不純物領域１０９と、第２の抵抗領域１１０と、第２のｎ型不純物領域１１１と、を有する第２の半導体領域１０４と、機能回路部１０２に設けられた機能回路１０５と、第１の半導体領域１０３、第２の半導体領域１０４、及び機能回路１０５を覆うように設けられた第１の絶縁膜（図１乃至図３では便宜のため図示せず）と、第１の絶縁膜上に設けられた第１の電極１１７、第２の電極１１８、第３の電極１１９、及び第４の電極１２０と、第１の電極１１７乃至第４の電極１２０を覆うように設けられた第２の絶縁膜（図１乃至図３では便宜のため図示せず）と、第２の絶縁膜上に設けられた第５の電極１２５及び第６の電極１２６と、を有する。
第１の半導体領域１０３は、第１の端子部１００に設けられ、第２の半導体領域１０４は、第２の端子部１０１に設けられる。
第１のｎ型不純物領域１０６は、ｎ型の導電型である不純物元素を含む領域である。また、第１のｐ型不純物領域１０８は、ｐ型の導電型である不純物元素を含む領域である。
第２のｐ型不純物領域１０９は、ｐ型の導電型である不純物元素を含む領域である。また、第２のｎ型不純物領域１１１は、ｎ型の導電型である不純物元素を含む領域である。
第１の抵抗領域１０７及び第２の抵抗領域１１０は、第１のｎ型不純物領域１０６、第１のｐ型不純物領域１０８、第２のｐ型不純物領域１０９、及び第２のｎ型不純物領域１１１より抵抗値の高い領域である。なお、第１の抵抗領域１０７及び第２の抵抗領域１１０は、第１のｎ型不純物領域１０６、第１のｐ型不純物領域１０８、第２のｐ型不純物領域１０９、及び第２のｎ型不純物領域１１１より抵抗値が高ければよく、ｎ型不純物元素またはｐ型不純物元素が添加されていてもよい。
さらに図４に図１に示す半導体装置の領域１３１における拡大図を示す。図１及び図４に示すように、第１の抵抗領域１０７は、平面視において第１のｎ型不純物領域１０６の内周部に設けられる。また第１のｐ型不純物領域１０８は、平面視において第１の抵抗領域１０７の内周部に設けられる。
また、第２の抵抗領域１１０は、平面視において第２のｐ型不純物領域１０９の内周部に設けられ、また、第２のｎ型不純物領域１１１は、平面視において第２の抵抗領域１１０の内周部に設けられ、平面視においてｐ型不純物領域及びｎ型不純物領域の間に抵抗領域が設けられた構成になっている。
また第１のｎ型不純物領域１０６、第１の抵抗領域１０７、第１のｐ型不純物領域１０８、第２のｐ型不純物領域１０９、第２の抵抗領域１１０、及び第２のｎ型不純物領域１１１のそれぞれは、過電圧印加時において、電位が各領域全体に均一に与えられるように領域の形状などを設計することが好ましい。電位が領域全体に均一に与えられるように各領域の形状を設計することにより、各領域における局所的な電界の集中を抑制することができる。例えば図１乃至図４では、各領域の形状を平面視において四角形状としている。
また、図１乃至図４に示す半導体装置では、全ての端子部に半導体領域を設ける例について示している。全ての端子部に半導体領域を設けることにより、過電圧に対する耐性をより高めることができる。また、これに限定されず、本実施の形態の半導体装置は、いずれかの端子部のみに半導体領域を設ける構成とすることもできる。
また、図１乃至図４に示す半導体装置では、第１のｎ型不純物領域１０６の内周部に第１の抵抗領域１０７を設け、第１の抵抗領域１０７の内周部に第１のｐ型不純物領域１０８を設けた構成としている。該構成とすることにより、電位供給端子から電位が供給された場合に所定の部分における局所的な電界の集中を抑制することができる。
また、図１乃至図４に示す半導体装置では、第２のｐ型不純物領域の内周部に第２の抵抗領域１１０を設け、第２の抵抗領域１１０の内周部に第２のｎ型不純物領域１１１を設けた構成としている。該構成とすることにより、電位供給端子から電位が供給された場合に所定の部分における局所的な電界の集中を抑制することができる。
また、本実施の形態の半導体装置において、第１のｎ型不純物領域１０６と第１のｐ型不純物領域１０８の間隔、または第２のｐ型不純物領域１０９と第２のｎ型不純物領域１１１の間隔をＬとし、第１の抵抗領域１０７または第２の抵抗領域１１０の周の長さをＷとしたとき、Ｌはより短く、Ｗは一定の長さより長くすることが好ましい。Ｌを短くすることで第１のｎ型不純物領域１０６と第１のｐ型不純物領域１０８との間、及び第２のｐ型不純物領域１０９と第２のｎ型不純物領域１１１との間の抵抗値を所望の過電圧保護動作ができる程度に低くでき、またＷを一定の長さより長くすることにより過電圧に対する耐性を高めることができる。また、Ｌは一定以上の長さより短くすると、リーク電流が増加するため、リーク電流が増加しない長さの範囲に設計することが好ましい。例えば図１乃至図４では、各領域の形状を平面視において四角形状としていが、本実施の形態の半導体装置では、例えば図５に示すように多角形状にすることもできる。また、図示しないが、本実施の形態の半導体装置では、他にも円形など様々な形状にすることができる。
機能回路１０５は、特定の機能を有する回路であり、第１の入力端子及び第２の入力端子を有する。機能回路１０５は、例えばトランジスタを用いて構成される。また、機能回路１０５としては第１の入力端子及び第２の入力端子とは別に端子を設けることもできる。
第１の絶縁膜は、選択的に設けられた第１の開口部１１２、第２の開口部１１３、第３の開口部１１４、第４の開口部１１５、及び第５の開口部１１６を有する。
第１の電極１１７は、第１の開口部１１２を介して第１のｎ型不純物領域１０６に接し、且つ第５の開口部１１６を介して機能回路１０５に接する。
また第２の電極１１８は、第２の開口部１１３を介して第１のｐ型不純物領域１０８に接する。
また第３の電極１１９は、第３の開口部１１４を介して第２のｐ型不純物領域１０９に接し、且つ第５の開口部１１６を介して機能回路１０５に接する。
また第４の電極１２０は、第４の開口部１１５を介して第２のｎ型不純物領域１１１に接する。
なお、機能回路において局所的に過電圧が印加されないように、第１の電極１１７と機能回路１０５とが接する部分（第１の電極１１７と機能回路１０５との接続部ともいう）は、複数設けられ、第３の電極１１９と機能回路１０５が接する部分（第３の電極１１９と機能回路１０５との接続部ともいう）は、複数設けられ、且つ第１の電極１１７と機能回路１０５との複数の接続部は、機能回路への電位の供給が均一になるように、すなわち抵抗値がそれぞれ均一になるように形状等を設計することが好ましく、第３の電極１１９と機能回路１０５との複数の接続部は、機能回路への電位の供給が均一になるように、すなわち抵抗値がそれぞれ均一になるように形状等を設計することが好ましい。図１乃至図４に示す半導体装置では、一例として第１の電極１１７と機能回路１０５との接続部、及び第３の電極１１９と機能回路１０５との接続部を櫛歯状とし、それぞれの櫛が機能回路１０５への電位供給が均一、すなわち接続部の抵抗値がそれぞれ均一になるように所定の間隔を空けて設けられた構成としている。
第２の絶縁膜は、選択的に設けられた第６の開口部１２１、第７の開口部１２２、第８の開口部１２３、及び第９の開口部１２４を有する。
第５の電極１２５は、第７の開口部１２２を介して第２の電極１１８に接し、且つ第８の開口部１２３を介して第３の電極１１９に接する。
また第６の電極１２６は、第６の開口部１２１を介して第１の電極１１７に接し、且つ第９の開口部１２４を介して第４の電極１２０に接する。
次に本実施の形態における半導体装置の断面構造について図６を用いて説明する。図６は、図１乃至図３に示す半導体装置の断面構造の一例を示す断面模式図である。なお、ここでは一例として基板上に半導体層を設けた構成の半導体装置について説明する。
図６に示す半導体装置は、図１乃至図３と同様に第１の端子部１００、第２の端子部１０１、及び機能回路部１０２から構成され、より具体的には、基板１２７と、基板１２７上に設けられた第１のｎ型不純物領域１０６、第１の抵抗領域１０７、及び第１のｐ型不純物領域１０８を有する第１の半導体層（図１における第１の半導体領域１０３に相当）と、第２のｐ型不純物領域１０９、第２の抵抗領域１１０、及び第２のｎ型不純物領域１１１を有する第２の半導体層（図１における第２の半導体領域１０４に相当）と、機能回路１０５と、第１の半導体層、第２の半導体層、及び機能回路１０５を覆うように設けられた第１の絶縁膜１２８と、第１の絶縁膜１２８上に選択的に設けられた第１の電極１１７、第２の電極１１８、第３の電極１１９、及び第４の電極１２０と、第１の電極１１７乃至第４の電極１２０を覆うように設けられた第２の絶縁膜１２９と、第２の絶縁膜１２９上に設けられた第５の電極１２５及び第６の電極１２６と、を有する。
基板１２７としては、例えばガラス基板、石英基板などを用いることができる。また基板上に下地絶縁膜を設けるのであれば、シリコン基板、金属基板、またはステンレス基板などを用いることもできる。また、上記基板以外にも可撓性基板を用いることもできる。可撓性基板とは、折り曲げることができる（フレキシブルである）基板のことであり、例えばポリカーボネート、ポリアリレート、またポリエーテルスルフォンなどからなるプラスチック基板などが挙げられる。また、基板１２７としては、例えば貼り合わせフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維状な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）などを用いることもできる。
また、第１の半導体層及び第２の半導体層は、例えば非晶質半導体膜、単結晶半導体膜、多結晶半導体膜、または微結晶（マイクロクリスタル、またはセミアモルファスともいう）半導体膜などを用いて形成することができ、またそれらの半導体膜を積層させて形成することもできる。また半導体膜は、例えばスパッタリング法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法などにより形成することができる。また非晶質半導体膜を公知の技術（固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて形成された結晶構造を有する半導体膜（結晶性半導体膜）を用いることができ、例えば多結晶珪素膜を用いることもできる。
第１の絶縁膜１２８としては、例えば窒化絶縁膜、酸化絶縁膜、または窒素を含む酸化絶縁膜などを用いることができる。また第１の絶縁膜１２８には、第１の開口部（図１における第１の開口部１１２）、第２の開口部（図１における第２の開口部１１３）、第３の開口部（図１における第３の開口部１１４）、第４の開口部（図１における第４の開口部１１５）、及び第５の開口部（図１における第５の開口部１１６）が設けられている。
第１の電極１１７乃至第４の電極１２０としては、例えば、金、銀、白金、ニッケル、シリコン、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、炭素、アルミニウム、マンガン、チタン、及びタンタルなどから選ばれた一種の元素または当該元素を複数含む合金からなる材料を用いることができ、また、それらを単層または積層して形成することもできる。上記元素を複数含む合金としては、例えばアルミニウム及びチタンを含む合金、アルミニウム、チタン、及び炭素を含む合金、アルミニウム及びニッケルを含む合金、アルミニウム及び炭素を含む合金、アルミニウム、ニッケル、及び炭素を含む合金、またはアルミニウム及びモリブデンを含む合金などを適用することができる。またインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、または酸化インジウム酸化亜鉛（ＩＺＯ）などの透光性材料を用いることができる。また、第１の電極１１７乃至第４の電極１２０は、それぞれ異なる材料を用いて形成することもできる。また第１の電極１１７乃至第４の電極１２０は、例えば蒸着法、スパッタ法、ＣＶＤ法、印刷法、または液滴吐出法を用いて形成することができる。
第２の絶縁膜１２９としては、例えば窒化絶縁膜、酸化絶縁膜、または窒素を含む酸化絶縁膜などを適用することができる。また図７に示す半導体装置では、第２の絶縁膜１２９に第６の開口部（図２における第６の開口部１２１）、第７の開口部（図２における第７の開口部１２２）、第８の開口部（図２における第８の開口部１２３）、及び第９の開口部（図２における第９の開口部１２４）が設けられている。
第５の電極１２５及び第６の電極１２６としては、例えば、金、銀、白金、ニッケル、シリコン、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、炭素、アルミニウム、マンガン、チタン、及びタンタルなどから選ばれた一種の元素または当該元素を複数含む合金からなる材料を用いることができ、また、それらを単層または積層して形成することができる。上記元素を複数含む合金としては、例えばアルミニウム及びチタンを含む合金、アルミニウム、チタン、及び炭素を含む合金、アルミニウム及びニッケルを含む合金、アルミニウム及び炭素を含む合金、アルミニウム、ニッケル、及び炭素を含む合金、またはアルミニウム及びモリブデンを含む合金などを適用することができる。またインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、または酸化インジウム酸化亜鉛（ＩＺＯ）などの透光性材料を用いることができる。また、第５の電極１２５及び第６の電極１２６は、それぞれ異なる材料を用いて形成することもできる。また第５の電極１２５及び第６の電極１２６は、例えば蒸着法、スパッタ法、ＣＶＤ法、印刷法、または液滴吐出法を用いて形成することができる。
また図６に示す構造に限定されず、本実施の形態の半導体装置は、半導体基板を用い、半導体基板の一部に不純物領域を設けた構成とすることもできる。半導体基板を用い、半導体基板の一部に不純物領域を設けた構成である半導体装置の構造について図７を用いて説明する。図７は、図１乃至図３に示す半導体装置の断面構造を示す断面模式図である。
図７に示す半導体装置は、図１乃至図３と同様に第１の端子部１００、第２の端子部１０１、及び機能回路部１０２から構成され、より具体的には、半導体基板１３０と、半導体基板１３０の一部に設けられた第１のｎ型不純物領域１０６、第１の抵抗領域１０７、及び第１のｐ型不純物領域１０８を有する第１の半導体領域（図１における第１の半導体領域１０３）と、第２のｐ型不純物領域１０９、第２の抵抗領域１１０、及び第２のｎ型不純物領域１１１を有する第２の半導体領域（図１における第２の半導体領域１０４）と、機能回路１０５と、第１の半導体領域、第２の半導体領域、及び機能回路１０５を覆うように設けられた第１の絶縁膜１２８と、第１の絶縁膜１２８上に選択的に設けられた第１の電極１１７、第２の電極１１８、第３の電極１１９、及び第４の電極１２０と、第１の電極１１７乃至第４の電極１２０を覆うように設けられた第２の絶縁膜１２９と、第２の絶縁膜１２９上に設けられた第５の電極１２５及び第６の電極１２６と、を有する。
半導体基板１３０としては、例えばｎ型またはｐ型の導電型を有する単結晶シリコン基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、またはＺｎＳｅ基板等）、及び貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることもできる。
また、図７に示す半導体装置では、第１の絶縁膜１２８に第１の開口部（図１における第１の開口部１１２）、第２の開口部（図１における第２の開口部１１３）、第３の開口部（図１における第３の開口部１１４）、第４の開口部（図１における第４の開口部１１５）、及び第５の開口部（図１における第５の開口部１１６）が設けられている。
第２の絶縁膜１２９には、第６の開口部（図２における第６の開口部１２１）、第７の開口部（図２における第７の開口部１２２）、第８の開口部（図２における第８の開口部１２３）、及び第９の開口部（図２における第９の開口部１２４）が設けられている。
さらに便宜のため図示しないが、第５の電極は、第１端子となる電極に電気的に接続され、第６の電極は、第２端子となる電極に電気的に接続される。
次に本実施の形態における半導体装置の等価回路について図８を用いて説明する。図８は図１乃至図３に示す半導体装置の等価回路を示す等価回路図である。
図８に示すように、図１乃至図３に示す半導体装置の等価回路は、端子２００と、端子２０１と、第１のダイオード２０２と、第２のダイオード２０３と、機能回路２０４と、を有する構成となる。
第１のダイオード２０２は、第１端子が端子２０１に電気的に接続され、第２端子が端子２００に電気的に接続される。
第２のダイオード２０３は、第１端子が端子２０１に電気的に接続され、第２端子が端子２００に電気的に接続される。
機能回路２０４は、複数の第１端子及び複数の第２端子を有し、複数の第１端子が端子２００に電気的に接続され、複数の第２端子が端子２０１に電気的に接続される。なお、図８において複数の第１端子及び複数の第２端子をそれぞれ６個ずつ図示しているが、６個に限定されるものではない。本実施の形態の半導体装置では、機能回路の端子部を複数設け、各端子部における抵抗を均一にすることにより、過電圧印加時に機能回路が電位供給部の一部が局所的に破壊されることを抑制することができ、本実施の形態における半導体装置の過電圧に対する耐性を向上させることができる。
図８に示すように、図１乃至図３に示す半導体装置は、端子２００及び機能回路２０４の第１端子の接続部と、端子２０１及び機能回路２０４の第２端子の接続部との間に２つのダイオードが設けられた構成とみなすことができる。
次に図８を用いて図１乃至図３に示す半導体装置の動作について説明する。
まず通常時における半導体装置の動作について説明する。
通常時において、端子２００と、端子２０１との間に電圧（第１の電圧ともいう）が印加される。
このとき第１のダイオード２０２及び第２のダイオード２０３は非導通状態となり、機能回路２０４の複数の第１端子と複数の第２端子との間には第１の電圧が印加される。
機能回路２０４では、第１の電圧が印加され所定の動作を行う。以上が通常時における動作である。
次に過電圧印加時における半導体装置の動作について説明する。
端子２００と、端子２０１との間に過電圧となる電圧（第２の電圧ともいう）が印加された場合、第１のダイオード２０２及び第２のダイオード２０３は、導通状態となり、機能回路には第２の電圧が印加されない。よって機能回路は、破壊されない。以上が過電圧印加時における動作である。
以上のように、本実施の形態の半導体装置は、過電圧印加時において、第１のダイオード及び第２のダイオードからなる保護素子が導通状態になることにより、過電圧がそのままの値で機能回路に印加することを防止できるため、過電圧に対する耐性を高めることができる。
また本実施の形態の半導体装置は、複数層に電極を設け、複数層の電極を介して端子部と機能回路部とを電気的に接続させることにより、単層の電極を介して端子部と機能回路部とを電気的に接続させる場合より、機能回路の入力部の一部が破壊されることを抑制することができるため過電圧に対する耐性を高めることができる。
また、本実施の形態の半導体装置は、端子部に過電圧保護回路を設けることにより、半導体装置の回路面積の増大を抑制することができる。
（実施の形態２）
本実施の形態では、本発明の一態様である半導体装置の例として光電変換回路を有する半導体装置について説明する。
まず本実施の形態における半導体装置の作製方法について図９乃至図２０を用いて説明する。図９乃至図２０は、本実施の形態における半導体装置の作製方法の一例を示す平面模式図である。なお本実施の形態では、第１の電位供給部、第２の電位供給部、増幅回路及び光電変換素子からなる光電変換回路部を有する半導体装置の例について説明する。
まず図９に示すように、基板３００上に第１の半導体層３０１、第２の半導体層３０２、第３の半導体層３０３を形成する。
基板３００としては、例えば図６に示す基板１２７に適用可能な基板と同様のものを適用することができる。本実施の形態では、一例として０．５ｍｍの厚さのガラス基板（ＡＮ１００）を用いる。
第１の半導体層３０１乃至第３の半導体層３０３としては、例えば上記実施の形態１における第１の半導体層及び第２の半導体層に適用可能な半導体材料を適用することができる。本実施の形態では、一例として非結晶半導体膜を結晶化し、多結晶半導体層を形成することにより第１の半導体層３０１乃至第３の半導体層３０３を形成する。以下に多結晶半導体層の作製方法について示す。本実施の形態では、一例として触媒元素を用いた結晶化方法を用いて多結晶半導体層を形成する場合について説明する。
まず水素を含む非晶質珪素膜を６６ｎｍの厚さで大気に触れることなく形成し、形成された非晶質半導体膜に重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで添加する。なお、溶液を添加する方法に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。さらに熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って多結晶珪素膜を形成する。
次に形成した多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。
レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施の形態では、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ２でレーザ光の照射を大気中で行なう。なお、レーザ照射を大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。
なお、本実施の形態ではパルスレーザとしてエキシマレーザを用いた例を示したが、連続発振のレーザ（ＣＷレーザともいう）や１０ＭＨｚ以上のパルスレーザを用いてもよい。ＣＷレーザや発振周波数（繰り返し周波数）が１０ＭＨｚ以上のパルスレーザを線状のビームスポットに加工して半導体膜に対して相対的に走査させながら照射することにより、エキシマレーザを照射して作製した結晶より大きい粒径の結晶を作ることができる。
連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
次に上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を約１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。
次にバリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３５０℃とする。
その後、６５０℃に加熱された炉に入れて熱処理を行い触媒元素を除去（ゲッタリング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。
次にバリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。
また、図９で示す第１の半導体層３０１乃至第３の半導体層３０３の作製方法としては、上記作製方法に限らず、他の作製方法を用いて形成することもできる。
以上により多結晶半導体層を形成することができる。なお、第１の半導体層３０１は第１の電位供給部の一部となり、第２の半導体層３０２は、第２の電位供給部の一部となり、第３の半導体層３０３は、機能回路の一部となる。
次に便宜のため図９には図示していないが、第１の半導体層３０１乃至第３の半導体層３０３上に第１の絶縁膜を形成する。
第１の絶縁膜としては、例えば窒化絶縁膜、酸化絶縁膜、窒素を含む酸化絶縁膜などを適用することができる。本実施の形態では、一例として酸化窒化シリコン膜を３０ｎｍの膜厚で形成することにより第１の絶縁膜を形成する。
次に便宜のため図９には図示していないが、第１の不純物元素添加工程として、第１の絶縁膜を介して第１の半導体層３０１乃至第３の半導体層３０３にｐ型不純物元素を添加する。本実施の形態では一例としてドープ濃度２．０×１０１７ｃｍ−３乃至４．０×１０１７ｃｍ−３の範囲でボロンを添加する。
次に図１０に示すように、第１の絶縁膜を介して第３の半導体層３０３の一部の上に第１の電極となる電極３０４を形成する。
電極３０４は、例えばタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、またはニオブなどの金属元素を含む材料（金属材料ともいう）からなる膜（金属膜ともいう）を用いて形成することができ、また、それらの金属膜を積層して形成することもできる。また、上記金属材料を主成分とする合金膜、若しくは上記金属元素を含む化合物を用いて形成された膜を用いて形成することもできる。また、電極３０４は、導電性を付与する不純物元素（リンなど）をドーピングした半導体膜を用いて形成することもできる。電極３０４は、上記に挙げた膜を所定の形状に加工（パターニングなど）することによって形成することができる。本実施の形態では、一例として窒化タンタル膜を３０ｎｍの厚さで形成し、さらに窒化タンタル膜上にタングステン膜を１７０ｎｍの厚さで形成することにより電極３０４を形成する。
次に図１１に示すように、第２の不純物元素添加工程として第１の半導体層３０１乃至第３の半導体層３０３に選択的にｎ型の導電型を付与する不純物元素（ｎ型不純物元素ともいう）を添加することにより、第１のｎ型不純物領域３０５、第２のｎ型不純物領域３０６、及び第３のｎ型不純物領域３０７を形成する。このときｎ型不純物元素としては、例えばリンまたはヒ素などを用いることができる。また第１のｎ型不純物領域３０５、第２のｎ型不純物領域３０６、及び第３のｎ型不純物領域３０７以外においてもｎ型不純物元素が添加されてもよい。本実施の形態では、一例として加速電圧１５ｋＶ、ドープ濃度１．０×１０１５ｃｍ−３の条件でリンを添加することにより第１のｎ型不純物領域３０５乃至第３のｎ型不純物領域３０７を形成する。
次に図１２に示すように、第３の不純物元素添加工程として第１の半導体層３０１乃至第３の半導体層３０３に選択的にｐ型の導電型を付与する不純物元素（ｐ型不純物元素ともいう）を添加することにより、第１のｐ型不純物領域３０８及び第２のｐ型不純物領域３０９を形成する。このときｐ型不純物元素としては、例えばボロン、アルミニウム、またはガリウムなどを用いることができる。また第３の不純物元素添加工程における不純物元素の添加濃度は、上記第１の不純物元素添加工程における不純物元素のドープ濃度より高いことが好ましい。本実施の形態では、一例として加速電圧２０ｋＶ、及びドープ濃度３．０×１０２０ｃｍ−３の条件でボロンを添加することにより第１のｐ型不純物領域３０８及び第２のｐ型不純物領域３０９を形成する。
なお平面視において、第１のｐ型不純物領域３０８は、第１のｎ型不純物領域３０５の内周部に設けられ、第２のｎ型不純物領域３０６は、第２のｐ型不純物領域３０９の内周部に設けられる。
また第１のｎ型不純物領域３０５と第１のｐ型不純物領域３０８との間には、第１のｎ型不純物領域３０５及び第１のｐ型不純物領域３０８より高い抵抗値である領域が設けられている。この領域を本実施の形態では第１の抵抗領域といい、図１２では第１の抵抗領域３１０と示す。第１の抵抗領域３１０は、第１のｐ型不純物領域３０８の外周部に設けられ、且つ第１のｎ型不純物領域３０５の内周部に設けられる。また第２のｐ型不純物領域３０９と第２のｎ型不純物領域３０６との間には、第２のｐ型不純物領域３０９及び第２のｎ型不純物領域３０６より高い抵抗値である領域が設けられている。この領域を本実施の形態では第２の抵抗領域といい、図１２では第２の抵抗領域３１１と示す。第２の抵抗領域３１１は、第２のｎ型不純物領域３０６の外周部に設けられ、且つ第２のｐ型不純物領域３０９の内周部に設けられる。
第１の抵抗領域３１０及び第２の抵抗領域３１１は、シート抵抗の値が１０ｋΩ以上であることが好ましい。シート抵抗を１０ｋΩにすることにより、過電圧供給時において、より確実に保護動作を行うことができる。また、シート抵抗の値が１０ｋΩ以上であれば、第１の抵抗領域３１０及び第２の抵抗領域３１１の一部または全部にｎ型不純物元素またはｐ型不純物元素が添加されてもよい。
また、第１のｎ型不純物領域３０５と第１のｐ型不純物領域３０８の間隔、または第２のｐ型不純物領域３０９と第２のｎ型不純物領域３０６の間隔をＬとし、第１の抵抗領域３１０または第２の抵抗領域３１１の周の長さをＷとしたとき、Ｌはより短く、Ｗは一定の長さ以上にすることが好ましい。Ｌをより短くすることにより、第１のｎ型不純物領域３０５と第１のｐ型不純物領域３０８との間、及び第２のｐ型不純物領域３０９と第２のｎ型不純物領域３０６との間の抵抗値を所望の過電圧保護動作ができる程度に低くでき、Ｗを一定の長さ以上にすることにより、過電圧保護動作が行われる部分の面積を大きくすることができる。また、Ｌは一定の長さより短くすると、リーク電流が生じる。よってＬはリーク電流が生じない長さに設計することが好ましく、具体的には２μｍ≦Ｌ≦４μｍの範囲にすることが好ましい。本実施の形態では、一例としてＬ／Ｗ＝４μｍ／２１６０μｍとする。
また第１のｎ型不純物領域３０５、第１の抵抗領域３１０、第１のｐ型不純物領域３０８、第２のｐ型不純物領域３０９、第２の抵抗領域３１１、及び第２のｎ型不純物領域３０６のそれぞれは、過電圧供給時において、電位が領域全体において均一に与えられるように領域の形状などを設計することが好ましい。電位が領域全体において均一に与えられるように各領域の形状を設計することにより、各領域における電界の集中を抑制することができる。
第１のｎ型不純物領域３０５の内周部に第１の抵抗領域３１０を設け、第１の抵抗領域３１０の内周部に第１のｐ型不純物領域３０８を設けた構成とすることにより、電位供給端子から電位が供給された場合に所定の部分における電界の集中を抑制することができる。
また、第２のｐ型不純物領域３０９の内周部に第２の抵抗領域３１１を設け、第２の抵抗領域３１１の内周部に第２のｎ型不純物領域３０６を設けた構成とすることにより、電位供給端子から電位が供給された場合に所定の部分における電界の集中を抑制することができる。
次に便宜のため図示していないが、電極３０４及び第１の絶縁膜上に第２の絶縁膜を形成する。第２の絶縁膜としては、例えば上記実施の形態１に示した第１の絶縁膜１２８に適用可能な材料を適用することができる。本実施の形態では、一例として窒化酸化シリコン膜を１６５ｎｍの膜厚で形成し、さらに窒化酸化シリコン膜上に酸化窒化シリコン膜を６００ｎｍの膜厚で形成することにより、第２の絶縁膜を形成する。
次に図１３に示すように、第２の絶縁膜において、第１の半導体層３０１における第１のｎ型不純物領域３０５上に第１の開口部３１２を選択的に複数形成し、第１のｐ型不純物領域３０８上に第２の開口部３１３を選択的に複数形成する。
また第２の絶縁膜において、第２のｐ型不純物領域３０９上に第３の開口部３１４を選択的に複数形成し、第２の半導体層３０２における第２のｎ型不純物領域３０６上に第４の開口部３１５を選択的に複数形成する。
また第２の絶縁膜において、第３の半導体層３０３における第３のｎ型不純物領域３０７上に第５の開口部３１６を選択的に複数形成する。
また第２の絶縁膜において、電極３０４上に第６の開口部３１７を選択的に形成する。
このとき複数の第１の開口部３１２乃至複数の第４の開口部３１５のそれぞれは、電位供給端子を介して与えられる電位が半導体層において均一に与えられるように等間隔に形成されることが好ましい。
また、複数の第５の開口部３１６のそれぞれは、電位供給端子を介して与えられる電位が第３の半導体層３０３において均一に与えられるように等間隔に形成されることが好ましい。
次に図１４に示すように、第１の開口部３１２を介して第１のｎ型不純物領域３０５に接し、且つ第５の開口部３１６を介して第３の半導体層３０３に接するように第２の電極となる電極３１８を形成し、第２の開口部３１３を介して第１のｐ型不純物領域３０８に接するように第３の電極となる電極３１９を形成する。また第３の開口部３１４を介して第２のｐ型不純物領域３０９に接するように第５の電極となる電極３２０を形成し、第４の開口部３１５を介して第２のｎ型不純物領域３０６に接するように第４の電極となる電極３２１を形成する。さらに第５の開口部３１６を介して第３の半導体層３０３における第３のｎ型不純物領域３０７に接するように第６の電極となる電極３２２を形成する。さらに第６の開口部３１７を介して電極３０４に接するように第７の電極となる電極３２３を形成する。
電極３１８乃至電極３２３としては、例えば上記実施の形態１における第１の電極１１７乃至第４の電極１２０に適用可能な材料を適用することができる。本実施の形態では、一例としてチタン膜を４００ｎｍの膜厚で形成することにより電極３１８乃至電極３２３を形成する。
なお第３の半導体層３０３へ与えられる電位の値が素子が破壊されるような高い値にならないように、第２の電極３１８と、第３の半導体層３０３における第３のｎ型不純物領域３０７とが接する部分（第２の電極３１８と第３のｎ型不純物領域３０７との接続部ともいう）、及び第６の電極３２２と、第３の半導体層３０３における第３のｎ型不純物領域３０７が接する部分（第６の電極３２２と第３のｎ型不純物領域３０７との接続部ともいう）は複数設けられ、且つ第２の電極３１８と第３のｎ型不純物領域３０７との複数の接続部は、抵抗値が均一になるように形状等を設計することが好ましく、第６の電極３２２と第３のｎ型不純物領域３０７との複数の接続部は、抵抗値が均一になるように形状等を設計することが好ましい。本実施の形態では、一例として第２の電極３１８と第３のｎ型不純物領域３０７との接続部、及び第６の電極３２２と第３のｎ型不純物領域３０７との接続部を櫛歯状とし、それぞれの櫛が第３のｎ型不純物領域３０７への電位供給が均一、すなわち抵抗値が均一になるように所定の間隔を空けて設けられた構成としている。
次に図１５に示すように、光電変換素子を形成する。光電変換素子は電極３２３の一部の上に光電変換層３２４を形成することにより形成される。光電変換層３２４は、ｐ型の導電型であるｐ型半導体層、ｐ型半導体層及びｎ型半導体層より高い抵抗値である半導体層（高抵抗半導体層ともいう）、及びｎ型の導電型であるｎ型半導体層を積層することにより形成される。
ｐ型半導体層としては、例えば周期表第１３属の不純物元素、例えばボロンを含むアモルファス半導体膜、単結晶半導体膜、微結晶半導体膜、または触媒やレーザ結晶化処理により形成される多結晶半導体膜などを用いて形成することができる。
また高抵抗半導体層としては、例えばアモルファス半導体膜、単結晶半導体膜、微結晶半導体膜、または触媒やレーザ結晶化処理により形成される多結晶半導体膜などを用いて形成することができる。
またｎ型半導体層としては、周期表第１５族の不純物元素、例えばリンを含むアモルファス半導体膜、単結晶半導体膜、微結晶半導体膜、または触媒やレーザ結晶化処理により形成される多結晶半導体膜などを用いて形成することができる。
例えば微結晶シリコン、単結晶シリコンを用いて形成された光電変換層を本実施の形態の半導体装置に用いることにより、基板面内の特性のばらつきを低減することができる。本実施の形態では、一例としてボロンを含む微結晶シリコン膜をプラズマＣＶＤ法を用いて１００ｎｍの膜厚で形成し、ボロンを含む微結晶シリコン膜上に微結晶シリコン膜を４００ｎｍの膜厚で形成し、さらに微結晶シリコン膜上にリンを含む微結晶シリコン膜を１００ｎｍの膜厚で形成することにより、光電変換層３２４を形成する。
次に便宜のため、図１５に図示していないが、電極３１８乃至電極３２３、光電変換層３２４、及び第２の絶縁膜上に第３の絶縁膜を形成する。
第３の絶縁膜としては、例えば上記実施の形態１に示した第２の絶縁膜１２９に適用可能な材料を適用することができる。本実施の形態では、一例として窒化酸化シリコン膜を１００ｎｍの膜厚で形成し、さらに窒化酸化シリコン膜上にテトラエチルオルトシリケート（略称：ＴＥＯＳ 化学式：Ｓｉ（ＯＣ２Ｈ５）４）を用いた酸化シリコン膜を８００ｎｍの膜厚で形成することにより第３の絶縁膜を形成する。
次に図１６に示すように、第３の絶縁膜において、電極３１８上に第７の開口部３２５を選択的に複数形成し、電極３１９上に第８の開口部３２６を選択的に複数形成する。
また第３の絶縁膜において、電極３２０上に第９の開口部３２７を選択的に複数形成し、電極３２１上に第１０の開口部３２８を選択的に複数形成する。
また第３の絶縁膜において、電極３２２上に第１１の開口部３２９を選択的に複数形成する。
さらに第３の絶縁膜において、光電変換層３２４上に第１２の開口部３３０を選択的に複数形成する。
このとき複数の第７の開口部３２５乃至複数の第１２の開口部３３０のそれぞれは、電位供給端子を介して与えられる電位が均一に与えられるように等間隔に形成することが好ましい。
次に図１７に示すように、第８の開口部３２６を介して電極３１９に接し、且つ第１１の開口部３２９を介して電極３２２に接し、且つ第９の開口部３２７を介して電極３２０に接するように第８の電極となる電極３３１を形成し、また第７の開口部３２５を介して電極３１８に接し、且つ第１０の開口部３２８を介して電極３２１に接し、且つ第１２の開口部３３０を介して光電変換層３２４におけるｎ型半導体層に接するように第９の電極となる電極３３２を形成する。
電極３３１及び電極３３２としては、例えば上記実施の形態１における第５の電極１２５及び第６の電極１２６に適用可能な材料を適用することができる。本実施の形態では、一例としてチタン膜を２００ｎｍの膜厚で形成することにより電極３３１及び電極３３２を形成する。
次に便宜のため、図１７には図示していないが、基板３００上、電極３３１上、及び電極３３２上に第４の絶縁膜を形成する。第４の絶縁膜を形成することにより、光電変換層３２４などに水分や有機物等の不純物の混入を防ぐことができる。
次に図１８に示すように、第４の絶縁膜において、第１３の開口部３３３及び第１４の開口部３３４を形成する。このとき第１３の開口部３３３は、電極３３１上の第１の半導体層３０１上に位置する部分に形成され、また第１４の開口部３３４は、電極３３２上の第２の半導体層３０２上に位置する部分に形成される。
次に便宜のため図１８には図示していないが、基板３００上、電極３３１上、電極３３２上、及び第４の絶縁膜上に第５の絶縁膜を形成する。
次に図１９に示すように、第５の絶縁膜において、第１５の開口部３３５及び第１６の開口部３３６を形成する。このとき第１５の開口部３３５は、第１３の開口部３３３を介して電極３３１上の第１の半導体層３０１上に位置する部分に形成され、また第１６の開口部３３６は、第１４の開口部３３４を介して電極３３２上の第２の半導体層３０２上に位置する部分に形成される。
次に図２０に示すように、第１５の開口部３３５を介して電極３３１に接するように電極３３７を形成し、第１６の開口部３３６を介して電極３３２に接するように電極３３８を形成する。
電極３３７及び電極３３８としては、例えばタンタル、タングステン、チタン、モリブデン、アルミニウム、金、銅、クロム、またはニオブなどの金属元素を含む材料（金属材料ともいう）からなる膜（金属膜ともいう）を用いて形成することができ、また、それらの金属膜を積層して形成することもできる。また、上記金属材料を主成分とする合金膜、若しくは上記金属元素を含む化合物を用いて形成された膜を用いて形成することもできる。また、電極３３７及び電極３３８は、導電性を付与する不純物元素（リンなど）をドーピングした半導体膜を用いて形成することもできる。電極３３７及び電極３３８は、上記に挙げた膜を所定の形状に加工（パターニングなど）することによって形成することができる。
以上により本実施の形態における半導体装置が形成される。
さらに本実施の形態の半導体装置の断面構造について図２１を用いて説明する。図２１は、図９乃至図２０に示す作製方法により作製される半導体装置の一例の断面構造を示す断面模式図である。なお図２１の一部において、便宜のため実際の寸法とは異なる寸法で記載している。本実施の形態では、一例として基板上に半導体層が設けられた構成について説明する。
図２１に示す半導体装置は、第１の電位供給部３３９、増幅回路部３４０、光電変換素子部３４１、及び第２の電位供給部３４２から構成される。なお増幅回路部３４０及び光電変換素子部３４１をまとめて光電変換回路部ともいう。
より具体的には、図２１に示す半導体装置は、基板３００と、基板３００上に設けられた第１の半導体層（図９における第１の半導体層３０１）と、第２の半導体層（図９における第２の半導体層３０２）と、第３の半導体層（図９における第３の半導体層３０３）と、第１の半導体層、第２の半導体層、及び第３の半導体層を覆うように設けられた第１の絶縁膜３４３と、第３の半導体層上の第１の絶縁膜３４３上に選択的に設けられた電極３０４と、電極３０４及び第１の絶縁膜３４３上に設けられた第２の絶縁膜３４４と、電極３１８、電極３１９、電極３２０、電極３２１、電極３２２、及び電極３２３と、電極３２３に一部が接するように設けられた光電変換層３２４と、電極３１８、電極３１９、電極３２０、電極３２１、電極３２２、電極３２３、光電変換層３２４、及び第２の絶縁膜３４４上に設けられた第３の絶縁膜３４５と、第３の絶縁膜３４５上に選択的に設けられた電極３３１及び電極３３２と、電極３３１及び電極３３２を覆うように設けられた第４の絶縁膜３４６と、第４の絶縁膜３４６上に設けられた第５の絶縁膜３４７と、電極３３７及び電極３３８と、を有する。
第１の半導体層には、第１のｎ型不純物領域３０５、第１の抵抗領域３１０、及び第１のｐ型不純物領域３０８が選択的に設けられている。
第２の半導体層には、第２のｐ型不純物領域３０９、第２の抵抗領域３１１、及び第２のｎ型不純物領域３０６が選択的に設けられている。
第３の半導体層には、第３のｎ型不純物領域３０７が選択的に設けられている。
電極３０４は、第３の半導体層上の第１の絶縁膜３４３の一部の上に選択的に設けられる。なお上記第３のｎ型不純物領域３０７は、上部に電極３０４が形成されていない第３の半導体層の部分に設けられている。なお電極３０４は、窒化タンタル膜上にタングステン膜が設けられた構成の２層構造であるが、タングステン膜は、窒化タンタル膜の一部の上に設けられている。第３の半導体層３０３の上部に電極３０４が設けられた部分にはチャネル領域が形成される。
また、第３のｎ型不純物領域３０７とチャネル領域の間に第３のｎ型不純物領域３０７よりｎ型不純物元素濃度の低い領域（低濃度不純物領域ともいう）を設けることもできる。低濃度不純物領域は、例えば電極３０４上からｎ型の不純物元素を添加し、上部にタングステン膜が設けられていない部分の窒化タンタル膜の一部を介して第３の半導体層３０３に設けられる。
電極３１８は、第１の絶縁膜３４３及び第２の絶縁膜３４４に設けられた第１の開口部（図１３における第１の開口部３１２）を介して第１のｎ型不純物領域３０５に接して設けられている。
電極３１９は、第１の絶縁膜３４３及び第２の絶縁膜３４４に設けられた第２の開口部（図１３における第２の開口部３１３）を介して第１のｐ型不純物領域３０８に接して設けられている。
電極３２０は、第１の絶縁膜３４３及び第２の絶縁膜３４４に設けられた第３の開口部（図１３における第３の開口部３１４）を介して第２のｐ型不純物領域３０９に接するように設けられている。
電極３２１は、第１の絶縁膜３４３及び第２の絶縁膜３４４に設けられた第４の開口部（図１３における第４の開口部３１５）を介して第２のｎ型不純物領域３０６に接するように設けられている。
電極３２２は、第１の絶縁膜３４３及び第２の絶縁膜３４４に設けられた第５の開口部（図１３における第５の開口部３１６）を介して第３のｎ型不純物領域３０７に接するように設けられている。
電極３２３は、第１の絶縁膜３４３及び第２の絶縁膜３４４に設けられた第６の開口部（図１３における第６の開口部３１７）を介して電極３０４に接するように設けられている。
電極３３１は、第２の絶縁膜３４４及び第３の絶縁膜３４５に設けられた第８の開口部（図１６における第８の開口部３２６）を介して電極３１９に接し、且つ第２の絶縁膜３４４及び第３の絶縁膜３４５に設けられた第９の開口部（図１６における第９の開口部３２７）を介して電極３２０に接し、且つ第２の絶縁膜３４４及び第３の絶縁膜３４５に設けられた第１１の開口部（図１６における第１１の開口部３２９）を介して電極３２２に接するように設けられている。
電極３３２は、第２の絶縁膜３４４及び第３の絶縁膜３４５に設けられた第７の開口部（図１６における第７の開口部３２５）を介して電極３１８に接し、且つ第２の絶縁膜３４４及び第３の絶縁膜３４５に設けられた第１０の開口部（図１６における第１０の開口部３２８）を介して電極３２１に接し、且つ第２の絶縁膜３４４及び第３の絶縁膜３４５に設けられた第１２の開口部（図１６における第１２の開口部３３０）を介して光電変換層３２４に接するように設けられている。
電極３３７は、第４の絶縁膜３４６及び第５の絶縁膜３４７に設けられた第１３の開口部（図１８における第１３の開口部３３３）及び第１５の開口部（図１９における第１５の開口部３３５）を介して電極３３１の第１の半導体層３０１上の部分に接するように設けられている。
電極３３８は、第４の絶縁膜３４６及び第５の絶縁膜３４７に設けられた第１４の開口部（図１８における第１４の開口部３３４）及び第１６の開口部（図１９における第１６の開口部３３６）を介して電極３３２の第２の半導体層３０２上の部分に接するように設けられている。
なお、本実施の形態において、第１の電位供給部３３９及び第２の電位供給部３４２の配置位置は図２１に示す位置に特に限定されないが、例えば平面視において、基板３００の対角の一方の角に第１の電位供給部３３９を配置し、対角の他方の角に第２の電位供給部３４２を配置することにより、平面視における第１の電位供給部３３９と第２の電位供給部３４２との間の距離をより長くすることができるため、互いの電位供給部の影響を抑制することができる。
次に本実施の形態における半導体装置の等価回路について図２２を用いて説明する。図２２は、図９乃至図２０に示す作製方法により作製される半導体装置の一例の等価回路を示す等価回路図である。
図２２に示すように、本実施の形態の作製方法により作製される半導体装置の等価回路は、相対的に高電位側の電位（Ｖｄｄともいう）及び相対的に低電位側の電位（Ｖｓｓともいう）の一方が与えられる第１の電位供給端子４００と、相対的に高電位側の電位及び相対的に低電位側の電位の他方が与えられる第２の電位供給端子４０１と、第１のダイオード４０２と、第２のダイオード４０３と、光電変換回路４０４と、を有する構成となる。
さらに光電変換回路４０４は、光電変換素子４０５と、増幅回路４０６と、を有する構成となる。
さらに増幅回路４０６は、参照用トランジスタ４０７と、出力用トランジスタ群４０８と、を備えたカレントミラー回路を有する構成となる。
第１のダイオード４０２は、第１端子が第２の電位供給端子４０１に電気的に接続され、第２端子が第１の電位供給端子４００に電気的に接続される。
第２のダイオード４０３は、第１端子が第２の電位供給端子４０１に電気的に接続され、第２端子が第１の電位供給端子４００に電気的に接続される。
光電変換回路４０４は、複数の第１端子及び複数の第２端子を有し、複数の第１端子が第１の電位供給端子４００に電気的に接続され、複数の第２端子が第２の電位供給端子４０１に電気的に接続される。なお図２２において複数の第１端子及び複数の第２端子をそれぞれ５個ずつ図示しているが、５個に限定されるものではない。
より具体的には、光電変換回路４０４において、光電変換素子４０５は、第１端子及び第２端子を有し、第１端子が増幅回路４０６に接続され、第２端子が増幅回路４０６及び第１の電位供給端子に電気的に接続される。
より具体的には、増幅回路４０６において、参照用トランジスタ４０７は、ゲート端子、ソース端子、及びドレイン端子を有し、ゲート端子がソース端子及びドレイン端子の一方に電気的に接続され、ソース端子及びドレイン端子の一方が光電変換素子４０５の第１端子に電気的に接続され、ソース端子及びドレイン端子の他方が、第２の電位供給端子に電気的に接続される。
出力用トランジスタ群４０８は、複数のトランジスタが並列接続されることにより構成され、各トランジスタにおけるゲート端子同士、ソース端子同士、ドレイン端子同士が電気的に接続される。なお、複数のトランジスタの数は、限定されるものではなく、本実施の形態ではＮ個（Ｎは自然数）とする。トランジスタの数を多くすることでトランジスタの数に応じて光電変換素子４０５の出力電流（光電流）が増幅される。例えば、光電変換素子４０５の出力電流を増幅回路４０６において１００倍に増幅させる場合、１つの参照用トランジスタ４０７に対して、１００個のトランジスタを並列接続させて出力用トランジスタ群４０８を構成すればよい。
また出力用トランジスタ群４０８における各トランジスタは、ゲート端子が参照用トランジスタ４０７のゲート端子に電気的に接続され、ソース端子及びドレイン端子の一方が光電変換素子４０５の第２端子、及び光電変換回路４０４の複数の第１端子を介して第１の電位供給端子４００に電気的に接続され、ソース端子及びドレイン端子の他方が光電変換回路４０４の複数の第２端子を介して第２の電位供給端子４０１に電気的に接続される。
光電変換素子４０５では、入射される光の照度に応じた光電流が出力される。なお、光電変換素子４０５としては、例えばフォトダイオード、またはフォトトランジスタなどを適用することができる。
増幅回路４０６では、光電変換素子４０５から出力された光電流の値が増幅される。なお、本実施の形態において、増幅回路４０６がカレントミラー回路で構成された例について説明したが、これに限定されず、他の構成であっても同等の動作を行うことができるのであれば適用することができる。
また、図２２において、参照用トランジスタ４０７は１つのトランジスタで示したが、参照用トランジスタ４０７は複数のトランジスタで構成してもよい。例えばトランジスタの数を変えることで増幅回路４０６における増幅率を２倍程度にすることもできる。
図２２に示すように、本実施の形態における半導体装置は、第１の電位供給端子４００及び光電変換回路４０４の第１端子の接続部と、第２の電位供給端子４０１及び光電変換回路４０４の第２端子の接続部との間に２つのダイオードが設けられているとみなすことができる。
次に図２２を用いて本実施の形態における半導体装置の動作について説明する。
まず通常時における動作について説明する。
通常時において、第１の電位供給端子４００と、第２の電位供給端子４０１との間にある電圧（第１の電圧ともいう）が印加される。
このとき第１のダイオード４０２及び第２のダイオード４０３は非導通状態となり、光電変換回路４０４の複数の第１端子と、複数の第２端子との間には、第１の電圧が印加される。
光電変換回路４０４は、光電変換素子４０５において発生した電流を増幅し、出力する。光電変換回路４０４の動作について以下に示す。
第１の電圧が印加されると、光電変換素子４０５には逆方向のバイアス電圧が印加され、光電変換素子４０５において入射光の強度に応じた光電流が発生する。このとき、増幅回路４０６における参照用トランジスタ４０７及び出力用トランジスタ群４０８における各トランジスタのゲート端子の電位がそれぞれ同等の値となるため、出力用トランジスタ群４０８における各トランジスタに流れる電流は、参照用トランジスタ４０７に流れる電流に概ね比例する。
光電変換素子４０５で発生した光電流は、増幅回路４０６により増幅され出力される。以上が通常時における動作となる。
次に過電圧印加時における動作について説明する。
第１の電位供給端子４００と、第２の電位供給端子４０１との間に過電圧である電圧（第２の電圧ともいう）が印加される。
このとき第１のダイオード４０２及び第２のダイオード４０３は導通状態となり、光電変換回路４０４の複数の第１端子と、複数の第２端子との間には、第２の電圧が印加されず、第２の電圧より低い値の電圧が印加されるため、素子が破壊されない。
以上のように、本実施の形態の半導体装置は、過電圧印加時において、第１のダイオード及び第２のダイオードからなる過電圧保護素子が導通状態になることにより、光電変換回路に過電圧がそのままの値で印加することを防止できるため、過電圧に対する耐性を高めることができる。
また本実施の形態の半導体装置は、電位供給部に過電圧保護回路を設けるため、半導体装置の回路面積の増大を抑制することができる。
また本実施の形態の半導体装置は、光電変換回路への電位供給部を複数設け、各電位供給部における抵抗を均一にすることにより、過電圧印加時の光電変換回路への電位供給により、光電変換回路の入力部の一部、例えば増幅回路のトランジスタなどの素子が破壊されることを抑制することができるため、過電圧に対する耐性を高めることができる。
また本実施の形態の半導体装置は、複数層に電極を設け、複数層の電極を介して電位供給部と光電変換回路部とを電気的に接続させることにより、単層の電極を介して電位供給部と光電変換回路部とを電気的に接続させる場合より、光電変換回路の入力部の一部、例えば増幅回路のトランジスタなどの素子が破壊されることを抑制することができるため、素子が破壊されることを抑制できるため、過電圧に対する耐性を高めることができる。
なお、本実施の形態は他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様である半導体装置を備えた電子機器の例について説明する。
本発明の一態様である半導体装置を適用することが可能な電子機器としては、例えばコンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を図２３乃至図２７を用いて説明する。図２３乃至図２７は、本実施の形態における電子機器の構成の一例を示す図である。
図２３は携帯電話であり、本体（Ａ）５００、本体（Ｂ）５０１、筐体５０２、操作キー５０３、音声入力部５０４、音声出力部５０５、回路基板５０６、表示パネル（Ａ）５０７、表示パネル（Ｂ）５０８、蝶番５０９、透光性材料部５１０、光電変換装置５１１を有している。本発明の一態様である半導体装置は光電変換装置５１１として適用することができる。
光電変換装置５１１では、透光性材料部５１０を透過した光を検知し、検知した外部光の照度に合わせて表示パネル（Ａ）５０７及び表示パネル（Ｂ）５０８の輝度がコントロールされる。また光電変換装置５１１で得られる照度に合わせて操作キー５０３の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。
図２４（Ａ）及び図２４（Ｂ）に携帯電話の別の例を示す。図２４（Ａ）及び図２４（Ｂ）における携帯電話は、本体６００、筐体６０１、表示パネル６０２、操作キー６０３、音声出力部６０４、音声入力部６０５、光電変換装置６０６、及び光電変換装置６０８を有する。本発明の一態様である半導体装置は、光電変換装置６０６及び光電変換装置６０８として適用することができる。
図２４（Ａ）に示す携帯電話では、本体６００に設けられた光電変換装置６０６により外部の光を検知することにより表示パネル６０２及び操作キー６０３の輝度を制御することが可能である。
また図２４（Ｂ）に示す携帯電話では、図２４（Ａ）の構成に加えて、本体６００の内部に半導体装置の一態様である光電変換装置６０８を設けている。光電変換装置６０８により、表示パネル６０２に設けられているバックライトの輝度を検出することも可能となる。
図２５（Ａ）はコンピュータであり、本体７００、筐体７０１、表示部７０２、キーボード７０３、外部接続ポート７０４、ポインティングデバイス７０５などを含む。
また図２５（Ｂ）は表示装置であり、テレビ受像器などがこれに当たる。図２５（Ｂ）における表示装置は、筐体７０６、支持台７０７、表示部７０８などによって構成されている。
図２５（Ａ）のコンピュータに設けられる表示部７０２、及び図２５（Ｂ）に示す表示装置の表示部７０８として、液晶パネルを用いた場合の詳しい構成を図２６に示す。
図２６に示す液晶パネル８００は、筐体８０１に内蔵されており、基板８０２ａ及び基板８０２ｂ、基板８０２ａ及び基板８０２ｂに挟まれた液晶層８０３、偏光フィルタ８０４ａ及び偏光フィルタ８０４ｂ、及びバックライト８０５等を有している。また筐体８０１には本発明の一態様である半導体装置として光電変換装置８０６が形成されている。
本発明の一態様である半導体装置を用いた光電変換装置８０６は、バックライト８０５からの光量を感知し、その情報がフィードバックされて液晶パネル８００の輝度が調節される。
図２７（Ａ）及び図２７（Ｂ）は、本発明の一態様である半導体装置を光電変換装置としてカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図２７（Ａ）は、デジタルカメラの前面方向から見た斜視図、図２７（Ｂ）は、後面方向から見た斜視図である。図２７（Ａ）において、デジタルカメラには、リリースボタン９００、メインスイッチ９０１、ファインダ窓９０２、フラッシュ部９０３、レンズ９０４、鏡胴９０５、筺体９０６が備えられている。
また、図２７（Ｂ）において、ファインダ接眼窓９０７、モニタ９０８、操作ボタン９０９が備えられている。
リリースボタン９００は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ９０１は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。
ファインダ窓９０２は、デジタルカメラの前面のレンズ９０４の上部に配置されており、図２７（Ｂ）に示すファインダ接眼窓９０７から撮影する範囲やピントの位置を確認するための装置である。
フラッシュ部９０３は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
レンズ９０４は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の撮像素子が設けられている。
鏡胴９０５は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ９０４を手前に移動させる。また、携帯時は、レンズ９０４を沈銅させてコンパクトにする。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体９０６内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
ファインダ接眼窓９０７は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン９０９は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
本発明の一態様である半導体装置を図２７（Ａ）及び図２７（Ｂ）に示すカメラに組み込むと、一態様である半導体装置が光電変換装置として光の有無及び強さを感知する機能を果たし、これによりカメラの露出調整等を行うことができる。本発明の一態様である半導体装置は、実動作を阻害することなく、過電圧保護機能を果たすことができる。そのため、動作不良に対する信頼性が高く、光の感度の良好な電子機器とすることができる。
また本発明の一態様である半導体装置は、その他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
本実施例では、実際に作製した本発明の一態様である半導体装置について説明する。
まず本実施例において作製した半導体装置の構成について説明する。本実施例の半導体装置は、光電変換回路を有する半導体装置である。本実施例の半導体装置は、上記実施の形態２における光電変換回路を有する半導体装置と同じ構成であり、第１の電位供給部、第２の電位供給部、増幅回路及び光電変換素子からなる光電変換回路部を有する。また本実施例の半導体装置は、上記実施の形態２における半導体装置と同じ方法を用いて作製したため、説明を省略する。
次に本実施例における半導体装置の過電圧に対する耐性について説明する。
本実施例における半導体装置の過電圧に対する耐性を確認するため、第１の過電圧印加試験（静電気試験ともいう）を行った。なお試験には、株式会社ノイズ研究所製の半導体静電気試験器ＥＳＳ−６０６Ａを使用し、Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌの試験方式を用いて行った。また、第１の電位供給部と第２の電位供給部を介して電圧を印加した後の出力電流が初期出力電流の±２０％変動したときに半導体装置が破壊したと判定した。また、試験は、電位供給部に平面視においてｎ型不純物領域、ｐ型不純物領域、及び抵抗領域が四角形状である半導体領域を有する半導体装置（第１の半導体装置ともいう）と、電位供給部に平面視においてｎ型不純物領域、ｐ型不純物領域、及び抵抗領域が多角形状である半導体領域を有する半導体装置（第２の半導体装置ともいう）と、電位供給部にｎ型不純物領域、ｐ型不純物領域、及び抵抗領域を有する半導体領域を有していない半導体装置（第３の半導体装置）とについて、それぞれ第１のサンプル乃至第４のサンプルの４サンプルずつ行った。なお、第１の半導体装置の電位供給部における抵抗領域のＬ／Ｗは４／２０８０であり、第２の半導体装置の電位供給部における抵抗領域のＬ／Ｗは４／４３２０である。
上記第１の過電圧印加試験結果について図２８を用いて説明する。図２８は、本実施例における半導体装置の第１の過電圧印加試験結果を示す図である。
図２８に示すように、第３の半導体装置は、１ｋＶより高い電圧が印加されると半導体装置が破壊されてしまうが、第１の半導体装置及び第２の半導体装置は、３ｋＶまで破壊しなかった。このことから本発明の半導体装置において、過電圧に対する耐性が向上したことが確認できた。また、Ｗ（図１における第１の抵抗領域１０７または第２の抵抗領域１１０の周の長さ）を一定の値以上長くすることにより過電圧に対する耐性を高めることができることが確認できた。
さらに上記実施の形態でも述べたとおり、本発明の半導体装置は、Ｌ（図１における第１のｎ型不純物領域１０６と第１のｐ型不純物領域１０８の間隔、または第２のｐ型不純物領域１０９と第２のｎ型不純物領域１１１の間隔）をより短くすることによりさらに過電圧に対する耐性を向上させることができる。本実施例では、Ｌの最適範囲を求めるために第１の過電圧印加試験に用いたサンプルとは別の構成のサンプルを作製し、第２の過電圧印加試験を行った。別のサンプルの模式図について図２９を用いて説明する。
別のサンプルの構成は、図２９に示すように、第１の電位供給端子１００１と、第２の電位供給端子１００２と、光電変換回路部１００３と、過電圧保護回路部１００４と、を有する。光電変換回路部１００３及び過電圧保護回路部１００４は、第１の電位供給端子１００１及び第２の電位供給端子１００２に電気的に接続される。
さらに過電圧保護回路部１００４は、平面視において２つの電極１００５の間に設けられたｎ型不純物領域１００６、ｐ型不純物領域１００７と、平面視においてｎ型不純物領域１００６及びｐ型不純物領域の間に設けられた抵抗領域１００８と、を有する。このとき、ｎ型不純物領域１００６及びｐ型不純物領域１００７間の距離、すなわち抵抗領域１００８の短辺方向の長さをＬとし、抵抗領域１００８の長辺方向の長さをＷとする。なお試験には、第１の過電圧印加試験と同様に、株式会社ノイズ研究所製の半導体静電気試験器ＥＳＳ−６０６Ａを使用し、Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌの試験方式を用い、また第１の電位供給端子１００１に過電圧として正電位及び負電位をそれぞれ印加した。また、第１の電位供給端子１００１と第２の電位供給端子１００２を介して電圧を印加した後の出力電流が初期出力電流の±２０％変動したときに半導体装置が破壊したと判定した。また測定は、Ｗが３０００μｍであり、Ｌが異なる複数のサンプルを用いて行った。
まず第１の試験結果として、Ｌが異なる複数のサンプルにおける第２の過電圧試験結果について図３０を用いて説明する。図３０は、本実施例における第２の過電圧試験結果を示す図である。
図３０に示すように、正電位印加時においてＬ＝４μｍでは、２．５ｋＶまで光電変換回路部１００３が破壊されなかった。またＬ＝２μｍでは、４ｋＶまで光電変換回路部１００３が破壊されなかった。このことからＬが短いサンプルほど過電圧に対する耐性が高くなることが確認できた。またＬ＝６μｍのときには、１．５ｋＶまで光電変換回路部１００３が破壊されていないが、これは過電圧保護回路部１００４が無い場合における光電変換回路部１００３の絶縁耐圧と同程度であるため、過電圧保護回路部１００４による過電圧に対する耐性の向上は極めて低いといえる。よって過電圧に対する耐性を高めるためにはＬを４μｍ以下に設定することが好ましいといえる。
次に第２の試験結果として、過電圧印加後における過電圧保護回路部１００４のリーク電流の測定結果を図３１に示す。
図３１に示すように、Ｌが２μｍ乃至６μｍまでは、リーク電流の値が１０−６Ａ未満であるが、Ｌ＝１μｍのときにはリーク電流が１ｋＶ以上の過電圧を印加した後で急激に上昇し、１×１０−６Ａより高くなった。このことからＬは２μｍ乃至６μｍの範囲にすることが好ましいことがわかる。
図３０及び図３１より、リーク電流を抑制し且つ過電圧に対する耐性を高めることを考慮した場合、上記実施の形態でも示したとおり、Ｌは２μｍ以上４μｍ以下であることが好ましいことがわかる。
以上のように、本実施例における半導体装置は、過電圧に対する耐性が高くなることが確認できた。
１００ 第１の端子部
１０１ 第２の端子部
１０２ 機能回路部
１０３ 第１の半導体領域
１０４ 第２の半導体領域
１０５ 機能回路
１０６ 第１のｎ型不純物領域
１０７ 第１の抵抗領域
１０８ 第１のｐ型不純物領域
１０９ 第２のｐ型不純物領域
１１０ 第２の抵抗領域
１１１ 第２のｎ型不純物領域
１１２ 第１の開口部
１１３ 第２の開口部
１１４ 第３の開口部
１１５ 第４の開口部
１１６ 第５の開口部
１１７ 第１の電極
１１８ 第２の電極
１１９ 第３の電極
１２０ 第４の電極
１２１ 第６の開口部
１２２ 第７の開口部
１２３ 第８の開口部
１２４ 第９の開口部
１２５ 第５の電極
１２６ 第６の電極
１２７ 基板
１２８ 第１の絶縁膜
１２９ 第２の絶縁膜
１３０ 半導体基板
１３１ 領域
２００ 端子
２０１ 端子
２０２ ダイオード
２０３ ダイオード
２０４ 機能回路
３００ 基板
３０１ 半導体層
３０２ 半導体層
３０３ 半導体層
３０４ 電極
３０５ 第１のｎ型不純物領域
３０６ 第２のｎ型不純物領域
３０７ 第３のｎ型不純物領域
３０８ 第１のｐ型不純物領域
３０９ 第２のｐ型不純物領域
３１０ 第１の抵抗領域
３１１ 第２の抵抗領域
３１２ 第１の開口部
３１３ 第２の開口部
３１４ 第３の開口部
３１５ 第４の開口部
３１６ 第５の開口部
３１７ 第６の開口部
３１８ 電極
３１９ 電極
３２０ 電極
３２１ 電極
３２２ 電極
３２３ 電極
３２４ 光電変換層
３２５ 第７の開口部
３２６ 第８の開口部
３２７ 第９の開口部
３２８ 第１０の開口部
３２９ 第１１の開口部
３３０ 第１２の開口部
３３１ 電極
３３２ 電極
３３３ 第１３の開口部
３３４ 第１４の開口部
３３５ 第１５の開口部
３３６ 第１６の開口部
３３７ 電極
３３８ 電極
３３９ 第１の電位供給部
３４０ 増幅回路部
３４１ 光電変換素子部
３４２ 第２の電位供給部
３４３ 第１の絶縁膜
３４４ 第２の絶縁膜
３４５ 第３の絶縁膜
３４６ 第４の絶縁膜
３４７ 第５の絶縁膜
４００ 第１の電位供給端子
４０１ 第２の電位供給端子
４０２ 第１のダイオード
４０３ 第２のダイオード
４０４ 光電変換回路
４０５ 光電変換素子
４０６ 増幅回路
４０７ 参照用トランジスタ
４０８ 出力用トランジスタ群
５００ 本体（Ａ）
５０１ 本体（Ｂ）
５０２ 筐体
５０３ 操作キー
５０４ 音声入力部
５０５ 音声出力部
５０６ 回路基板
５０７ 表示パネル（Ａ）
５０８ 表示パネル（Ｂ）
５０９ 蝶番
５１０ 透光性材料部
５１１ 光電変換装置
６００ 本体
６０１ 筐体
６０２ 表示パネル
６０３ 操作キー
６０４ 音声出力部
６０５ 音声入力部
６０６ 光電変換装置
６０８ 光電変換装置
７００ 本体
７０１ 筐体
７０２ 表示部
７０３ キーボード
７０４ 外部接続ポート
７０５ ポインティングデバイス
７０６ 筐体
７０７ 支持台
７０８ 表示部
８００ 液晶パネル
８０１ 筐体
８０２ａ 基板
８０２ｂ 基板
８０３ 液晶層
８０４ａ 偏光フィルタ
８０４ｂ 偏光フィルタ
８０５ バックライト
８０６ 光電変換装置
９００ リリースボタン
９０１ メインスイッチ
９０２ ファインダ窓
９０３ フラッシュ部
９０４ レンズ
９０５ 鏡胴
９０６ 筺体
９０７ ファインダ接眼窓
９０８ モニタ
９０９ 操作ボタン
１００１ 第１の電位供給端子
１００２ 第２の電位供給端子
１００３ 光電変換回路部
１００４ 過電圧保護回路部
１００５ 電極
１００６ ｎ型不純物領域
１００７ ｐ型不純物領域
１００８ 抵抗領域

Claims (2)

  1. 第１端子を有する第１の端子部と、第２端子を有する第２の端子部と、機能回路を有する機能回路部と、を備えた半導体装置であって、
    前記第１の端子部に設けられた第１の半導体領域と、
    前記第２の端子部に設けられた第２の半導体領域と、
    前記機能回路部に設けられた第３の半導体領域と、
    第１の電極と、第２の電極と、第３の電極と、第４の電極と、第５の電極と、
    前記第２の電極、前記第３の電極、及び前記第５の電極に接する第６の電極と、
    前記第１の電極及び前記第４の電極に接する第７の電極と、
    前記第１の半導体領域上に設けられ、前記第６の電極に接し、前記第１端子となる第８の電極と、
    前記第２の半導体領域上に設けられ、前記第７の電極に接し、前記第２端子となる第９の電極と、を有し、
    前記第１の半導体領域は、
    前記第１の電極に接する第１のｎ型不純物領域と、
    平面視において前記第１のｎ型不純物領域の内周部に設けられた第１の抵抗領域と、
    平面視において前記第１の抵抗領域の内周部に設けられ、前記第２の電極に接する前記第１のｐ型不純物領域と、を有し、
    前記第２の半導体領域は、
    前記第３の電極に接する第２のｐ型不純物領域と、
    平面視において前記第２のｐ型不純物領域の内周部に設けられた第２の抵抗領域と、
    平面視において前記第２の抵抗領域の内周部に設けられ、前記第４の電極に接する第２のｎ型不純物領域と、を有し、
    前記第３の半導体領域は、
    前記機能回路の一部となり、前記第１の電極及び前記第５の電極に接する第３のｎ型不純物領域を有することを特徴とする半導体装置。
  2. 基板上に、第１の電位供給端子を有する第１の電位供給部と、第２の電位供給端子を有する第２の電位供給部と、光電変換回路を有する光電変換回路部と、を備えた半導体装置であって、
    前記第１の電位供給部に設けられた第１の半導体層と、
    前記第２の電位供給部に設けられた第２の半導体層と、
    前記光電変換回路部に設けられた第３の半導体層と、
    第１の電極と、第２の電極と、第３の電極と、第４の電極と、第５の電極と、第６の電極と、
    前記第１の電極に接する第７の電極と、
    前記第７の電極に接する光電変換層と、
    前記第３の電極、前記第４の電極、及び前記第６の電極に接する第８の電極と、
    前記第２の電極、前記第５の電極、及び前記光電変換層に接する第９の電極と、
    前記第１の半導体層上に設けられ、前記第８の電極に接し、第１の電位供給端子となる第１０の電極と、
    前記第２の半導体層上に設けられ、前記第９の電極に接し、第２の電位供給端子となる第１１の電極と、を有し、
    前記第１の半導体層は、
    前記第２の電極に接する第１のｎ型不純物領域と、
    平面視において前記第１のｎ型不純物領域の内周部に設けられた第１の抵抗領域と、
    平面視において前記第１の抵抗領域の内周部に設けられ、前記第３の電極に接する前記第１のｐ型不純物領域と、を有し、
    前記第２の半導体層は、
    前記第４の電極に接する第２のｐ型不純物領域と、
    平面視において前記第２のｐ型不純物領域の内周部に設けられた第２の抵抗領域と、
    平面視において前記第２の抵抗領域の内周部に設けられ、前記第５の電極に接する第２のｎ型不純物領域と、を有し、
    前記第３の半導体層は、
    上部に前記第１の電極が設けられていない領域に設けられ、前記第６の電極に接する第３のｎ型不純物領域を有することを特徴とする半導体装置。
JP2009134598A 2008-06-25 2009-06-04 半導体装置 Expired - Fee Related JP5448584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009134598A JP5448584B2 (ja) 2008-06-25 2009-06-04 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008165204 2008-06-25
JP2008165204 2008-06-25
JP2009134598A JP5448584B2 (ja) 2008-06-25 2009-06-04 半導体装置

Publications (3)

Publication Number Publication Date
JP2010034518A JP2010034518A (ja) 2010-02-12
JP2010034518A5 JP2010034518A5 (ja) 2012-07-19
JP5448584B2 true JP5448584B2 (ja) 2014-03-19

Family

ID=41446362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009134598A Expired - Fee Related JP5448584B2 (ja) 2008-06-25 2009-06-04 半導体装置

Country Status (4)

Country Link
US (1) US8368145B2 (ja)
JP (1) JP5448584B2 (ja)
KR (1) KR101607152B1 (ja)
CN (1) CN101615620B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174047B2 (en) 2008-07-10 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5335914B2 (ja) * 2009-06-29 2013-11-06 富士通株式会社 半導体装置およびその製造方法
JP5728171B2 (ja) * 2009-06-29 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
CN104766870B (zh) * 2015-04-21 2018-10-30 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
US9911756B2 (en) 2015-08-31 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and electronic device surrounded by layer having assigned band gap to prevent electrostatic discharge damage
CN108511411B (zh) * 2017-02-28 2021-09-10 株式会社村田制作所 半导体装置
US11227862B2 (en) 2017-02-28 2022-01-18 Murata Manufacturing Co., Ltd. Semiconductor device
CN107809104A (zh) * 2017-12-01 2018-03-16 上海晶丰明源半导体股份有限公司 漏电保护电路、方法及所适用的驱动装置
US11664357B2 (en) * 2018-07-03 2023-05-30 Adeia Semiconductor Bonding Technologies Inc. Techniques for joining dissimilar materials in microelectronics

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157573A (en) 1989-05-12 1992-10-20 Western Digital Corporation ESD protection circuit with segmented buffer transistor
JPH0453169A (ja) * 1990-06-18 1992-02-20 Nec Corp 半導体保護装置
JP2801801B2 (ja) 1991-07-22 1998-09-21 ローム株式会社 Ｐｉｎダイオード
US5218222A (en) 1992-09-16 1993-06-08 Micron Semiconductor, Inc. Output ESD protection circuit
US5477414A (en) 1993-05-03 1995-12-19 Xilinx, Inc. ESD protection circuit
JPH07169980A (ja) * 1993-12-15 1995-07-04 Sony Corp ダイオード及び静電破壊保護装置
US5477078A (en) * 1994-02-18 1995-12-19 Analog Devices, Incorporated Integrated circuit (IC) with a two-terminal diode device to protect metal-oxide-metal capacitors from ESD damage
JP3717227B2 (ja) 1996-03-29 2005-11-16 株式会社ルネサステクノロジ 入力／出力保護回路
TW307915B (en) * 1996-11-07 1997-06-11 Winbond Electronics Corp Electrostatic discharge protection circuit
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US5825601A (en) 1997-06-16 1998-10-20 Lsi Logic Corporation Power supply ESD protection circuit
JP4080582B2 (ja) 1997-12-22 2008-04-23 株式会社東芝 半導体集積回路装置
JP4392867B2 (ja) 1998-02-06 2010-01-06 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4376348B2 (ja) * 1998-05-18 2009-12-02 パナソニック株式会社 半導体装置
US7327541B1 (en) * 1998-06-19 2008-02-05 National Semiconductor Corporation Operation of dual-directional electrostatic discharge protection device
JP3116916B2 (ja) 1998-08-17 2000-12-11 日本電気株式会社 回路装置、その製造方法
US6310379B1 (en) 1999-06-03 2001-10-30 Texas Instruments Incorporated NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors
US6320329B1 (en) * 1999-07-30 2001-11-20 Philips Electronics North America Corporation Modular high frequency ballast architecture
DE19944489A1 (de) * 1999-09-16 2001-04-19 Infineon Technologies Ag ESD-Schutzanordnung für Signaleingänge und -ausgänge bei Halbleitervorrichtungen mit Substrattrennung
JP2002100761A (ja) 2000-09-21 2002-04-05 Mitsubishi Electric Corp シリコンｍｏｓｆｅｔ高周波半導体デバイスおよびその製造方法
JP3983067B2 (ja) 2001-03-19 2007-09-26 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の静電保護回路
WO2003021939A1 (en) * 2001-09-05 2003-03-13 Canesta Inc. Electromagnetic wave detection arrangement with improved performance and reproducibility
JP4144225B2 (ja) * 2002-01-29 2008-09-03 株式会社デンソー ダイオードおよびその製造方法
US7109533B2 (en) 2002-03-25 2006-09-19 Nec Electronics Corporation Electrostatic discharge protection device
US7179691B1 (en) * 2002-07-29 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for four direction low capacitance ESD protection
US6822295B2 (en) * 2002-07-30 2004-11-23 Honeywell International Inc. Overvoltage protection device using pin diodes
TW587345B (en) 2003-02-21 2004-05-11 Toppoly Optoelectronics Corp Method and structure of diode
JP4511803B2 (ja) 2003-04-14 2010-07-28 株式会社半導体エネルギー研究所 Ｄ／ａ変換回路及びそれを内蔵した半導体装置の製造方法
JP4017573B2 (ja) * 2003-07-17 2007-12-05 沖電気工業株式会社 ダイオード
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
CN100477240C (zh) 2003-10-06 2009-04-08 株式会社半导体能源研究所 半导体器件以及制造该器件的方法
US6936895B2 (en) * 2003-10-09 2005-08-30 Chartered Semiconductor Manufacturing Ltd. ESD protection device
JP2006060191A (ja) 2004-07-23 2006-03-02 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、電子機器
US7492028B2 (en) 2005-02-18 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method of the same, and a semiconductor device
TWI266426B (en) 2005-04-13 2006-11-11 Ind Tech Res Inst Method for manufacturing protection structure of active matrix triode field emission device
EP1727120B1 (en) 2005-05-23 2008-07-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
DE602007002105D1 (de) 2006-04-28 2009-10-08 Semiconductor Energy Lab Halbleiterbauelement
JP4597095B2 (ja) * 2006-06-08 2010-12-15 パナソニック株式会社 半導体光集積回路
JP2008034503A (ja) 2006-07-27 2008-02-14 Seiko Epson Corp 半導体保護素子及び半導体保護素子の製造方法
US7550820B2 (en) * 2006-08-10 2009-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse-biased PN diode decoupling capacitor
TWI339886B (en) * 2006-09-14 2011-04-01 Novatek Microelectronics Corp Layout structure of electrostatic discharge protection circuit and production method thereof
US7692999B2 (en) 2006-12-25 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Nonvolatile memory and semiconductor device including nonvolatile memory
US8354724B2 (en) 2007-03-26 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8363365B2 (en) 2008-06-17 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8174047B2 (en) 2008-07-10 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2010034518A (ja) 2010-02-12
US20090321869A1 (en) 2009-12-31
KR20100002129A (ko) 2010-01-06
US8368145B2 (en) 2013-02-05
CN101615620B (zh) 2013-06-19
KR101607152B1 (ko) 2016-03-29
CN101615620A (zh) 2009-12-30

Similar Documents

Publication Publication Date Title
JP5448584B2 (ja) 半導体装置
JP5388632B2 (ja) 半導体装置
JP5411437B2 (ja) 光電変換装置
US7705283B2 (en) Photoelectric conversion device and manufacturing method thereof
KR101227022B1 (ko) 광전 변환 장치 및 그 제작 방법과, 반도체 장치
US7772667B2 (en) Photoelectric conversion device and semiconductor device
US7531784B2 (en) Semiconductor device and electronic appliance using the same
JP4809715B2 (ja) 光電変換装置及びその作製方法、並びに半導体装置
JP2009033142A (ja) 光電変換装置及び当該光電変換装置を具備する電子機器
JP2008182214A (ja) 半導体装置
JP2010085396A (ja) 光検出装置
JP2007059889A (ja) 半導体装置
JP2007005774A (ja) 光電変換装置及びその作製方法
JP5371491B2 (ja) 静電保護回路、半導体装置、及び半導体装置を具備する電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131224

R150 Certificate of patent or registration of utility model

Ref document number: 5448584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees