JPH0453169A - 半導体保護装置 - Google Patents
半導体保護装置Info
- Publication number
- JPH0453169A JPH0453169A JP15912590A JP15912590A JPH0453169A JP H0453169 A JPH0453169 A JP H0453169A JP 15912590 A JP15912590 A JP 15912590A JP 15912590 A JP15912590 A JP 15912590A JP H0453169 A JPH0453169 A JP H0453169A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- resistance value
- diode
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 230000001681 protective effect Effects 0.000 title abstract 5
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 239000012535 impurity Substances 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体保護装置に関し、特に高耐圧保護ダイオ
ード素子の構造を考慮した半導体保護装置に関する。
ード素子の構造を考慮した半導体保護装置に関する。
従来の半導体保護装置は第４図に示す断面図のように、
ｐ＋型領領域５シリコンからなるｎ型半導体基板１との
ｐｎ接合により保護ダイオードを形成している。ｐ＋型
領領域５ら離れてｎウェル領域２が形成され、ｎウェル
領域２の表面には、ｐ＋型領領域５素子分離領域７を介
してｎ＋型領領域４形成されている。上述の保護ダイオ
ードのアノード電極９はｐ＋型領領域５接続され、カソ
ード電極８はｎ＋型領領域４直接接続され、これはｎ＋
型領領域４ｎウェル領域２を介してｎ型半導体基板１と
接続されている。
ｐ＋型領領域５シリコンからなるｎ型半導体基板１との
ｐｎ接合により保護ダイオードを形成している。ｐ＋型
領領域５ら離れてｎウェル領域２が形成され、ｎウェル
領域２の表面には、ｐ＋型領領域５素子分離領域７を介
してｎ＋型領領域４形成されている。上述の保護ダイオ
ードのアノード電極９はｐ＋型領領域５接続され、カソ
ード電極８はｎ＋型領領域４直接接続され、これはｎ＋
型領領域４ｎウェル領域２を介してｎ型半導体基板１と
接続されている。
半導体基板１．ｐ＋型領領域５不純物濃度が５Ｘ １０
’５ｃ ｍ−’、 Ｉ Ｘ １０１９ｃ ｍ−３で
ある場合、この構造の保護ダイオードの逆方向耐圧は約
５０■となる。ｎウェル領域２およびｎ＋型領領域４不
純物濃度がｌＸｌ０１６ｃｍ、−’、５Ｘ１０１９ｃｍ
−３であり、ｐ＋型領領域５ｎウェル領域２との間隔、
ｐ″型領領域５ｎ＋型領領域４の間隔、保護ダイオード
の周囲長が７μｍ、１３μｍ、約１５００μｍである場
合、アノード電極９とカソード電極８との間に逆方向電
流が流れるときの抵抗値（以後、単に「抵抗値」と記す
）は約４００Ωとなる。
’５ｃ ｍ−’、 Ｉ Ｘ １０１９ｃ ｍ−３で
ある場合、この構造の保護ダイオードの逆方向耐圧は約
５０■となる。ｎウェル領域２およびｎ＋型領領域４不
純物濃度がｌＸｌ０１６ｃｍ、−’、５Ｘ１０１９ｃｍ
−３であり、ｐ＋型領領域５ｎウェル領域２との間隔、
ｐ″型領領域５ｎ＋型領領域４の間隔、保護ダイオード
の周囲長が７μｍ、１３μｍ、約１５００μｍである場
合、アノード電極９とカソード電極８との間に逆方向電
流が流れるときの抵抗値（以後、単に「抵抗値」と記す
）は約４００Ωとなる。
通常、蛍光表示管（ＦＩＰ）を駆動するためには４０Ｖ
という高い電圧を必要とし、ＦＩＰコントローラ／ドラ
イバーの出力端子の保護素子として上述の保護ダイオー
ドを用いる場合、耐圧という点ではなんら問題はないと
いうことになる。
という高い電圧を必要とし、ＦＩＰコントローラ／ドラ
イバーの出力端子の保護素子として上述の保護ダイオー
ドを用いる場合、耐圧という点ではなんら問題はないと
いうことになる。
上述した従来の耐圧が５０Ｖ程度の高耐圧の保護ダイオ
ードは、１５Ｖ程度の耐圧の一般の保護ダイオードの抵
抗値と比較して、この保護ダイオードのアノード電極と
カソード電極との間の抵抗値が大きい。そのため、サー
ジ電圧がこの高耐圧の保護ダイオードの端子に印加され
た場合、ｐｎ接合部での電力消費が大きくなり、保護能
力が低く容易にｐｎ接合が破壊されてしまうという欠点
がある。
ードは、１５Ｖ程度の耐圧の一般の保護ダイオードの抵
抗値と比較して、この保護ダイオードのアノード電極と
カソード電極との間の抵抗値が大きい。そのため、サー
ジ電圧がこの高耐圧の保護ダイオードの端子に印加され
た場合、ｐｎ接合部での電力消費が大きくなり、保護能
力が低く容易にｐｎ接合が破壊されてしまうという欠点
がある。
本発明の半導体保護装置は、第１導電型の半導体基板が
第１の領域をなし、半導体基板の表面に設けられた第１
導電型の第２の領域、および第２の領域に隣接して半導
体基板の表面に設けられた第２導電型の第３の領域を有
し、第２の領域の表面に設けられた第１導電型の第４の
領域を有し、第４の領域と素子分離領域により分離され
た第３の領域の表面に設けられた第２導電型の第５の領
域とを有している。
第１の領域をなし、半導体基板の表面に設けられた第１
導電型の第２の領域、および第２の領域に隣接して半導
体基板の表面に設けられた第２導電型の第３の領域を有
し、第２の領域の表面に設けられた第１導電型の第４の
領域を有し、第４の領域と素子分離領域により分離され
た第３の領域の表面に設けられた第２導電型の第５の領
域とを有している。
次に本発明にていて図面を参照して説明する。
第１図、第２図は本発明の第１の実施例を説明するため
の断面図、平面配置図である。
の断面図、平面配置図である。
第１の領域をなすところのシリコンからなるｎ型半導体
基板１に、第３の領域であるところのｎウェル領域３と
それに隣接して第２の領域であるところのｎウェル領域
２とを設け、それぞれの表面の内側に素子分離領域７を
介して第５の領域であるところのｐ＋型領領域５第４の
領域であるところのｎ１型領域４を形成し、更に通常の
エンハンスメントトランジスタの構造と同様に、ｎウェ
ル領域３の側の素子分離領域７の直下にチャネルストッ
パー領域６を設ける。また、カソード電極８はコンタク
ト孔１０によりｎ＋型領領域４接続し、アノード電極９
はコンタクト孔１０ａによりｐ＋型領領域５接続してい
る。
基板１に、第３の領域であるところのｎウェル領域３と
それに隣接して第２の領域であるところのｎウェル領域
２とを設け、それぞれの表面の内側に素子分離領域７を
介して第５の領域であるところのｐ＋型領領域５第４の
領域であるところのｎ１型領域４を形成し、更に通常の
エンハンスメントトランジスタの構造と同様に、ｎウェ
ル領域３の側の素子分離領域７の直下にチャネルストッ
パー領域６を設ける。また、カソード電極８はコンタク
ト孔１０によりｎ＋型領領域４接続し、アノード電極９
はコンタクト孔１０ａによりｐ＋型領領域５接続してい
る。
この構造における保護ダイオードは、チャネルストッパ
ー領域６とｎウェル領域２とで形成されるｐｎ接合によ
り構成される。ｎウェル領域３゜チャネルストッパー領
域６の不純物濃度が２×１０１６ｃｍづ、５×１０１６
ｃｍづであり、他の領域の濃度１間隔、保護ダイオード
の周囲長等は従来の半導体保護装置の値と同じであると
すると、この構造の保護ダイオードの逆方向耐圧は約５
５Ｖとなり、抵抗値は約２００Ωとなる。この抵抗値は
１５Ｖ程度の耐圧の一般の保護ダイオードの抵抗値より
も小さく、また、耐圧は充分大きいことから、静電破壊
耐量も高くなる。このことから、本実施例の半導体保護
装置はＦＩＰコントローラ／ドライバーの高耐圧出力端
子の保護ダイオードとして充分機能することができる。
ー領域６とｎウェル領域２とで形成されるｐｎ接合によ
り構成される。ｎウェル領域３゜チャネルストッパー領
域６の不純物濃度が２×１０１６ｃｍづ、５×１０１６
ｃｍづであり、他の領域の濃度１間隔、保護ダイオード
の周囲長等は従来の半導体保護装置の値と同じであると
すると、この構造の保護ダイオードの逆方向耐圧は約５
５Ｖとなり、抵抗値は約２００Ωとなる。この抵抗値は
１５Ｖ程度の耐圧の一般の保護ダイオードの抵抗値より
も小さく、また、耐圧は充分大きいことから、静電破壊
耐量も高くなる。このことから、本実施例の半導体保護
装置はＦＩＰコントローラ／ドライバーの高耐圧出力端
子の保護ダイオードとして充分機能することができる。
なお、アノード電極９とカソード電極８との間隔は耐圧
が下がらない程度に近付ける必要がある。これは、接合
部に逆方向電圧が印加された際、５５Ｖでブレイクダウ
ンが起る前に空乏層が広がりｎ１型領域４に達すると、
その時点で逆方法電流が流れて耐圧を下げることになる
からである。
が下がらない程度に近付ける必要がある。これは、接合
部に逆方向電圧が印加された際、５５Ｖでブレイクダウ
ンが起る前に空乏層が広がりｎ１型領域４に達すると、
その時点で逆方法電流が流れて耐圧を下げることになる
からである。
また、第２図に示したように、アノード領域となるｐ型
領域の周囲を取り囲むようにカソード領域となるｎ型領
域を形成することにより、半導体基板の表面平面方向で
は電流が各方向に均等に流れることになり、局所的に電
流が集中することが回避され、そのことからも静電破壊
耐量の改善がなされることになる。
領域の周囲を取り囲むようにカソード領域となるｎ型領
域を形成することにより、半導体基板の表面平面方向で
は電流が各方向に均等に流れることになり、局所的に電
流が集中することが回避され、そのことからも静電破壊
耐量の改善がなされることになる。
第３図は本発明の第２の実施例を説明するための平面配
置図である。
置図である。
本実施例は第１の実施例に対してチャネルストッパー領
域を形成しない構造になっている。本実施例においては
、ｎウェル領域２とｐウェル領域３とが接する部分にお
いて保護ダイオードのｐｎ接合が形成されている。
域を形成しない構造になっている。本実施例においては
、ｎウェル領域２とｐウェル領域３とが接する部分にお
いて保護ダイオードのｐｎ接合が形成されている。
この構造での逆方向耐圧は約６５Ｖ、抵抗値は約３００
Ωとなる。耐圧は問題なく高く、また、抵抗値も従来の
構造より低い値であり、本実施例により従来の構造より
高い静電破壊耐量が得られる。
Ωとなる。耐圧は問題なく高く、また、抵抗値も従来の
構造より低い値であり、本実施例により従来の構造より
高い静電破壊耐量が得られる。
以上説明したように本発明の半導体保護装置は、従来第
１導電型の半導体基板と第２導電型の高濃度領域とによ
り保護ダイオードを形成していたのに対して、第２導電
型のウェル領域と半導体基板より不純物濃度の高い第１
導電型の不純物領域とにより保護ダイオードを形成する
ことにより、逆方向耐圧が高くかつ抵抗値の低い保護タ
イオードを形成することが可能となり、これにより静電
破壊耐量の高い保護ダイオードを実現することができる
６
１導電型の半導体基板と第２導電型の高濃度領域とによ
り保護ダイオードを形成していたのに対して、第２導電
型のウェル領域と半導体基板より不純物濃度の高い第１
導電型の不純物領域とにより保護ダイオードを形成する
ことにより、逆方向耐圧が高くかつ抵抗値の低い保護タ
イオードを形成することが可能となり、これにより静電
破壊耐量の高い保護ダイオードを実現することができる
６
第１図および第２図は本発明の第１の実施例を説明する
ための断面図および平面配置図、第３図は本発明の第２
の実施例を説明するための断面図、第４図は従来の半導
体保護装置を説明するための断面図である。 １・・・ｎ型半導体基板、２・・・ｎウェル領域、３・
・ｐウェル領域、４・・・ｎ＋型領領域５・・・ｐ＋型
領域、６・・・チャネルストッパー領域、７・・・素
子分離領域、８・・・カソード電極、９・・・アノード
電極、１０．１０ａ・・・コンタクト孔。
ための断面図および平面配置図、第３図は本発明の第２
の実施例を説明するための断面図、第４図は従来の半導
体保護装置を説明するための断面図である。 １・・・ｎ型半導体基板、２・・・ｎウェル領域、３・
・ｐウェル領域、４・・・ｎ＋型領領域５・・・ｐ＋型
領域、６・・・チャネルストッパー領域、７・・・素
子分離領域、８・・・カソード電極、９・・・アノード
電極、１０．１０ａ・・・コンタクト孔。
Claims (1)
- 【特許請求の範囲】 １、第１導電型の半導体基板が第１の領域をなし、 前記半導体基板の表面に設けられた第１導電型の第２の
領域、および前記第２の領域に隣接して前記半導体基板
の表面に設けられた第２導電型の第３の領域を有し、 前記第２の領域の表面に設けられた第１導電型の第４の
領域を有し、 前記第４の領域と素子分離領域により分離された前記第
３の領域の表面に設けられた第２導電型の第５の領域と
を有することを特徴とする半導体保護装置。 ２、前記半導体基板の表面において、 前記第２の領域が前記第３の領域の周囲を囲んで設けら
れたことを特徴とする請求項１記載の半導体保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15912590A JPH0453169A (ja) | 1990-06-18 | 1990-06-18 | 半導体保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15912590A JPH0453169A (ja) | 1990-06-18 | 1990-06-18 | 半導体保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0453169A true JPH0453169A (ja) | 1992-02-20 |
Family
ID=15686785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15912590A Pending JPH0453169A (ja) | 1990-06-18 | 1990-06-18 | 半導体保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0453169A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316421A (ja) * | 1995-05-24 | 1996-11-29 | Nec Corp | 半導体集積回路装置 |
| JP2007299790A (ja) * | 2006-04-27 | 2007-11-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びこれを備えたシステムｌｓｉ |
| JP2010034518A (ja) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5376678A (en) * | 1976-12-17 | 1978-07-07 | Nec Corp | Semiconductor device |
| JPS5648167A (en) * | 1979-09-26 | 1981-05-01 | Nec Corp | Semiconductor device |
| JPS61150262A (ja) * | 1984-12-24 | 1986-07-08 | Matsushita Electric Ind Co Ltd | 入力保護抵抗 |
| JPS6354771A (ja) * | 1986-08-25 | 1988-03-09 | Nec Corp | 半導体装置 |
-
1990
- 1990-06-18 JP JP15912590A patent/JPH0453169A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5376678A (en) * | 1976-12-17 | 1978-07-07 | Nec Corp | Semiconductor device |
| JPS5648167A (en) * | 1979-09-26 | 1981-05-01 | Nec Corp | Semiconductor device |
| JPS61150262A (ja) * | 1984-12-24 | 1986-07-08 | Matsushita Electric Ind Co Ltd | 入力保護抵抗 |
| JPS6354771A (ja) * | 1986-08-25 | 1988-03-09 | Nec Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316421A (ja) * | 1995-05-24 | 1996-11-29 | Nec Corp | 半導体集積回路装置 |
| JP2007299790A (ja) * | 2006-04-27 | 2007-11-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びこれを備えたシステムｌｓｉ |
| JP2010034518A (ja) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002305207A (ja) | 薄膜ｓｏｉ技術でのラテラル半導体構成要素 | |
| KR0159451B1 (ko) | 반도체장치의 보호회로 | |
| JP2000156495A (ja) | 高耐圧横型半導体装置 | |
| JPH0715006A (ja) | 集積化構体保護装置 | |
| JP2001044431A (ja) | 半導体装置 | |
| JPH01103851A (ja) | 高耐圧半導体素子 | |
| JP5243773B2 (ja) | 静電気保護用半導体装置 | |
| US5077590A (en) | High voltage semiconductor device | |
| JP2878689B2 (ja) | 高耐圧半導体素子 | |
| JP4431761B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPS62176168A (ja) | 縦型ｍｏｓトランジスタ | |
| JP2601143B2 (ja) | 半導体装置 | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| JPH10321857A (ja) | 高破壊耐量ｍｏｓ型半導体装置 | |
| JP3275850B2 (ja) | 高耐圧ダイオードとその製造方法 | |
| JP5022013B2 (ja) | 静電気保護用半導体装置および自動車用複合ｉｃ | |
| JP2008098479A (ja) | 静電気保護用半導体装置 | |
| JPH0453169A (ja) | 半導体保護装置 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JPH11289050A (ja) | 半導体装置 | |
| JP2005108980A (ja) | 半導体装置 | |
| JPS62141754A (ja) | 高耐圧半導体装置 | |
| JP2907504B2 (ja) | 半導体装置 | |
| JPS61174672A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH0997844A (ja) | 半導体集積回路装置 |