JP4017573B2 - ダイオード - Google Patents
ダイオード Download PDFInfo
- Publication number
- JP4017573B2 JP4017573B2 JP2003276183A JP2003276183A JP4017573B2 JP 4017573 B2 JP4017573 B2 JP 4017573B2 JP 2003276183 A JP2003276183 A JP 2003276183A JP 2003276183 A JP2003276183 A JP 2003276183A JP 4017573 B2 JP4017573 B2 JP 4017573B2
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- region
- conductivity type
- impurity diffusion
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012535 impurity Substances 0.000 claims description 153
- 238000009792 diffusion process Methods 0.000 claims description 101
- 239000010410 layer Substances 0.000 claims description 81
- 239000002184 metal Substances 0.000 claims description 60
- 239000011229 interlayer Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 229920005591 polysilicon Polymers 0.000 description 20
- 230000005611 electricity Effects 0.000 description 18
- 230000003068 static effect Effects 0.000 description 18
- 238000000206 photolithography Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
例えば入出力端子に負極の静電気が印加されると、図2のダイオードは、逆方向の電圧が印加された状態になる。これにより、メタル配線層16が負極の静電気で高電位に充電され、配線部16bの下部において、N型不純物拡散領域12とP型不純物拡散領域13にまたがるフィールド酸化膜14の直下部だけにP型反転層IPと空乏層DEが形成される。一方、メタル配線層16が存在しない領域のフィールド酸化膜14の下部では、このメタル配線層16からの電界を受けないので、P型反転層IPと空乏層DEは形成されない。
まず、シリコン基板上にシリコン窒化膜を形成後、ホトリソグラフィによってフィールド酸化膜14を形成すべき領域の窒化膜を除去し、更にこのホトリソグラフィに用いたレジストを除去する。そして、窒化膜が除去された領域を熱酸化することによって所定の位置にフィールド酸化膜14を形成する。
入出力端子に正極の静電気が印加されると、図1のダイオードのメタル配線層21に正極、メタル配線層22に負極の電圧が印加される。これにより、アノードであるP型不純物拡散領域12と、カソードであるN型不純物拡散領域13の間には、順方向の電圧が印加され、許容範囲の静電気サージは問題なく吸収される。
まず、シリコン基板上にシリコン窒化膜を形成した後、ホトリソグラフィによってフィールド酸化膜14を形成すべき領域の窒化膜を除去し、更にこのホトリソグラフィに用いたレジストを除去する。そして、窒化膜が除去された領域を熱酸化することによって所定の位置にフィールド酸化膜14を形成する。
入出力端子に正極の静電気が印加されると、メタル配線層16Xに正極、メタル配線層17に負極の電圧が印加される。これにより、アノードであるP型不純物拡散領域12と、カソードであるN型不純物拡散領域13の間には、順方向の電圧が印加され、許容範囲の静電気サージは問題なく吸収される。
まず、シリコン基板上にシリコン窒化膜を形成した後、ホトリソグラフィによってフィールド酸化膜14を形成すべき領域の窒化膜を除去し、このホトリソグラフィに用いたレジストを除去する。そして、窒化膜が除去された領域を熱酸化することによって所定の位置にフィールド酸化膜14を形成する。更に、ダイオード形成領域に酸化膜とポリシリコン層を順次形成した後、ホトリソグラフィを用いたパターニングにより、酸化膜19とポリシリコン電極20を形成する。
このダイオードの動作は、実施例2のダイオードの動作とほぼ同様である。
12 P型不純物拡散領域
13,13X N型不純物拡散領域
13a 高濃度N型不純物拡散領域
13b 低濃度N型不純物拡散領域
14 フィールド酸化膜
15 層間絶縁膜
16,16X,17,21,22 メタル配線層
18 絶縁膜
19 酸化膜
20 ポリシリコン電極
IP P型反転層
DE 空乏層
Claims (3)
- 低濃度の第1導電型の不純物を有するシリコン基板の表面に高濃度の第2導電型の不純物が拡散されて形成された第2導電型不純物領域と、
前記第2導電型不純物領域から所定幅の分離領域を隔てて該第2導電型不純物領域を取り囲むように前記シリコン基板の表面に高濃度の第1導電型の不純物が拡散されて形成された第1導電型不純物領域と、
前記第1及び第2導電型不純物領域が形成された前記シリコン基板の表面を覆うように形成された層間絶縁膜と、
前記層間絶縁膜を介して前記第2導電型不純物領域と前記分離領域の表面全体上に、前記第1導電型不純物領域と該分離領域との境界領域を完全に覆うように形成され、該層間絶縁膜に設けられた接続口を通して該第2導電型不純物領域に電気的に接続された外部接続用の第1のメタル配線層と、
前記第1のメタル配線層との交差箇所を除き、前記層間絶縁膜を介して前記第1導電型不純物領域をほぼ覆うように形成され、該層間絶縁膜に設けられた接続口を通して該第1導電型不純物領域に電気的に接続された外部接続用の第2のメタル配線層とを、
備えたことを特徴とするダイオード。 - 低濃度の第1導電型の不純物を有するシリコン基板の表面に高濃度の第2導電型の不純物が拡散されて形成された第2導電型不純物領域と、
前記第2導電型不純物領域から所定幅の分離領域を隔てて該第2導電型不純物領域を取り囲むように前記シリコン基板の表面に高濃度の第1導電型の不純物が拡散されて形成された第1導電型不純物領域と、
前記シリコン基板の分離領域の表面全体に絶縁膜を介して形成された電極と、
前記第1及び第2導電型不純物領域と前記電極が形成された前記シリコン基板の表面を覆うように形成された層間絶縁膜と、
前記層間絶縁膜を介して前記第2導電型不純物領域の上に形成され、該層間絶縁膜に設けられた接続口を通して該第2導電型不純物領域と前記電極に電気的に接続された外部接続用の第1のメタル配線層と、
前記第1のメタル配線層との交差箇所を除き、前記層間絶縁膜を介して前記第1導電型不純物領域をほぼ覆うように形成され、該層間絶縁膜に設けられた接続口を通して該第1導電型不純物領域に電気的に接続された外部接続用の第2のメタル配線層とを、
備えたことを特徴とするダイオード。 - 前記第1導電型不純物領域は、内側に設けられた高濃度不純物拡散領域と、該高濃度不純物拡散領域の外側に設けられた低濃度不純物拡散領域からなる2重構造を有することを特徴とする請求項2記載のダイオード。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003276183A JP4017573B2 (ja) | 2003-07-17 | 2003-07-17 | ダイオード |
US10/736,706 US7012308B2 (en) | 2003-07-17 | 2003-12-17 | Diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003276183A JP4017573B2 (ja) | 2003-07-17 | 2003-07-17 | ダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005039127A JP2005039127A (ja) | 2005-02-10 |
JP4017573B2 true JP4017573B2 (ja) | 2007-12-05 |
Family
ID=34056153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003276183A Expired - Fee Related JP4017573B2 (ja) | 2003-07-17 | 2003-07-17 | ダイオード |
Country Status (2)
Country | Link |
---|---|
US (1) | US7012308B2 (ja) |
JP (1) | JP4017573B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3760945B2 (ja) * | 2004-04-01 | 2006-03-29 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
JP2008085187A (ja) * | 2006-09-28 | 2008-04-10 | Sanyo Electric Co Ltd | 半導体装置 |
JP2008085186A (ja) * | 2006-09-28 | 2008-04-10 | Sanyo Electric Co Ltd | 半導体装置 |
JP5448584B2 (ja) * | 2008-06-25 | 2014-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN101668381B (zh) * | 2008-09-03 | 2012-07-25 | 深圳富泰宏精密工业有限公司 | 电子装置 |
JP5732763B2 (ja) * | 2010-07-20 | 2015-06-10 | 大日本印刷株式会社 | Esd保護素子を備える半導体装置およびesd保護素子を備える半導体装置の製造方法 |
KR20130008279A (ko) * | 2011-07-12 | 2013-01-22 | 삼성전자주식회사 | 파워 반도체 소자 |
DE102013100596B4 (de) | 2012-01-27 | 2023-09-07 | Samsung Electronics Co. Ltd. | Nichtflüchtiges Speichersystem mit Programmier- und Löschverfahren und Blockverwaltungsverfahren |
JP6056243B2 (ja) * | 2012-07-27 | 2017-01-11 | 株式会社ソシオネクスト | 半導体装置およびその製造方法 |
US10541243B2 (en) * | 2015-11-19 | 2020-01-21 | Samsung Electronics Co., Ltd. | Semiconductor device including a gate electrode and a conductive structure |
US11171131B2 (en) * | 2018-08-29 | 2021-11-09 | Stmicroelectronics International N.V. | Multi-fingered diode with reduced capacitance and method of making the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446302A (en) * | 1993-12-14 | 1995-08-29 | Analog Devices, Incorporated | Integrated circuit with diode-connected transistor for reducing ESD damage |
JP2870450B2 (ja) | 1995-05-24 | 1999-03-17 | 日本電気株式会社 | 半導体集積回路装置 |
-
2003
- 2003-07-17 JP JP2003276183A patent/JP4017573B2/ja not_active Expired - Fee Related
- 2003-12-17 US US10/736,706 patent/US7012308B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20050012181A1 (en) | 2005-01-20 |
US7012308B2 (en) | 2006-03-14 |
JP2005039127A (ja) | 2005-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI415223B (zh) | Semiconductor device and manufacturing method thereof | |
US7952137B2 (en) | Trench semiconductor device and method of making the same | |
US9166037B2 (en) | Power semiconductor device with electrostatic discharge structure | |
JP2005347539A (ja) | 半導体装置 | |
JP3144330B2 (ja) | 半導体装置 | |
JP2007134469A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP4017573B2 (ja) | ダイオード | |
JP2007220814A (ja) | 半導体装置 | |
WO2010052816A1 (ja) | 半導体装置 | |
US6835624B2 (en) | Semiconductor device for protecting electrostatic discharge and method of fabricating the same | |
CN106960841B (zh) | 高压晶体管 | |
KR101712629B1 (ko) | Esd 보호 소자와 그 제조 방법 및 그 보호 소자를 포함하는 전기전자장치 | |
JP2007294765A (ja) | 半導体装置 | |
JP2008172165A (ja) | 半導体装置 | |
JP2010021218A (ja) | 半導体装置 | |
JP4423466B2 (ja) | 半導体装置 | |
JP3123489B2 (ja) | 半導体集積回路における静電保護回路及びその製造方法 | |
JP5925419B2 (ja) | オフトラ型esd保護素子およびその製造方法 | |
JP2014038922A (ja) | 半導体装置 | |
JP2006108249A (ja) | 半導体装置及びその製造方法 | |
CN218568842U (zh) | 一种自保护nldmos结构 | |
JP2006086239A (ja) | 半導体装置およびその製造方法 | |
JP2004140158A (ja) | 静電サージ保護用ダイオード | |
JP2001036006A (ja) | 半導体集積回路の入出力保護装置 | |
JP2012028380A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4017573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |