JP4017573B2 - ダイオード - Google Patents

ダイオード Download PDF

Info

Publication number
JP4017573B2
JP4017573B2 JP2003276183A JP2003276183A JP4017573B2 JP 4017573 B2 JP4017573 B2 JP 4017573B2 JP 2003276183 A JP2003276183 A JP 2003276183A JP 2003276183 A JP2003276183 A JP 2003276183A JP 4017573 B2 JP4017573 B2 JP 4017573B2
Authority
JP
Japan
Prior art keywords
type impurity
region
conductivity type
impurity diffusion
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003276183A
Other languages
English (en)
Other versions
JP2005039127A (ja
Inventor
且宏 加藤
憲治 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003276183A priority Critical patent/JP4017573B2/ja
Priority to US10/736,706 priority patent/US7012308B2/en
Publication of JP2005039127A publication Critical patent/JP2005039127A/ja
Application granted granted Critical
Publication of JP4017573B2 publication Critical patent/JP4017573B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体集積回路装置に組み込まれる静電破壊防止用のダイオードに関するものである。
半導体集積回路装置は、シリコン基板上に数nm〜数10nmの薄い絶縁膜と数100nm〜数10μmの浅い不純物拡散層で、微小な回路を構成しているという構造的な特徴のため、外部から高圧の静電気が印加されると容易に破壊されてしまうという本質的な弱点を抱えている。この静電気から回路を保護するため、外部に接続される入出力端子(入力端子または出力端子)と電源及び接地端子との間に、通常の入出力信号に対して逆方向となるようにダイオードを接続した保護回路が設けられている。
即ち、入出力端子と電源端子との間には、アノードがこの入出力端子に接続され、カソードが電源端子に接続されたP+N−型のダイオードが接続されている。更に、入出力端子と接地端子との間には、カソードがこの入出力端子に接続され、アノードが接地端子に接続されたP−N+型のダイオードが接続されている。
図2(a),(b)は、従来の静電破壊防止用のダイオードの構造を示す図であり、同図(a)は平面図、及び同図(b)は同図(a)におけるX−X線に沿う部分の断面図である。
このダイードは入出力端子と電源端子との間に接続される一般的なP+N−型のもので、低濃度のN型シリコンウエル領域11の表面に設けられてアノードを形成する高濃度のP型不純物拡散領域12と、このP型不純物拡散領域12の周囲を囲んでカソードを形成する高濃度のN型不純物拡散領域13を有している。P型不純物拡散領域12とN型不純物拡散領域13とを分離する分離領域と、このN型不純物拡散領域13の外側のN型シリコンウエル領域11の表面には、フィールド酸化膜14が形成されている。更に、これらの不純物拡散領域12,13とフィールド酸化膜14の表面が、層間絶縁膜15で覆われている。層間絶縁膜15の上には、アノードとカソードをそれぞれ入出力端子と電源端子に接続するためのメタル配線層16,17が形成されている。
メタル配線層16は、P型不純物拡散領域12に対応して、これよりも一回り小さく形成されたアノード部16aとこのアノード部16aを入出力端子に接続する配線部16bを有している。更に、アノード部16aとP型不純物拡散領域12との間は、層間絶縁膜15に設けられた複数の接続口に充填された接続メタル16cで接続されている。
メタル配線層17は、N型不純物拡散領域13に対応して、これよりも一回り小さく形成された帯状のカソード部17aとこのカソード部17aを電源端子に接続する配線部17bを有している。但し、カソード部17aの一部は、メタル層16の配線部16bとの交差を避けるために、切り取られている。また、カソード部17aとN型不純物拡散領域13との間は、層間絶縁膜15に設けられた複数の接続口に充填された接続メタル17cで接続されている。更に、メタル配線層16,17の上には、絶縁膜18が形成され、その上に図示しない配線層等が形成されている。
なお、入出力端子と接地端子との間に接続される一般的なP−N+型のダイオードは、半導体の導電型を逆にしたもので、同様の構造となっている。
このような静電破壊防止用のダイオードを設けることにより、入出力端子に正極の静電気が印加されたときには、順方向となるP+N−型のダイオードを介して、静電気サージが電源端子側へ放出される。また、入出力端子に負極の静電気が印加されたときには、順方向となるP−N+型のダイオードを介して、静電気サージが接地端子側へ放出される。これにより、静電気の内部への侵入を阻止し、内部回路を静電破壊から防止するようになっている。
特開平8−316421号公報 EOS/EDS SYMPOSIUM(1997),S.Voldman 他、「Dynamic Threshold Body- and Gate- Coupled SOIESD Protection Networks」p.210-220
解決しようとする問題点は、例えば、入出力端子に正極の静電気が印加され、順方向となるP+N−型のダイオードを介して静電気サージが電源端子側へ放出されている期間中に、この入出力端子と接地端子の間に接続されて逆方向となるP−N+型のダイオードにも静電気サージが印加され、このP−N+型のダイオードが破壊されることである。また、入出力端子に負極の静電気が印加されたときには、逆方向となるP+N−型のダイオードが破壊される。
この破壊は、次のような現象によって生ずるものと考えられる。
例えば入出力端子に負極の静電気が印加されると、図2のダイオードは、逆方向の電圧が印加された状態になる。これにより、メタル配線層16が負極の静電気で高電位に充電され、配線部16bの下部において、N型不純物拡散領域12とP型不純物拡散領域13にまたがるフィールド酸化膜14の直下部だけにP型反転層IPと空乏層DEが形成される。一方、メタル配線層16が存在しない領域のフィールド酸化膜14の下部では、このメタル配線層16からの電界を受けないので、P型反転層IPと空乏層DEは形成されない。
このような局部的に形成されたP型反転層IPを介し、N型不純物拡散領域12からP型不純物拡散領域13にサージ電流が流れることにより、局所的な雪崩降伏が生じる。この雪崩降伏により、サージ電流が集中して流れる箇所が異常に加熱され、その温度上昇によって絶縁が永久的に破壊される。
本発明は、静電破壊防止用のダイオードの構造を工夫することによって、逆方向の静電気サージが印加されたときに、局所的な雪崩降伏現象を起こすことをなくし、良好な静電気破壊耐性を有するダイオードを提供するものである。
本発明の内の請求項1は、静電破壊防止用のダイオードを、低濃度の第1導電型の不純物を有するシリコン基板の表面に高濃度の第2導電型の不純物が拡散されて形成された第2導電型不純物領域と、前記第2導電型不純物領域から所定幅の分離領域を隔てて該第2導電型不純物領域を取り囲むように前記シリコン基板の表面に高濃度の第1導電型の不純物が拡散されて形成された第1導電型不純物領域と、前記第1及び第2導電型不純物領域が形成された前記シリコン基板の表面を覆うように形成された層間絶縁膜と、前記層間絶縁膜を介して前記第2導電型不純物領域と前記分離領域の表面全体上に、前記第1導電型不純物領域と該分離領域との境界領域を完全に覆うように形成され、該層間絶縁膜に設けられた接続口を通して該第2導電型不純物領域に電気的に接続された外部接続用の第1のメタル配線層と、前記第1のメタル配線層との交差箇所を除き、前記層間絶縁膜を介して前記第1導電型不純物領域をほぼ覆うように形成され、該層間絶縁膜に設けられた接続口を通して該第1導電型不純物領域に電気的に接続された外部接続用の第2のメタル配線層とを備えた構成にしている。
また、請求項2及び3の発明は、第1及び第2導電型不純物領域間の分離領域の表面全体に絶縁膜を介して電極を形成し、この電極と第2導電型不純物領域とを第1のメタル配線層で電気的に接続している。
本発明の内の請求項1のダイオードは、第1及び第2導電型不純物領域間の分離領域を完全に覆うように第1のメタル配線層を構成している。また、請求項2及び3のダイオードは、分離領域の表面全体に第2導電型不純物領域と同電位に接続された電極を形成している。これにより、逆方向の静電気サージが印加されたときに、分離領域全体に均一な雪崩降伏現象が生じ、集中的な雪崩降伏による永久的な絶縁破壊を防止することができるという効果がある。
低濃度のN型シリコンウエル領域の表面に、アノードを形成する高濃度のP型不純物拡散領域を形成すると共に、このP型不純物拡散領域の周囲にほぼ均一な間隔の分離領域を挟んで、カソードを形成する高濃度のN型不純物拡散領域を形成する。更に、分離領域の表面に絶縁膜を介して電極を形成し、この表面に層間絶縁膜を介してアノード用のメタル配線層を形成し、P型不純物拡散領域及び電極と電気的に接続する。また、層間絶縁膜を介してカソード用のメタル配線層を形成し、N型不純物拡散領域と電気的に接続する。
図1(a),(b)は、本発明の実施例1を示す静電破壊防止用のダイオードの構造図であり、同図(a)は平面図、及び同図(b)は同図(a)におけるA−A線に沿う部分の断面図である。なお、図1(a),(b)において、図2中の要素と共通の要素には共通の符号が付されている。
このダイードは入出力端子と電源端子との間に接続されるP+N−型のもので、低濃度のN型シリコンウエル領域11の表面に設けられてアノードを形成するほぼ正方形の高濃度のP型不純物拡散領域12と、このP型不純物拡散領域12の周囲をほぼ均一な間隔で囲んでカソードを形成する高濃度のN型不純物拡散領域13を有している。P型不純物拡散領域12とN型不純物拡散領域13の間を分離する分離領域と、このN型不純物拡散領域13の外側のN型シリコンウエル領域11の表面には、フィールド酸化膜14が形成されている。更に、これらの不純物拡散領域12,13とフィールド酸化膜14の表面が、層間絶縁膜15で覆われている。層間絶縁膜15の上には、アノードとカソードをそれぞれ入出力端子と電源端子に接続するためのメタル配線層21,22が形成されている。
メタル配線層21は、P型不純物拡散領域12全体とこのP型不純物拡散領域12とN型不純物拡散領域13の間の分離領域を覆うように、大きく形成されたアノード部21aと、このアノード部21aを入出力端子に接続する配線部21bを有している。更に、アノード部21aとP型不純物拡散領域12との間は、層間絶縁膜15に設けられた複数の接続口に充填された接続メタル21cによって電気的に接続されている。
一方、メタル配線層22は、N型不純物拡散領域13に対応して、これよりも一回り小さく形成された四辺形の帯状のカソード部22aと、このカソード部22aを電源端子に接続する配線部22bを有している。但し、カソード部22aの一辺の一部は、メタル層21の配線部21bとの交差を避けるために、切り取られている。また、カソード部22aとN型不純物拡散領域13との間は、層間絶縁膜15に設けられた複数の接続口に充填された接続メタル22cによって電気的に接続されている。更に、メタル配線層21,22の上には、絶縁膜18が形成され、その上に図示しない配線層等が形成されている。
このダイオードの概略の製造工程は、次のとおりである。
まず、シリコン基板上にシリコン窒化膜を形成後、ホトリソグラフィによってフィールド酸化膜14を形成すべき領域の窒化膜を除去し、更にこのホトリソグラフィに用いたレジストを除去する。そして、窒化膜が除去された領域を熱酸化することによって所定の位置にフィールド酸化膜14を形成する。
次に、ホトリソグラフィによってカソードとなる領域以外をレジスト膜で覆い、高濃度のN型の不純物を注入してN型不純物拡散領域13を形成する。同様に、アノードとなる領域に高濃度のP型の不純物を注入し、P型不純物拡散領域12を形成する。
フィールド酸化膜14、P型不純物拡散領域12及びN型不純物拡散領域13が形成されたシリコン基板の表面全体に層間絶縁膜15を形成した後、この層間絶縁膜15の表面にレジスト剤を塗布し、ホトリソグラフィによって接続口を開口するためのレジストパターンを形成する。このレジストパターンを用いて層間絶縁膜15をエッチングして接続口を開口する。
更に、レジスト剤を除去した後、層間絶縁膜15の表面全体にメタル層を形成し、このメタル層をホトリソグラフィを使用してエッチングし、入出力端子及び電源端子に接続するためのメタル配線層21,22を形成する。メタル配線層21,22の表面に絶縁膜18を形成し、図1のダイオードが形成される。尚、その後、必要に応じて第2及び第3のメタル配線層等を形成する。
次に動作を説明する。
入出力端子に正極の静電気が印加されると、図1のダイオードのメタル配線層21に正極、メタル配線層22に負極の電圧が印加される。これにより、アノードであるP型不純物拡散領域12と、カソードであるN型不純物拡散領域13の間には、順方向の電圧が印加され、許容範囲の静電気サージは問題なく吸収される。
一方、入出力端子に負極の静電気が印加されると、このダイオードは、逆方向の電圧が印加された状態となり、メタル配線層21が負極の静電気で高電位に充電される。メタル配線層21は、層間絶縁膜15を介してP型不純物拡散領域12とN型不純物拡散領域13の間の、分離領域であるフィールド酸化膜14の全体を覆っている。このため、フィールド酸化膜14の下側のN型シリコンウエル領域11には、メタル配線層21に充電された静電気による負の電界によって、4辺の周囲すべてに均一なP型反転層IPと空乏層DEが形成される。これにより、P型不純物拡散領域12とN型不純物拡散領域13との分離領域全体に渡って形成されたP型反転層IPに電流が流れ、均一な雪崩降伏が発生する。
以上のように、この実施例1のダイオードは、入出力端子に接続されるメタル配線層21のアノード部21aを、P型不純物拡散領域12全体と、このP型不純物拡散領域12とN型不純物拡散領域13を分離するフィールド酸化膜14を覆うように構成している。これにより、逆方向の静電気サージが印加されたときに、フィールド酸化膜14の下側のN型シリコンウエル領域11に均一なP型反転層IPと空乏層DEが形成され、このP型反転層IPに均一な雪崩降伏が発生させることが可能になり、局所的な雪崩降伏現象を起こすことがなくなる。従って、集中的な電流による異常な発熱がなくなり、永久的な絶縁破壊を起こすことなく、良好な静電気破壊耐性を得ることができるという利点がある。
図3(a),(b)は、本発明の実施例2を示す静電破壊防止用のダイオードの構造図であり、同図(a)は平面図、及び同図(b)は同図(a)におけるB−B線に沿う部分の断面図である。なお、図3(a),(b)において、図2中の要素と共通の要素には共通の符号が付されている。
このダイードは図2のダイオードと同様に、入出力端子と電源端子との間に接続されるP+N−型のもので、N型シリコンウエル領域11の表面に、P型不純物拡散領域12と、N型不純物拡散領域13が形成されている。P型不純物拡散領域12とN型不純物拡散領域13とを分離する分離領域の表面全体には、酸化膜19を介して帯状のポリシリコン電極20が形成され、このN型不純物拡散領域13の外側のN型シリコンウエル領域11の表面には、フィールド酸化膜14が形成されている。
更に、これらの不純物拡散領域12,13、ポリシリコン電極20及びフィールド酸化膜14の表面は、層間絶縁膜15で覆われている。層間絶縁膜15の上には、アノードとポリシリコン電極20を入出力端子に接続するためのメタル配線層16Xと、カソードを電源端子に接続するためのメタル配線層17が形成されている。
メタル配線層16Xは、P型不純物拡散領域12に対応して、これよりも一回り小さく形成されたアノード部16aと、このアノード部16aを入出力端子に接続する配線部16bを有している。また、アノード部16aとP型不純物拡散領域12との間は、層間絶縁膜15に設けられた複数の接続口に充填された接続メタル16cで接続されている。更に、配線部16bは、層間絶縁膜15に設けられた接続口に充填された接続メタル16dで、ポリシリコン電極20に接続されている。
メタル配線層17は、N型不純物拡散領域13に対応して、これよりも一回り小さく形成された帯状のカソード部17aと、このカソード部17aを電源端子に接続する配線部17bを有している。但し、カソード部17aの一部は、メタル層16の配線部16bとの交差を避けるために、切り取られている。また、カソード部17aとN型不純物拡散領域13との間は、層間絶縁膜15に設けられた複数の接続口に充填された接続メタル17cで接続されている。更に、メタル配線層16,17の上には、絶縁膜18が形成され、その上に図示しない配線層等が形成されている。
このダイオードの概略の製造工程は、次のとおりである。
まず、シリコン基板上にシリコン窒化膜を形成した後、ホトリソグラフィによってフィールド酸化膜14を形成すべき領域の窒化膜を除去し、更にこのホトリソグラフィに用いたレジストを除去する。そして、窒化膜が除去された領域を熱酸化することによって所定の位置にフィールド酸化膜14を形成する。
次に、ダイオード形成領域に酸化膜とポリシリコン層を順次形成した後、ホトリソグラフィを用いたパターニングにより、酸化膜19とポリシリコン電極20を形成する。続いて、ホトリソグラフィによってカソードとなる領域以外をレジストパターンで覆い、高濃度のN型の不純物を注入して、N型不純物拡散領域13を形成する。同様に、アノードとなる領域に高濃度のP型の不純物を注入して、P型不純物拡散領域12を形成する。
フィールド酸化膜14、ポリシリコン電極20、P型不純物拡散領域12及びN型不純物拡散領域13が形成されたシリコン基板の表面全体に層間絶縁膜15を形成した後、この層間絶縁膜15の表面にレジスト剤を塗布し、ホトリソグラフィによって接続口を開口するためのレジストパターンを形成する。この後の工程は、実施例1と同様である。
次に動作を説明する。
入出力端子に正極の静電気が印加されると、メタル配線層16Xに正極、メタル配線層17に負極の電圧が印加される。これにより、アノードであるP型不純物拡散領域12と、カソードであるN型不純物拡散領域13の間には、順方向の電圧が印加され、許容範囲の静電気サージは問題なく吸収される。
一方、入出力端子に負極の静電気が印加されると、このダイオードは、逆方向の電圧が印加された状態となり、メタル配線層16Xが負極の静電気で高電位に充電される。メタル配線層16Xは、接続メタル16dを介してポリシリコン電極20に接続されているので、このポリシリコン電極20も負極の静電気で高電位に充電される。このため、酸化膜19の下側のN型シリコンウエル領域11には、ポリシリコン電極20に充電された静電気による負の電界により、4辺の周囲すべてに均一なP型反転層IPと空乏層DEが形成される。これにより、P型不純物拡散領域12とN型不純物拡散領域13との接合部全体に渡って形成されたP型反転層IPに電流が流れ、均一な雪崩降伏が発生する。
以上のように、この実施例2のダイオードは、P型不純物拡散領域12とN型不純物拡散領域13とを分離する分離領域に、酸化膜19を介してポリシリコン電極20を設け、このポリシリコン電極20をメタル配線層16Xに接続している。これにより、逆方向の静電気サージが印加されたときに、分離領域のN型シリコンウエル領域11に均一なP型反転層IPと空乏層DEが形成され、実施例1と同様の利点が得られる。
更に、酸化膜19は、図1におけるフィールド酸化膜14及び層間絶縁膜15よりも極めて薄く形成することができる(例えば、酸化膜19は10nm程度、フィールド酸化膜14及び層間絶縁膜15はそれぞれ600nm程度)。これにより、図1よりも深いP型反転層IPを形成することが可能になり、このP型反転層IPに流れる静電気サージの電流密度が低減され、更に良好な静電気破壊耐性を得ることができる。
図4(a),(b)は、本発明の実施例3を示す静電破壊防止用のダイオードの構造図であり、同図(a)は平面図、及び同図(b)は同図(a)におけるC−C線に沿う部分の断面図である。なお、図4(a),(b)において、図3中の要素と共通の要素には共通の符号が付されている。
このダイードは、図3中のN型不純物拡散領域13に代えて、若干構造の異なるN型不純物拡散領域13Xを設けている。即ち、このN型不純物拡散領域13Xは、内側に高濃度N型不純物拡散領域13aを設け、その外側に低濃度N型不純物拡散領域13bを設けた2重構造となっている。これにより、ポリシリコン電極20と高濃度N型不純物拡散領域13aとの間が、低濃度N型不純物拡散領域13bによって所定の距離だけ隔てられた構造となる。そして、高濃度N型不純物拡散領域13aとメタル配線層17のカソード部17aとの間が、層間絶縁膜15に設けられた複数の接続口に充填された接続メタル17cで接続されている。その他の構成は、図1と同様である。
このダイオードの概略の製造工程は、次のとおりである。
まず、シリコン基板上にシリコン窒化膜を形成した後、ホトリソグラフィによってフィールド酸化膜14を形成すべき領域の窒化膜を除去し、このホトリソグラフィに用いたレジストを除去する。そして、窒化膜が除去された領域を熱酸化することによって所定の位置にフィールド酸化膜14を形成する。更に、ダイオード形成領域に酸化膜とポリシリコン層を順次形成した後、ホトリソグラフィを用いたパターニングにより、酸化膜19とポリシリコン電極20を形成する。
次に、ホトリソグラフィによってカソードとなる領域以外をレジストパターンで覆い、このカソードとなる領域に低濃度のN型の不純物を注入する。続いて、高濃度N型不純物拡散領域13aとなる領域以外をレジストパターンで覆い、高濃度のN型の不純物を注入する。これにより、高濃度N型不純部拡散領域13aと低濃度N型不純部拡散領域13bで構成されるN型不純物拡散領域13Xが形成される。更に、ホトリソグラフィによってアノードとなる領域以外をレジストパターンで覆い、このアノードとなる領域に高濃度のP型の不純物を注入し、P型不純物拡散領域12を形成する。
フィールド酸化膜14、ポリシリコン電極20、P型不純物拡散領域12及びN型不純物拡散領域13Xが形成されたシリコン基板の表面全体に層間絶縁膜15を形成した後、この層間絶縁膜15の表面にレジスト剤を塗布し、ホトリソグラフィによって接続口を開口するためのレジストパターンを形成する。その後の工程は、実施例1と同様である。
このダイオードの動作は、実施例2のダイオードの動作とほぼ同様である。
但し、逆方向の電圧、即ち、入出力端子に負極の静電気が印加されたとき、図4(b)に示すように、酸化膜19の下側のN型シリコンウエル領域11に形成されるP型反転層IPと空乏層DEが、低濃度N型不純物拡散領域13bの内部にまで広がる。これにより、PN接合箇所が高濃度N型不純物拡散領域13aと低濃度N型不純物拡散領域13bの境界部分に移動する。従って、PN接合箇所は、酸化膜19及びポリシリコン電極20から離れた箇所に形成されることになる。
以上のように、この実施例3のダイオードは、P型不純物拡散領域12とN型不純物拡散領域13Xとを分離する分離領域に、酸化膜19を介してポリシリコン電極20を設け、このポリシリコン電極20をメタル配線層16Xに接続している。これにより、実施例2と同様の利点が得られる。
更に、N型不純物拡散領域13Xを、内側の高濃度N型不純物拡散領域13aと外側の低濃度N型不純物拡散領域13bによる2重構造とし、高濃度N型不純物拡散領域13aをポリシリコン電極20から所定の距離だけ隔てている。これにより、逆方向電圧が印加されたときに形成されるPN接合箇所が酸化膜19及びポリシリコン電極20から離れるので、静電気サージによるこの酸化膜19の永久的な破壊が抑制され、より一層良好な静電気破壊耐性を得ることができる。
また、このダイードは、低濃度の不純物領域の内側に高濃度の不純物を拡散させて製造するという、従来の高耐圧トランジスタと同様の製造工程を用いることができるので、製造に当たって特殊な工程を追加する必要がないという利点がある。
本発明の活用例として、例えば、次のようなものがある。
(a) 入出力端子と電源端子との間に接続するP+N−型のダイオードについて説明したが、半導体の導電型を逆にすることにより、入出力端子と接地端子との間に接続するP−N+型のダイオードを構成することができる。
(b) P型不純物拡散領域12の形状をほぼ正方形として説明したが、長方形または円形等にしても良い。
(c) 図1におけるメタル配線層21のアノード部21aは、P型不純物拡散領域12と分離領域のすべてを覆うようにほぼ正方形となっているが、アノード部21aはこれらのP型不純物拡散領域12と分離領域のすべてを覆う必要はなく、N型不純物拡散領域13と分離領域との境界部分を完全に覆うことができる形状であれば良い。
本発明の実施例1を示す静電破壊防止用のダイオードの構造図である。 従来の静電破壊防止用のダイオードの構造を示す図である。 本発明の実施例2を示す静電破壊防止用のダイオードの構造図である。 本発明の実施例3を示す静電破壊防止用のダイオードの構造図である。
符号の説明
11 N型シリコンウエル領域
12 P型不純物拡散領域
13,13X N型不純物拡散領域
13a 高濃度N型不純物拡散領域
13b 低濃度N型不純物拡散領域
14 フィールド酸化膜
15 層間絶縁膜
16,16X,17,21,22 メタル配線層
18 絶縁膜
19 酸化膜
20 ポリシリコン電極
IP P型反転層
DE 空乏層

Claims (3)

  1. 低濃度の第1導電型の不純物を有するシリコン基板の表面に高濃度の第2導電型の不純物が拡散されて形成された第2導電型不純物領域と、
    前記第2導電型不純物領域から所定幅の分離領域を隔てて該第2導電型不純物領域を取り囲むように前記シリコン基板の表面に高濃度の第1導電型の不純物が拡散されて形成された第1導電型不純物領域と、
    前記第1及び第2導電型不純物領域が形成された前記シリコン基板の表面を覆うように形成された層間絶縁膜と、
    前記層間絶縁膜を介して前記第2導電型不純物領域と前記分離領域の表面全体上に、前記第1導電型不純物領域と該分離領域との境界領域を完全に覆うように形成され、該層間絶縁膜に設けられた接続口を通して該第2導電型不純物領域に電気的に接続された外部接続用の第1のメタル配線層と、
    前記第1のメタル配線層との交差箇所を除き、前記層間絶縁膜を介して前記第1導電型不純物領域をほぼ覆うように形成され、該層間絶縁膜に設けられた接続口を通して該第1導電型不純物領域に電気的に接続された外部接続用の第2のメタル配線層とを、
    備えたことを特徴とするダイオード。
  2. 低濃度の第1導電型の不純物を有するシリコン基板の表面に高濃度の第2導電型の不純物が拡散されて形成された第2導電型不純物領域と、
    前記第2導電型不純物領域から所定幅の分離領域を隔てて該第2導電型不純物領域を取り囲むように前記シリコン基板の表面に高濃度の第1導電型の不純物が拡散されて形成された第1導電型不純物領域と、
    前記シリコン基板の分離領域の表面全体に絶縁膜を介して形成された電極と、
    前記第1及び第2導電型不純物領域と前記電極が形成された前記シリコン基板の表面を覆うように形成された層間絶縁膜と、
    前記層間絶縁膜を介して前記第2導電型不純物領域の上に形成され、該層間絶縁膜に設けられた接続口を通して該第2導電型不純物領域と前記電極に電気的に接続された外部接続用の第1のメタル配線層と、
    前記第1のメタル配線層との交差箇所を除き、前記層間絶縁膜を介して前記第1導電型不純物領域をほぼ覆うように形成され、該層間絶縁膜に設けられた接続口を通して該第1導電型不純物領域に電気的に接続された外部接続用の第2のメタル配線層とを、
    備えたことを特徴とするダイオード。
  3. 前記第1導電型不純物領域は、内側に設けられた高濃度不純物拡散領域と、該高濃度不純物拡散領域の外側に設けられた低濃度不純物拡散領域からなる2重構造を有することを特徴とする請求項2記載のダイオード。
JP2003276183A 2003-07-17 2003-07-17 ダイオード Expired - Fee Related JP4017573B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003276183A JP4017573B2 (ja) 2003-07-17 2003-07-17 ダイオード
US10/736,706 US7012308B2 (en) 2003-07-17 2003-12-17 Diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003276183A JP4017573B2 (ja) 2003-07-17 2003-07-17 ダイオード

Publications (2)

Publication Number Publication Date
JP2005039127A JP2005039127A (ja) 2005-02-10
JP4017573B2 true JP4017573B2 (ja) 2007-12-05

Family

ID=34056153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003276183A Expired - Fee Related JP4017573B2 (ja) 2003-07-17 2003-07-17 ダイオード

Country Status (2)

Country Link
US (1) US7012308B2 (ja)
JP (1) JP4017573B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3760945B2 (ja) * 2004-04-01 2006-03-29 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2008085187A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
JP2008085186A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
JP5448584B2 (ja) 2008-06-25 2014-03-19 株式会社半導体エネルギー研究所 半導体装置
CN101668381B (zh) * 2008-09-03 2012-07-25 深圳富泰宏精密工业有限公司 电子装置
JP5732763B2 (ja) * 2010-07-20 2015-06-10 大日本印刷株式会社 Esd保護素子を備える半導体装置およびesd保護素子を備える半導体装置の製造方法
KR20130008279A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 파워 반도체 소자
DE102013100596B4 (de) 2012-01-27 2023-09-07 Samsung Electronics Co. Ltd. Nichtflüchtiges Speichersystem mit Programmier- und Löschverfahren und Blockverwaltungsverfahren
JP6056243B2 (ja) * 2012-07-27 2017-01-11 株式会社ソシオネクスト 半導体装置およびその製造方法
US10541243B2 (en) * 2015-11-19 2020-01-21 Samsung Electronics Co., Ltd. Semiconductor device including a gate electrode and a conductive structure
US11171131B2 (en) * 2018-08-29 2021-11-09 Stmicroelectronics International N.V. Multi-fingered diode with reduced capacitance and method of making the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446302A (en) * 1993-12-14 1995-08-29 Analog Devices, Incorporated Integrated circuit with diode-connected transistor for reducing ESD damage
JP2870450B2 (ja) 1995-05-24 1999-03-17 日本電気株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
US20050012181A1 (en) 2005-01-20
US7012308B2 (en) 2006-03-14
JP2005039127A (ja) 2005-02-10

Similar Documents

Publication Publication Date Title
TWI415223B (zh) Semiconductor device and manufacturing method thereof
US7952137B2 (en) Trench semiconductor device and method of making the same
JP4209432B2 (ja) 静電破壊保護装置
US9166037B2 (en) Power semiconductor device with electrostatic discharge structure
JP2005347539A (ja) 半導体装置
JP3144330B2 (ja) 半導体装置
JP2007134469A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4017573B2 (ja) ダイオード
JP2007220814A (ja) 半導体装置
WO2010052816A1 (ja) 半導体装置
US6835624B2 (en) Semiconductor device for protecting electrostatic discharge and method of fabricating the same
CN106960841B (zh) 高压晶体管
KR101712629B1 (ko) Esd 보호 소자와 그 제조 방법 및 그 보호 소자를 포함하는 전기전자장치
JP2007294765A (ja) 半導体装置
JP2010021218A (ja) 半導体装置
JP2008172165A (ja) 半導体装置
JP4423466B2 (ja) 半導体装置
JP3123489B2 (ja) 半導体集積回路における静電保護回路及びその製造方法
JP4597618B2 (ja) 半導体装置およびその製造方法
JP5925419B2 (ja) オフトラ型esd保護素子およびその製造方法
JP2014038922A (ja) 半導体装置
JP2006108249A (ja) 半導体装置及びその製造方法
CN218568842U (zh) 一种自保护nldmos结构
JP2004140158A (ja) 静電サージ保護用ダイオード
JP2001036006A (ja) 半導体集積回路の入出力保護装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070918

R150 Certificate of patent or registration of utility model

Ref document number: 4017573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees