CN218568842U - 一种自保护nldmos结构 - Google Patents

Abstract

本实用新型公开了一种自保护NLDMOS结构，涉及半导体技术领域，N型埋层位于P型衬底和P型外延层之间，P型衬底内有P型掺杂阳极层，N型埋层与P型掺杂阳极层构成钳位保护二极管，N型埋层的相邻位置有P型掺杂阳极层引出环；P型掺杂阳极层引出环上设有P阱；P阱与位于硅表面的P+有源区连接；P+有源区为钳位保护二极管的阳极引出端；N型埋层上有N阱，N阱与硅表面的N+有源区连接，N+有源区为钳位保护二极管的阴极引出端；本实用新型通过增加注入P型掺杂阳极层，在NLDMOS本身的隔离N型埋层与衬底之间的硅体内形成一个雪崩击穿钳位原理的保护二极管，实现了不占用表面面积而提供电过应力自保护功能。

Description

一种自保护NLDMOS结构

技术领域

本实用新型涉及半导体相关技术领域，更具体的说是涉及一种自保护NLDMOS结构。

背景技术

电过应力是目前造成集成电路芯片中器件失效的主要原因。尤其是与系统外部端口直接连接的芯片管脚，非常容易受到各种类型的电过应力的冲击，这些电过应力的产生因素包括不稳定的电源输出，各种过电压、过电流的噪音，热插拔应用时的浪涌电流，湿气或者机械误短接现象以及静电释放等等，对于这些与系统接口连接的芯片管脚就要特别注意电过应力防护。

目前对于芯片的电过应力防护的主要方法是系统电路板上，在芯片外部加入分立的浪涌保护器件，如瞬态电压抑制二极管(TVS)进行电过应力保护，该外部的分立保护器件是实现电过应力保护钳位泄流的功能器件，要求具有很强的钳位电压和泄放电流的能力。但在移动终端轻薄化的趋势下，集成电过应力保护功能，省掉外部电压钳位器件，实现最大程度集成化是接口类芯片的主要研究方向，尤其在一些已有初级防护的系统中，只需芯片接口具备初级防护后的残压过电应力保护能力就可以满足要求。现有技术是在芯片的电路中额外增加浪涌检测电路以及钳位泄放保护管，利用过冲检测电路模块控制钳位保护管的开启，实现电压钳位并泄放掉系统ESD和浪涌脉冲能量，从而实现对内部开关管的保护功能。在这种方案下，电压钳位的最大电流的等级与钳位保护管的面积成正比，想要实现较高的ESD和浪涌保护等级，钳位保护管就会占用很大的芯片面积，使得芯片功能模块的面积效率就会降低，芯片成本大大增加；因此如何减少实现电过应力保护所需的芯片面积是本领域技术人员亟需解决的问题。

实用新型内容

有鉴于此，本实用新型提供了一种自保护NLDMOS结构，克服了上述缺陷。

为了实现上述目的，本实用新型采用如下技术方案：

一种自保护NLDMOS结构，包括：NLDMOS功率开关管，所述NLDMOS功率开关管的N型埋层位于P型衬底和P型外延层之间，所述P型衬底内有P型掺杂阳极层，所述P型掺杂阳极层成形于所述N型埋层对应位置，所述N型埋层与所述P型掺杂阳极层构成钳位保护二极管，所述N型埋层的相邻位置有P型掺杂阳极层引出环；所述P型掺杂阳极层引出环上设有P阱；所述P阱与位于硅表面的P+有源区连接；所述P+有源区为所述钳位保护二极管的阳极引出端；所述N型埋层上有N阱，所述N阱与硅表面的N+有源区连接，所述N+有源区为所述钳位保护二极管的阴极引出端。

可选的，所述钳位保护二极管的阴极与所述NLDMOS功率开关管的漏极短接；所述钳位保护二极管的阳极与所述P型衬底短接。

其优点在于，通过上述结构，即可在不占用芯片表面面积的情况下，实现电过应力自保护功能。

可选的，所述钳位保护二极管的击穿电压由所述P型掺杂阳极层的浓度控制。

可选的，所述钳位保护二极管的最低击穿电压应大于所述NLDMOS功率开关管的漏极对地最高工作电压的5％。

可选的，还包括P型外延缓冲层，所述P型外延缓冲层位于浓掺杂的P型衬底和P型外延层之间，所述P型掺杂阳极层在P型外延缓冲层上形成，所述N型埋层在所述P型外延缓冲层和P型外延层之间。

其优点在于，通过上述结构，可获得更低的二极管阳极寄生电阻，以此得到更佳的钳位性能。

经由上述的技术方案可知，与现有技术相比，本实用新型公开了一种自保护NLDMOS结构，通过增加注入P型掺杂阳极层这一结构，在NLDMOS本身的隔离N型埋层与衬底之间的硅体内形成一个雪崩击穿钳位原理的保护二极管，实现不占用表面面积而提供非常可观的系统ESD和EOS浪涌的电过应力自保护功能；既节省了芯片外部的瞬态电压抑制二极管，又节省系统板面积，又不增加芯片自身面积；高效率、低成本的解决BCD工艺中NLMOS电过应力防护的集成化保护面积过大的问题。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本实用新型的自保护NLDMOS的结构的布局俯视示意图；

图2为本实用新型的自保护NLDMOS硅表面平面布局俯视示意图；

其中，1为P型衬底；2为P型外延层；3为P型掺杂阳极层；4为N型埋层；5为P型掺杂阳极层引出环；6为N阱；7为P阱；8为浅槽隔离；9为P+有源区；10为N+有源区；11为漏极；12为栅极；13为源极；14为背栅极；15为重复的NLDMOS功率开关管；16为第二P+有源区；17第三P+有源区。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例公开了一种自保护NLDMOS结构，是一种依靠高压NLDMOS功率开关管自身面积实现过压钳位泄流的保护方案，如图1和图2所示，通过在高压NLDMOS功率开关管自身的N型埋层4下方的P型衬底1上，形成钳位保护二极管P型掺杂阳极层区域，进而形成一个N型埋层4对P型衬底1的一个雪崩击穿电压可调的钳位保护二极管，而且该钳位保护二极管的阴极和阳极均可由表面的有源区引出。钳位保护二极管的阴极由N型埋层4和高压NLDMOS的漏极11短接在一起，通过隔离的N阱6和漏极11在表面的N+有源区10引出。而其P型掺杂阳极区域通过衬底到围绕NLDMOS的P型掺杂阳极层引出环5，再经由P阱7同样从硅表面P+有源区9引出，作为钳位保护二极管的阳极引出端。由于主体的钳位保护二极管区域在高压NLDMOS功率开关管体内N型埋层4下方，与NLDMOS表面器件区域重合，因而可以不占额外面积，实现对NLDMOS自身的钳位保护功能。

从图1可见，从P+有源区9到第二P+有源区16之间硅表面包括重复的NLDMOS功率开关管15，NLDMOS功率开关管包括栅极12、源极13、漏极11以及背栅极14；在P+有源区9和第二P+有源区16及其中间的部分构成一个自保护NLDMOS单元；第二P+有源区16和第三P+有源区17及其中间的部分构成一个自保护NLDMOS单元。

在器件结构上，该自保护钳位二极管界面位于NLDMOS的N型埋层4的正下方的P型衬底1上，由NLDMOS的N型埋层4，P型掺杂阳极层3构成。

NLDMOS的N型埋层4位于P型掺杂阳极层3的正上方，且在P型外延层2和P型衬底1的中间，P型掺杂阳极层3位于P型衬底1内部，NLDMOS的N型埋层4的正下方。N型埋层4上方有N阱6，N阱6内在硅表面有N+有源区10，该N+有源区10构成了钳位保护二极管的阴极引出端。NLDMOS的N型埋层4周围相邻的有一圈P型掺杂阳极层引出环5，该P型掺杂阳极层引出环5上方无N型埋层4，P阱7位于P型掺杂阳极层引出环5的上方，P阱7内在硅表面有P+有源区9，该P+有源区9为钳位保护二极管的阳极引出端。

其中，P型掺杂阳极层引出环5与P型掺杂阳极层3同为在BCD工艺中增加同一层P型掺杂阳极层形成，区别在于P型掺杂阳极层引出环5的上方没有N型埋层4，所以向上反扩到P型外延层2中，更易于接触P阱7从硅表面引出。

在连接关系上，钳位保护二极管的阴极与NLDMOS的漏极11短接在一起，而钳位保护二极管的阳极和衬底短接在一起，这样就形成了对NLDMOS的漏极11对地进行钳位保护的二极管。

本实施例中，钳位保护二极管的击穿电压由钳位保护二极管的P型掺杂阳极层3的浓度来控制，P型掺杂阳极层3的浓度控制在1e16～3e17/cm³。该“P型掺杂阳极层/N型埋层”钳位保护二极管的最低击穿电压控制在高于被保护的NLDMOS漏极11对地最高工作电压5％以上。

在另一实施例中，在P型浓掺杂的低阻衬底上(本实施例中P型低阻衬底指电阻率小于等于0.05Ω*cm)，生长有P型外延缓冲层和NLDMOS所在的P型外延层2，P型掺杂阳极层3在P型外延缓冲层上形成，N型埋层4在P型外延缓冲层和P型外延层2之间；此结构会有更低的二极管阳极寄生电阻，可获得更佳的钳位性能。

一种自保护NLDMOS结构的制造步骤如下所示，

步骤1、在电阻率为8～12ohm*cm B掺杂的P型衬底1上，形成20nm到100nm的薄氧化层；

步骤2、在P型衬底1上进行P型掺杂阳极层3图形光刻；

步骤3、进行P型掺杂阳极层3注入，形成N型埋层4下P型掺杂阳极层3及环绕N型埋层4的P型掺杂阳极层引出环；

步骤4、在P型衬底1上进行BCD标准工艺的N型埋层4图形光刻和N型埋层4锑掺杂注入；

步骤5、BCD工艺中N型埋层4的热扩散推进，通常条件为1150℃～1250℃，120分钟以上；

步骤6、进行BCD工艺的前道工艺，此步骤包括生长BCD工艺表面器件所在的P型外延层2，形成高压N阱6和P阱7，形成浅槽隔离8和有源区，形成NLDMOS的背栅极14和N型漂移区，形成多晶硅栅极，形成有源区N+和P+浓掺杂引出，形成金属硅化物。通过N型埋层4上方的N阱6以及在硅表面的带有金属硅化物的N+有源区10，将钳位保护二极管的阴极引出到表面。通过P型掺杂阳极层引出环5上方的P阱7以及在硅表面的带有金属硅化物的P+有源区9，将钳位保护二极管的阳极引出到表面。

步骤7、进行BCD工艺的后道工艺，即形成有源区到金属的接触孔、金属走线以及金属走线层间通孔的工艺过程，通过金属可将该钳位保护二极管的阴极和阳极引出到压焊盘。

在另一实施例中，在步骤4之前还包括一次热扩散，温度为：950℃～1050℃，时间为：30～90分钟。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种自保护NLDMOS结构，包括：NLDMOS功率开关管，其特征在于，所述NLDMOS功率开关管的N型埋层(4)位于P型衬底(1)和P型外延层(2)之间，所述P型衬底(1)内有P型掺杂阳极层(3)，所述P型掺杂阳极层(3)成形于所述N型埋层(4)对应位置，所述N型埋层(4)与所述P型掺杂阳极层(3)构成钳位保护二极管，所述N型埋层(4)的相邻位置有P型掺杂阳极层引出环(5)；所述P型掺杂阳极层引出环(5)上设有P阱(7)；所述P阱(7)与P+有源区(9)连接，所述P+有源区(9)位于硅表面；所述P+有源区(9)为所述钳位保护二极管的阳极引出端；所述N型埋层(4)上有N阱(6)，所述N阱(6)与N+有源区(10)连接，所述N+有源区(10)位于硅表面，所述N+有源区(10)为所述钳位保护二极管的阴极引出端。

2.根据权利要求1所述的一种自保护NLDMOS结构，其特征在于，所述钳位保护二极管的阴极与所述NLDMOS功率开关管的漏极(11)短接；所述钳位保护二极管的阳极与所述P型衬底(1)短接。

3.根据权利要求1所述的一种自保护NLDMOS结构，其特征在于，所述钳位保护二极管的击穿电压由所述P型掺杂阳极层(3)的浓度控制。

4.根据权利要求1所述的一种自保护NLDMOS结构，其特征在于，所述钳位保护二极管的最低击穿电压应大于所述NLDMOS功率开关管的漏极(11)对地最高工作电压的5％。

5.根据权利要求1所述的一种自保护NLDMOS结构，其特征在于，还包括P型外延缓冲层，所述P型外延缓冲层位于P型衬底(1)和P型外延层(2)之间，所述P型掺杂阳极层(3)在P型外延缓冲层上形成，所述N型埋层(4)在所述P型外延缓冲层和P型外延层(2)之间。

Images