CN216818345U - 一种集成过压保护二极管的nldmos器件 - Google Patents

Abstract

本实用新型公开了一种集成过压保护二极管的NLDMOS器件，应用于半导体集成电路技术领域，包括P型半导体衬底，在P型半导体衬底内由下至上设有P型重掺杂埋层和N型重掺杂埋层，外延层位于P型半导体衬底的顶部；N型重掺杂埋层的引出深N阱位于所述外延层内；引出深N阱的表面设有引出漏极N+接触区；在引出深N阱和功率开关管漏极之间设有隔离浅槽；功率开关管漏极、功率开关管栅极、功率开关管源极和功率开关管背栅极均位于外延层。本实用新型仅通过增加一个工艺层次，形成了内置于芯片自身功率开关管下方的体内浪涌保护二极管，实现高效率、低成本的解决ESD和浪涌等过压电应力的集成化保护的创新方案。

Description

一种集成过压保护二极管的NLDMOS器件

技术领域

本实用新型涉及半导体集成电路领域，尤其涉及一种集成过压保护二极管的NLDMOS器件。

背景技术

高压LDMOS(横向双扩散MOS)器件是BCD(Bipolar-CMOS-DMOS)工艺中最重要的一类器件，主要作为高压功率开关、高压驱动管等，应用于集成电路中的高压电路模块里。通常根据应用偏置条件不同，LDMOS可以分为低侧LDMOS(Low Side LDMOS)，高侧LDMOS(HighSide LDMOS)以及全隔离LDMOS(Fully isolated LDMOS)，器件结构上也有较大的差异。其中高侧LDMOS指包含与漏极同电位的隔离结构，源极和背栅级可以允许偏置到高电位的LDMOS器件，因而器件需要做在深N阱里或者由深N阱和N型埋层围起来的隔离结构里。对于LDMOS击穿电压(BV:Breakdown Voltage)，导通电阻(Rsp：Ron specified)和安全工作区(SOA:Safe Operation Area)是其最重要的性能参数。在额定的工作电压水平下，BV越高，Rsp越小，SOA越大，LDMOS的性能越好。

高侧N型LDMOS的典型应用是做为低导通电阻的高压功率开关，其漏极输入端接高电压输入，当开关导通时，由于输出带有负载，高侧源极的电位也会跟随漏极上浮到高压。例如在负载开关应用中，作为功率开关的高侧LDMOS的漏极短接隔离电位作为高压输入端，而源极短接背栅极作为输出端，在很多高压接口应用中，对该高压开关输入端，还要求具有对较高的浪涌过压和ESD保护功能，以应对可能出现的瞬时脉冲对开关管本身以及开关输出后续芯片的损害。一个现有技术的思路就是在高压开关NLDMOS的输入端，额外增加过压检测电路模块以及一个钳位泄流NLDMOS管，利用过压检测电路模块控制泄流NLDMOS管的开启，实现钳位并泄放掉电压过冲或者ESD的能量，实现对内部开关管的保护功能，参见说明书附图的图1。例如公开号CN104009458A提到了一种芯片上增加一个额外的泄流功率NLDMOS管，利用多个齐纳二极管和电阻串联实现浪涌过压检测，控制该泄流功率NLDMOS管导通来实现被保护端口电压到地的钳位以及浪涌电流的泄放。该现有技术里由于大电流泄放能力的要求，需要很小的导通电阻的泄流功率NLDMOS管，一般导通电阻在几十毫欧姆左右，这就需要占用了很大的额外面积，整个检测电路和泄放功率管占了整个芯片面积的三分之一以上，大大增加了芯片面积和成本，占用了系统板空间。

因此，提出了一种集成过压保护二极管的NLDMOS器件，不增加额外的浪涌检测电路模块以及浪涌钳位泄放功率MOS管，是本领域技术人员亟需解决的问题。

实用新型内容

有鉴于此，本实用新型提供了一种集成过压保护二极管的NLDMOS器件，在功率开关管高侧NLDMOS本身的下方集成了纵向对地过压保护二极管，实现ESD和浪涌过压自保护，解决了输入端浪涌过压和ESD保护的问题。

为了实现上述目的，本实用新型采用如下技术方案：

一种集成过压保护二极管的NLDMOS器件，包括：

P型半导体衬底，在所述P型半导体衬底内由下至上设有P型重掺杂埋层和N型重掺杂埋层，外延层位于所述P型半导体衬底的顶部；所述N型重掺杂埋层的引出深N阱位于所述外延层内；所述引出深N阱的表面设有引出漏极N+接触区；在所述引出深N阱和功率开关管漏极之间设有隔离浅槽；

功率开关管漏极、功率开关管栅极、功率开关管源极和功率开关管背栅极均位于所述外延层，依次设置于所述隔离浅槽远离所述引出深N阱的一端，构成功率开关管；

其中，所述P型重掺杂埋层和所述N型重掺杂埋层构成PN结；所述器件依纵轴对称设置。

可选的，所述P型半导体衬底底部设有背金层作为所述P型重掺杂埋层的引出。

可选的，所述P型半导体衬底表面具有一P型外延缓冲层，所述P型重掺杂埋层和所述N型重掺杂埋层位于所述P型外延缓冲层的内部。

可选的，在所述N型重掺杂埋层和所述引出深N阱形成的隔离区内设有多根指状并联功率开关管。

可选的，位于所述P型半导体衬底的底部设有P型背面重掺杂区域，再用背金层引出。

可选的，所述隔离浅槽采用BCD工艺的浅槽隔离STI。

经由上述的技术方案可知，与现有技术相比，本实用新型提供了一种集成过压保护二极管的NLDMOS器件：本实用新型仅通过增加一个P型重掺杂埋层，形成了内置于芯片自身功率开关管下方的体内浪涌保护二极管，既节省了芯片外部的瞬态电压抑制二极管，节省了系统板面积，又不增加芯片自身面积，是一种非常高效率，低成本的解决ESD，浪涌等过压电应力的集成化保护的创新方案，非常适合于应用于目前的移动终端负载开关，电源管理等包含有功率开关的产品。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术的集成式浪涌保护结构图；

图2为本实用新型提出的集成式浪涌保护结构图；

图3为本实用新型一种集成过压保护二极管的NLDMOS器件结构图；

图4为本实用新型另一种一种集成过压保护二极管的NLDMOS器件结构图；

图5为本实用新型一种集成过压保护二极管的NLDMOS器件结构俯视图；

其中，1-P型半导体衬底、2-P型重掺杂埋层、3-P型外延缓冲层、4-N型重掺杂埋层、5-外延层、6-引出深N阱、7-引出漏极N+接触区、8-隔离浅槽、9-功率开关管漏极、10-功率开关管栅极、11-功率开关管源极、12-功率开关管背栅极、13-背金端、14-P型背面重掺杂区域。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

参照图1所示，为现有技术集成式浪涌保护结构，在被保护的功率开关管B的输入管脚，即漏极端前面加入了独立的浪涌检测电路C和浪涌保护泄放管D，当系统ESD或者浪涌发生时，浪涌检测电路会检测到系统ESD和浪涌过压，在钳位电压附近打开浪涌泄放管D，实现电压的钳位和瞬态大电流的泄放。

参照图2所示，为本实用新型提出的集成式浪涌保护架构图，不需要浪涌检测电路和额外的浪涌泄放管，它采用了类似于片外的瞬态电压二极管的方法，但是它的钳位保护二极管E是在本身被保护的功率开关管高侧LDMOS(标注B)中寄生形成，如虚线框内所示，它的阴极连接于被保护的功率开关管高侧NLDMOS漏极，阳极直接连接衬底地。

参照图3所示，本实用新型公开了一种集成过压保护二极管的NLDMOS器件，包括：

P型半导体衬底1，在P型半导体衬底1内由下至上设有P型重掺杂埋层2和N型重掺杂埋层4，外延层5位于P型半导体衬底1的顶部；N型重掺杂埋层4的引出深N阱6位于所述外延层5内；引出深N阱6的表面设有引出漏极N+接触区7；在引出深N阱6和功率开关管漏极9之间设有隔离浅槽8；

功率开关管漏极9、功率开关管栅极10、功率开关管源极11和功率开关管背栅极12均位于外延层5，依次设置于隔离浅槽8远离引出深N阱6的一端，构成功率开关管；

其中，P型重掺杂埋层2和N型重掺杂埋层4构成PN结；器件依纵轴对称设置。

在一个具体实施例中，P型半导体衬底1表面具有一P型外延缓冲层3，P型重掺杂埋层2和N型重掺杂埋层4位于P型外延缓冲层3的内部；

P型半导体衬底1底部设有背金层13作为P型重掺杂埋层2的引出；P型半导体衬底1可为P型重掺杂的半导体衬底1。

在一个具体实施例中，重掺杂衬底设定为掺杂浓度小于等于0.1ohm*cm。

在一个具体实施例中，位于P型半导体衬底1的底部设有与背金层13形成欧姆接触的P型背面重掺杂区域14，再用背金层13引出，P型半导体衬底1可为P型中等掺杂的半导体衬底1。

在一个具体实施例中，中等掺杂衬底设定为掺杂浓度在0.1ohm*cm到10ohm*cm之间。

在一个具体实施例中，在N型重掺杂埋层4和引出深N阱6形成的隔离区内设有多根指状并联功率开关管，其中包括：功率开关管漏极9、功率开关管栅极10、功率开关管源极11和功率开关管背栅极12，即体区。

在N型重掺杂埋层4和引出深N阱6形成的隔离区内设有多根指状并联的NLDMOS功率开关管，整个开关管由多个这样的隔离功率开关管模块并联构成，网格状的引出深N阱6形成过压保护二极管顶部的阴极引出。

在一个具体实施例中，P型半导体衬底1为P型浓掺杂衬底或P型非浓掺杂衬底；隔离浅槽8采用BCD工艺的浅槽隔离STI。

在一个具体实施例中，P型重掺杂埋层2和N型重掺杂埋层4构成集成的过压保护二极管PN结的击穿电压，可通过调节P型重掺杂埋层2的参数进行改变，设定在NLDMOS自身最高工作电压和自身击穿电压之间。

参照图5所示，为图3和图4上表面俯视图，P型重掺杂埋层2图形内嵌套于N型重掺杂埋层4。由于工艺中的大电流开关管通常都采用单元化的图形方式，所以图示中用3x3的并联器件单元进行描述，每个单元内NLDMOS的器件有源区域为标注54虚线包围的部分。每个单元由标注为53的环状区域包围，其组成为深N阱结合其它N掺杂阱及N+有源区。图中的标注51为高侧NLDMOS开关管的N型埋层方框图形的边界，整个的N型埋层由53从硅表面引出作为阴极，52为本专利提出的PUBL图形边界，为了减少PUBL和NBL之间的PN结边界效应对击穿电压的影响，采用了NBL图形边界包围PUBL图形边界的尺寸d，d设置为≥1um。

本实用新型的方案基于芯片本身需要浪涌保护的高侧功率开关管，在高侧功率开关器件NLDMOS的NBL下方形成P型掺杂埋层PUBL(P Under Bury Layer)，PUBL通过衬底直接接在地上，从而形成了阳极为PUBL，阴极为NBL的浪涌保护二极管，PUBL通过改变注入掺杂浓度来调节该NBL到衬底地的击穿电压，从而形成对该高侧LDMOS漏极端口的保护，而不需要占用额外的硅表面面积的纵向NBL/PUBL过压保护二极管。上述理念为本专利最主要的创新思想。

具体阐述一下本实用新型中的的主要实现方法：

1、器件结构上，基于包含N型埋层NBL的高侧NLDMOS器件，在该NLDMOS的NBL图形的下方形成一个P型的浓掺杂PUBL层，这样就形成了NBL为阴极，PUBL为阳极并直接连接衬底地的PN结的钳位保护二极管，起到对高侧NLDMOS漏极，即高压输入端对衬底地回路的ESD和浪涌过压保护效果，这是本专利的主要创新点。

2、该NBL/PUBL钳位过压保护二极管的主要参数特征：1)过压保护二极管击穿电压BV设置为比被保护管脚最高工作电压高5％以上；2)如果将未加入PUBL时的高侧LDMOS的漏极到地的击穿电压定义为本征击穿电压Vint，那么NBL/PUBL二极管的击穿电压低于该本征击穿电压Vint。

3、一种较优的实施方式为在P型重掺杂的低阻衬底上的P型外延缓冲层上，形成PUBL层；通过注入工艺掺杂并退火推进形成，然后再进行NBL和器件层的外延生长。形成PUBL/NBL PN结。其中典型的P型重参杂衬底电阻率≤0.1Ω*cm,P型外延缓冲层的电阻率在5～20Ω*cm之间。

4、另一种实施方式为在一般常见的BCD工艺P型中阻值的衬底上，该中阻值衬底的电阻率在6～20Ω*cm之间，注入并且经过退火推进形成一个浓掺杂P型阱。N型埋层掺杂在PUBL图形区域注入，热推进，然后生长器件所在的外延层，同时形成了NBL/PUBL PN结界面。

5、对于P型浓掺杂衬底上的BCD工艺形成的PUBL/NBL钳位二极管，PUBL的引出一般采用对浓掺杂P型衬底减薄后，背面形成背金引出，例如典型的Ti/Ni/Ag，或者如果是中阻值掺杂的P型衬底，可以采用背面P型浓掺杂后再背金引出。PUBL采用背面引出时，其硅片减薄后的厚度在80um～280um之间。

6、PUBL为B掺杂，掺杂方式可以采用常用的注入后热推进的方式，或者采用旋涂硼硅玻璃后热扩散方式。掺杂条件由器件的击穿电压设置而定，可以方便的通过注入剂量或硼硅玻璃的厚度，和热推进条件来调节。

7、PUBL图形特征为内嵌套于N行埋层NBL图形，可采用高侧LDMOS器件的整个N型埋层NBL图形的各条边内缩≥1um以上形成。

本实用新型不需要额外增加芯片面积，通过增加注入层次，在芯片功率开关器件本身体内形成寄生的浪涌钳位保护二极管，特别适合于芯片自身功率开关管自身的面积较大的芯片中，该寄生的浪涌钳位二极管也可实现非常可观的系统ESD和过压，浪涌保护功能。本实用新型提出的技术方案仅通过增加一个工艺层次，形成了内置于芯片自身功率开关管下方的体内浪涌保护二极管，既节省了芯片外部的瞬态电压抑制二极管，节省了系统板面积，又不增加芯片自身面积，是一种非常高效率，低成本的解决ESD，浪涌等过压电应力的集成化保护的创新方案，非常适合于应用于目前的移动终端负载开关，电源管理等包含有功率开关的产品。

对所公开的实施例的上述说明，按照递进的方式进行，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种集成过压保护二极管的NLDMOS器件，其特征在于，包括：

P型半导体衬底(1)，在所述P型半导体衬底(1)内由下至上设有P型重掺杂埋层(2)和N型重掺杂埋层(4)，外延层(5)位于所述P型半导体衬底(1)的顶部；所述N型重掺杂埋层(4)的引出深N阱(6)位于所述外延层(5)内；所述引出深N阱(6)的表面设有引出漏极N+接触区(7)；在所述引出深N阱(6)和功率开关管漏极(9)之间设有隔离浅槽(8)；

功率开关管漏极(9)、功率开关管栅极(10)、功率开关管源极(11)和功率开关管背栅极(12)均位于所述外延层(5)，依次设置于所述隔离浅槽(8)远离所述引出深N阱(6)的一端，构成功率开关管；

其中，所述P型重掺杂埋层(2)和所述N型重掺杂埋层(4)构成PN结；所述器件依纵轴对称设置。

2.根据权利要求1所述的一种集成过压保护二极管的NLDMOS器件，其特征在于，

所述P型半导体衬底(1)底部设有背金层(13)作为所述P型重掺杂埋层(2)的引出。

3.根据权利要求2所述的一种集成过压保护二极管的NLDMOS器件，其特征在于，

所述P型半导体衬底(1)表面具有一P型外延缓冲层(3)，所述P型重掺杂埋层(2)和所述N型重掺杂埋层(4)位于所述P型外延缓冲层(3)的内部。

4.根据权利要求1所述的一种集成过压保护二极管的NLDMOS器件，其特征在于，

在所述N型重掺杂埋层(4)和所述引出深N阱(6)形成的隔离区内设有多根指状并联功率开关管。

5.根据权利要求1所述的一种集成过压保护二极管的NLDMOS器件，其特征在于，

位于所述P型半导体衬底(1)的底部设有P型背面重掺杂区域(14)，再用背金层(13)引出。

6.根据权利要求1所述的一种集成过压保护二极管的NLDMOS器件，其特征在于，

所述隔离浅槽(8)采用BCD工艺的浅槽隔离STI。

Images