CN106960841B - 高压晶体管 - Google Patents

高压晶体管 Download PDF

Info

Publication number
CN106960841B
CN106960841B CN201610017653.XA CN201610017653A CN106960841B CN 106960841 B CN106960841 B CN 106960841B CN 201610017653 A CN201610017653 A CN 201610017653A CN 106960841 B CN106960841 B CN 106960841B
Authority
CN
China
Prior art keywords
region
high voltage
doped region
substrate
voltage transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610017653.XA
Other languages
English (en)
Other versions
CN106960841A (zh
Inventor
王志铭
王礼赐
唐天浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201610017653.XA priority Critical patent/CN106960841B/zh
Priority to US15/011,681 priority patent/US9607980B1/en
Publication of CN106960841A publication Critical patent/CN106960841A/zh
Application granted granted Critical
Publication of CN106960841B publication Critical patent/CN106960841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7826—Lateral DMOS transistors, i.e. LDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种高压晶体管，包括基底、具有第一导电类型的第一基体区以及具有互补于第一导电类型的第二导电类型的第一掺杂区、第二掺杂区、第二基体区与第三掺杂区。第一基体区、第二掺杂区、第二基体区与第三掺杂区设置于基底中，且第一掺杂区设置于第一基体区中。第三掺杂区、第二基体区与第二掺杂区依序堆叠，且掺杂浓度依序递增。并且，第二基体区面对第一基体区的侧边与基底相接触。

Description

高压晶体管
技术领域
本发明涉及一种高压晶体管，尤其是涉及一种作为静电放电钳制电路的静电放电防护元件的高压晶体管。
背景技术
由于静电放电(electrostatic discharge，ESD)会对集成电路产生无法挽回的损伤，因此ESD防护电路已成为集成电路内必要的设计，以避免集成电路在制作过程中或使用中因ESD流入而造成无法预期的损坏。
为了有效加强集成电路的ESD防护能力，进而有效地防止内部电路受到静电损伤，已发展出在电源线间增加ESD钳制电路(clamp circuit)的设计。传统ESD钳制电路一般由横向扩散n型金属氧化物半导体(LDNMOS)晶体管所构成，因此具有明显的骤回(snap back)特性，以及低保持电压(holding voltage)，小于电源线所提供的供应电压。如此一来，ESD钳制电路容易被误触发(mistrigger)而开启，进而发生锁住(latchup)的问题，也就是当ESD钳制电路在被开启之后因保持电压小于供应电压而可在供应电压的提供下运作在保持区域并导通高电流。此时内部电路也同时持续运作，使得集成电路的内部电路因承受过高电流而过热并产生功能失效，甚至被烧毁的情形。为了避免发生此锁住问题，电源线间ESD钳制电路的保持电压必须设计为大于供应电压。现有ESD钳制电路的设计是由多个低压的LDNMOS晶体管的堆叠所构成，以通过晶体管的堆叠提高保持电压，如此才能符合大于供应电压的需求。然而，此堆叠设计限制ESD钳制电路的面积，使得芯片的尺寸因此受限而无法进一步缩减。特别是，当ESD钳制电路应用在高压的情况下，例如：60伏特、80伏特或100伏特的应用，堆叠的晶体管数量更是大幅增加芯片的尺寸，而无法被业界所接受。再者，随着ESD的脉冲时间越长，LDNMOS晶体管的保持电压有下降的趋势，如此则需增加更多个晶体管才能达到需求。
有鉴于此，提供一可作为ESD防护元件的高压晶体管，以提高保持电压并达到符合ESD电压的需求，实为业界努力的目标。
发明内容
本发明的目的之一在于提供一种高压晶体管，以提高保持电压并达到符合ESD电压的需求。
本发明的一实施例提供一种高压晶体管，其包括一基底、一高压阱、一第一基体区、一第一掺杂区、一第二掺杂区、一第二基体区以及一第三掺杂区。高压阱设置于基底中。第一基体区设置于高压阱中，其中第一基体区具有一第一导电类型。第一掺杂区设置于第一基体区中，其中第一掺杂区具有互补于第一导电类型的一第二导电类型。第二掺杂区设置于位于第一基体区的一侧的高压阱中，其中第二掺杂区具有第二导电类型，且第二掺杂区具有一第一掺杂浓度。第二基体区设置于位于第二掺杂区下的高压阱中，且第二基体区与第二掺杂区相接触，其中第二基体区与高压阱相接触，第二基体区具有第二导电类型，且第二基体区具有一第二掺杂浓度，小于第一掺杂浓度。第三掺杂区设置于位于第二基体区下的高压阱，且第三掺杂区与第二基体区相接触，其中第三掺杂区具有第二导电类型，且第三掺杂区具有一第三掺杂浓度，小于第二掺杂浓度。
在本发明所提供的高压晶体管中，由于第二掺杂区与第三掺杂区之间设置第二基体区，且第二基体区与高压阱相接触，因此不仅可有效地提升保持电压以及提高ESD电压的承受度，还可有效地降低触发电压，由此可缩减元件面积。
附图说明
图1为本发明第一实施例的高压晶体管的上视示意图；
图2为图1中沿切线A-A’的剖面示意图；
图3为本发明第一实施例的另一变化实施例的高压晶体管的剖面示意图；
图4为本发明第二实施例的高压晶体管的剖面示意图；
图5为本发明第三实施例的高压晶体管的上视示意图；
图6为图5中沿切线B-B’的剖面示意图；
图7为本发明第四实施例的高压晶体管的上视示意图；
图8为图7中沿切线C-C’的剖面示意图；
图9为本发明第五实施例的高压晶体管的剖面示意图；
图10为本发明第六实施例的高压晶体管的剖面示意图；
图11为本发明第七实施例的高压晶体管的剖面示意图；
图12为本发明第八实施例的高压晶体管的剖面示意图；
图13为本发明第九实施例的高压晶体管的剖面示意图。
主要元件符号说明
100、100’、200、300、400、500、600、700、800、900 高压晶体管
100a’ 单元结构 102、202 基底
104、804、904 高压阱 106 第一基体区
106a 直道部 108 第一掺杂区
110 第二掺杂区 110a 开口
112、312、412、512、612、912 第二基体区
114、314、414 第三掺杂区 116 埋入层
118 栅极结构 118a 栅极电极
118b 栅极介电层 120 第一绝缘结构
122 第二绝缘结构 124 接触掺杂区
312a 穿孔 702 高压深阱
C1 第一接触插塞 C2 第二接触插塞
D1 第一方向 D2 第二方向
G1、G2 间距 GR 防护环
L 长轴 S 短轴
S1 第一侧边 S2 第二侧边
W1、W2、W3、W4、W4’、W5、W6、W7 宽度
VDD 高压端 VSS 低压端
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
请参考图1与图2，图1绘示了本发明第一实施例的高压晶体管的上视示意图，图2为图1中沿切线A-A’的剖面示意图。如图1与图2所示，本实施例所提供的高压晶体管100包括一基底102、一高压阱104、一第一基体区106、一第一掺杂区108以及一第二掺杂区110。高压阱104设置于基底102中，第一基体区106设置于高压阱中，第一掺杂区108设置于第一基体区106中，且第二掺杂区110设置于位于第一基体区106的一侧的高压阱104中。更明确地说，第一基体区106具有一第一导电类型，高压阱104、第一掺杂区108与第二掺杂区110具有与第一导电类型互补的一第二导电类型，因此第一掺杂区108可作为高压晶体管100的源极区域/漏极区域，以电连接至低压端VSS，例如：低压电源线或接地线，第二掺杂区110可作为高压晶体管100的漏极区域/源极区域，以电连接至高压端VDD，例如：高压电源线。举例而言，第一导电类型与第二导电类型优选分别为n型与p型，因此高压晶体管100优选为p型晶体管，但不限于此。熟悉该项技术的人士应知，本实施例中的第一导电类型也可为p型，而第二导电类型则为n型。此外，基底102可例如是一硅基底、一含硅基底或一硅覆绝缘(silicon-on-insulator，SOI)基底等半导体基底。
具体而言，本实施例的第一基体区106可具有一操场跑道形轮廓，因此第一基体区106具有一平行于一第一方向D1的长轴L与一平行于第二方向D2的短轴S，且第一基体区106可具有彼此相对的两直道部106a，分别平行于长轴L。第二掺杂区110环绕第一基体区106，且各直道部106a可作为高压晶体管100的有效通道区。
此外，高压晶体管100还可包括一第二基体区112以及一第三掺杂区114。第二基体区112设置于位于第二掺杂区110下的高压阱104中，第二基体区112的顶面进一步与第二掺杂区110相接触，且第二基体区112与高压阱104相接触。第三掺杂区114设置于第二基体区112下的高压阱104中，且第三掺杂区114的顶面与第二基体区112相接触。第二基体区112与第三掺杂区114均具有第二导电类型。具体来说，本实施例的高压晶体管100包括两第二基体区112以及两第三掺杂区114，且第二基体区112分别对应第一基体区106的直道部106a设置，并设置于第一基体区106的两侧的第二掺杂区110下，各第三掺杂区114则分别设置于相对应的第二基体区112下。由于第二基体区112与第三掺杂区114的导电类型相同于第二掺杂区110的导电类型，因此第二基体区112于第一方向D1上的宽度W1大于或等于第一基体区106于第一方向D1上的直线侧边的宽度，即直道部106a于第一方向D1上的宽度W2，且第三掺杂区114于第一方向D1上的宽度W3也大于或等于直道部106a于第一方向D1上的宽度W2，以使第二基体区112与第三掺杂区114作为高压晶体管100的漏极区域/源极区域的一部分，并使整个直道部106a作为通道区。
在本实施例中，第二基体区112面对第一基体区106的第一侧边S1与第一基体区106面对第二基体区112的直线侧边之间的间距G1小于第三掺杂区114面对第一基体区106的外侧边与第一基体区106面对第二基体区112的直线侧边之间的间距G2，使各第二基体区112面对第一基体区106的一第一侧边S1与高压阱104相接触，且各第三掺杂区114并不与第二掺杂区110相接触。举例来说，第二基体区112面对第一基体区106的第一侧边S1与相对于第一侧边S1的一第二侧边S2之间的间距，即第二基体区112于第二方向D2上的宽度W4，大于第三掺杂区114的两彼此相对的外侧边之间的间距，即第三掺杂区114于第二方向D2上的宽度W5，且第二基体区112于第一方向D1上的宽度W1也大于第三掺杂区114于第一方向D1上的宽度W3。也就是说，第二基体区112的面积大于第三掺杂区114的面积，使第二基体区112将第二掺杂区110与第三掺杂区114区隔开。
进一步而言，第二掺杂区110具有一第一掺杂浓度，第二基体区112具有一第二掺杂浓度，第三掺杂区114具有一第三掺杂浓度，其中第二掺杂浓度小于第一掺杂浓度，第三掺杂浓度小于第二掺杂浓度。举例而言，第一掺杂浓度实质上为1019/cm3至1020/cm3，第二掺杂浓度实质上为4×1019/cm3至1×1018/cm3，且第三掺杂浓度实质上为5×1016/cm3至8×1016/cm3，但本发明不以此为限。在本实施例中，高压阱104也具有第二导电类型，且高压阱104具有一第四掺杂浓度，小于第三掺杂浓度，例如：第四掺杂浓度实质上可为4×1015/cm3至1×1016/cm3。
值得说明的是，由于第二掺杂区110、第二基体区112、第三掺杂区114与高压阱104的掺杂浓度依序递减，且第二基体区112的宽度W4大于第三掺杂区114的宽度W5，因此尽管第二基体区112与高压阱104相接触，掺杂浓度较接近的第三掺杂区114与高压阱104之间的电阻小于第二基体区112与高压阱104之间的电阻，由此发生在高压端VDD的静电电流可从位于最上方并连接至高压端VDD的第二掺杂区110依序向下流经第二基体区112以及第三掺杂区114进而导引至高压阱104中。由于未设置有第二基体区的高压晶体管的静电放电(ESD)路径较接近基底表面，因此并无法有效地提升保持电压与提高可承受的ESD电压。但本实施例的高压晶体管100因设置有第二基体区112而需将静电导引至距离基底102表面更深的高压阱104中，因此具有较长ESD的路径，使高压晶体管100的保持电压(holdingvoltage)可被有效地提升。并且，由于本实施例的高压晶体管100的静电可被导引至更深的高压阱104中，因此静电所产生的热可有效地被分散在更深的高压阱104中，而不会集中在基底102表面区域的高压阱104中，进而有效地提高可承受的ESD的电压。由此，本实施例的高压晶体管100可承受人体放电模式的ESD电压可大于2千伏特(kV)，且可承受机器放电模式的ESD电压大于200伏特(V)。相较于现有堆叠结构，本实施例仅需单一个高压晶体管100即可符合需求，因此可有效地缩减元件面积。举例而言，当本实施例的高压晶体管100的通道宽度设计为1500微米，且高压端VDD所提供的电压分别为40、80与100V时，高压晶体管100的面积可分别为161×139、228×149以及157×272微米平方，且可承受人体放电模式(human body mode，HBM)的ESD电压约略分别为2、2.8与3kV，并可承受机器放电模式(machine mode，MM)的ESD电压约略分别为200、300与250V。相较于本实施例的高压晶体管100，未设置有第二基体区的高压晶体管的面积尽管在相同高压端的电压的条件下增加至大于本实施例的晶体管的面积的两倍仍无法承受人体放电模式与机器放电模式的ESD电压，因此本实施例的高压晶体管100可有效地缩减元件面积。
另外，因本实施例的第二基体区112面对第一基体区106的第一侧边S1可与高压阱104相接触，高压晶体管100的耐压范围可通过第二基体区112与第一基体区106之间的间距G1来决定，也就是说高压晶体管100被ESD触发的触发电压可通过此间距G1来决定，由此可有效地降低高压晶体管100的触发电压，以避免ESD流入内部电路进而损坏内部电路。举例来说，以高压端VDD所提供的电压为80V为例，当高压晶体管100的第二基体区112与第一基体区106之间的间距G1分别为6.1与6.7微米时，高压晶体管100的触发电压可分别为97.49与108.74V。以高压端VDD所提供的电压为100V为例，当高压晶体管100的第二基体区112与第一基体区106之间的间距G1分别为8.1与8.7微米时，高压晶体管100的触发电压可分别为120.23与123.11V。相较于本实施例的高压晶体管100，在高压端所提供的电压分别为80与100V的条件下，未设置有第二基体区的高压晶体管的触发电压分别为111.15与128.95V。由上述可知，本实施例通过于高压晶体管100中设置第二基体区112不仅可有效地提升保持电压以及提高ESD电压的承受度，还可有效地降低触发电压，因此在作为ESD钳制电路的ESD防护元件时可有效地防护内部电路免于ESD损坏。
在本实施例中，高压晶体管100可选择性另包括一埋入层116，设置于基底102中，并具有第二导电类型，且高压阱104设置于埋入层116上，因此埋入层116可用于防止高压晶体管100的信号向下传递至基底102而造成漏电。通过埋入层116隔离基底102与高压阱104，本实施例的基底102可具有第一导电类型或第二导电类型。在另一实施例中，高压晶体管也可不包括埋入层。
并且，高压晶体管100可选择性还包括一栅极结构118、一第一绝缘结构120以及一第二绝缘结构122。栅极结构118设置于位于第二基体区112与第一掺杂区108之间的第一基体区106与高压阱104上，其中栅极结构118可包括一栅极电极118a与一栅极介电层118b，栅极介电层118b设置于栅极电极118a与基底102之间。第一绝缘结构120设置于栅极结构118与高压阱104之间，用以将栅极结构118与第二掺杂区110分隔开，以避免位于第二掺杂区110中的高电场破坏栅极介电层118b。具体来说，栅极结构118沿着第一基体区106的侧边设置，并与第一基体区106邻近侧边的部分重叠，进而环绕一部分的第一基体区106。并且，栅极结构118具有一开口，用以定义出第一掺杂区108的位置。栅极电极118a优选可延伸至第一绝缘结构120上。并且，第一绝缘结构120环绕第一基体区106，但不与第一基体区106相接触。第二绝缘结构设置122于基底102上，并环绕第二掺杂区110。举例来说，第一绝缘结构120与第二绝缘结构设置122可分别为浅沟隔离(shallow trench isolation，以下简称为STI)或场氧化层(field oxide layer)，但不限于此。
再者，本实施例的高压晶体管100可另包括接触掺杂区124、第一接触插塞C1、第二接触插塞C2以及防护环(guard ring)GR。接触掺杂区124设置于第一掺杂区108中，并与第一基体区106相接触，且第一接触插塞C1设置于接触掺杂区124与第一掺杂区108上。接触掺杂区124具有第二导电类型，用以降低第一掺杂区108与第一接触插塞C1之间的接触电阻。第一接触插塞C1用以将高压晶体管100的第一掺杂区108电连接至低压端VSS。第二接触插塞C2位于第三掺杂区114的正上方的第二掺杂区110上，用以将高压晶体管100的第二掺杂区110电连接至高压端VDD。防护环GR环绕第二绝缘结构122与高压阱104，以提供高压晶体管100与其他元件之间的电性隔离。并且，本实施例的防护环GR不与高压阱104相接触，但不限于此。
值得一提的是，本实施例的高压晶体管100通过于第二掺杂区110与第三掺杂区114之间设置第二基体区112，且第二基体区112面对第一基体区106的第一侧边S1与高压阱104相接触，不仅可有效地提升保持电压以及提高ESD电压的承受度，还可有效地降低触发电压。并且，搭配传统互补式金属氧化物半导体(CMOS)晶体管制作工艺，本实施例的高压晶体管100并不需增加额外的面积与光罩，还可避免制作成本的增加。
在另一变化实施例中，如图3所示，高压晶体管100’可包括多个单元结构100a’、多个第二基体区112与多个第三掺杂区114。单元结构100a’沿着第二方向D2排列，且各单元结构100a’可包括如第一实施例的图1所示的第一基体区106、第一掺杂区108、栅极结构118、第一绝缘结构120以及接触掺杂区124。并且，高压晶体管100’的第二掺杂区110可具有多个开口110a，沿着第二方向D2排列，且各单元结构100a’的第一基体区106、第一掺杂区108、栅极结构118、第一绝缘结构120与接触掺杂区124设置于各开口110a中。各第三掺杂区114对应各第二基体区112设置，且各第二基体区112与各第一基体区106沿着第二方向D2依序交替排列。
本发明的高压晶体管并不以上述实施例为限。下文将继续揭示本发明的其它实施例或变化形，然而为了简化说明并突显各实施例或变化形之间的差异，下文中使用相同标号标注相同元件，并不再对重复部分作赘述。
请参考图4，图4绘示了本发明第二实施例的高压晶体管的剖面示意图。如图4所示，相较于第一实施例，本实施例所提供的高压晶体管200可不包括高压阱与埋入层。具体而言，本实施例的高压晶体管200的基底202具有第二导电类型，且其可具有第五掺杂浓度，与第一实施例的第四掺杂浓度相同，因此第五掺杂浓度小于第三掺杂浓度。并且，第一基体区106、第二掺杂区110、第二基体区112以及第三掺杂区114均设置于基底202中，且第二基体区112面对第一基体区106的第一侧边S1与第一基体区106面对第二基体区112的直线侧边之间的间距G1小于第三掺杂区114面对第一基体区106的外侧边与第一基体区106面对第二基体区112的直线侧边之间的间距G2。
请参考图5与图6，图5绘示了本发明第三实施例的高压晶体管的上视示意图，图6为图5中沿切线B-B’的剖面示意图。如图5与图6所示，相较于第一实施例，本实施例所提供的高压晶体管300的第三掺杂区314可与第二掺杂区110相接触。具体而言，本实施例的各第二基体区312具有一穿孔312a，对应第二掺杂区110设置。各第三掺杂区314可通过各穿孔312a与第二掺杂区110相接触，且各穿孔312a于第二方向D2上的宽度W6小于第二掺杂区110于第二方向D2上的宽度W7与各第三掺杂区314于第二方向D2上的宽度W5。
请参考图7与图8，图7绘示了本发明第四实施例的高压晶体管的上视示意图，图8为图7中沿切线C-C’的剖面示意图。如图7与图8所示，相较于第一实施例，本实施例所提供的高压晶体管400的第三掺杂区414延伸至位于第二基体区412相对于第一侧边S1的一侧并与第二掺杂区110相接触。具体而言，各第二基体区412仅设置于邻近第一基体区106的第二掺杂区110的一部分与各第三掺杂区414的一部分之间，而未延伸至各第三掺杂区414面对防护环GR的外侧上，因此各第三掺杂区414可位于各第二基体区412相对于第一侧边S1的一侧，并与第二掺杂区110相接触。举例而言，各第二基体区412于第二方向D2上的宽度W4’可小于第二掺杂区110于第二方向D2上的宽度W7与第三掺杂区414于第二方向D2上的宽度W5。
在另一变化实施例中，高压晶体管也可不包括高压阱与埋入层。在又一变化实施例中，高压晶体管也可包括多个如图8所示的第二掺杂区所围绕的单元结构。并且，高压晶体管的任两相邻的单元结构之间设置有两第二基体区，分别设置于各第一基体区以及与第二掺杂区相接触的第三掺杂区之间。
请参考图9，图9绘示了本发明第五实施例的高压晶体管的剖面示意图。如图9所示，相较于第一实施例，本实施例所提供的高压晶体管500并不包括栅极结构。具体而言，本实施例的高压晶体管500可为双载流子接面晶体管(bipolar junction transistor，BJT)。由于各第二基体区512于第二方向D2上的宽度W4大于相对应的第二掺杂区110于第二方向D2上的宽度W7，因此第二基体区512可延伸至相对应的第二掺杂区110的两侧。于本实施例中，第一绝缘结构120的内侧边可延伸至与第一基体区106相接触，或者可更进一步延伸至与第一掺杂区108相接触，但不以此为限。
在一变化实施例中，高压晶体管可不包括第一绝缘结构与第二绝缘结构。在另一变化实施例中，高压晶体管也可不包括高压阱与埋入层。在又一变化实施例中，第二基体区也可应用第二实施例而具有穿孔，或应用第三实施例而仅设置于邻近第一基体区的第二掺杂区的一部分与各第三掺杂区的一部分之间，使第三掺杂区与第二掺杂区相接触。
请参考图10，图10绘示了本发明第六实施例的高压晶体管的剖面示意图。如图10所示，相较于第一实施例，本实施例所提供的高压晶体管600不包括第一绝缘结构与第二绝缘结构。并且，由于第二基体区612于第二方向D2上的宽度大于相对应的第二掺杂区110于第二方向D2上的宽度W7，因此第二基体区612可延伸至相对应的第二掺杂区110的两侧。
在另一变化实施例中，高压晶体管也可不包括高压阱与埋入层。在又一变化实施例中，第二基体区也可应用第二实施例而具有穿孔，或应用第三实施例而仅设置于邻近第一基体区的第二掺杂区的一部分与各第三掺杂区的一部分之间，使第三掺杂区与第二掺杂区相接触。
请参考图11，图11绘示了本发明第七实施例的高压晶体管的剖面示意图。如图11所示，相较于第一实施例，本实施例所提供的高压晶体管700另包括一高压深阱702，设置于高压阱104中，且高压深阱702包覆第一基体区106，其中高压深阱702具有第一导电类型。在本实施例中，高压晶体管700的耐压范围可通过高压深阱702与第一基体区106之间的间距来决定。
在另一变化实施例中，高压晶体管也可不包括高压阱与埋入层。在又一变化实施例中，第二基体区也可应用第二实施例而具有穿孔，或应用第三实施例而仅设置于邻近第一基体区的第二掺杂区的一部分与各第三掺杂区的一部分之间，使第三掺杂区与第二掺杂区相接触。
请参考图12，图12绘示了本发明第八实施例的高压晶体管的剖面示意图。如图12所示，相较于第一实施例，本实施例所提供的高压晶体管800的高压阱804具有第一导电类型，与第一基体区106具有相同的导电类型。
在另一变化实施例中，高压晶体管也可不包括高压阱与埋入层。在又一变化实施例中，第二基体区也可应用第二实施例而具有穿孔，或应用第三实施例而仅设置于邻近第一基体区的第二掺杂区的一部分与各第三掺杂区的一部分之间，使第三掺杂区与第二掺杂区相接触。
请参考图13，图13绘示了本发明第九实施例的高压晶体管的剖面示意图。如图13所示，相较于第一实施例，本实施例所提供的高压晶体管900不包括第一绝缘结构与第二绝缘结构，且高压阱904具有第一导电类型。并且，由于第二基体区912于第二方向D2上的宽度W4大于第二掺杂区110于第二方向D2上的宽度W7，因此第二基体区912可延伸至相对应的第二掺杂区110的两侧。具体而言，本实施例的高压晶体管900可为双扩散漏极金属氧化物半导体(double-diffused-drain MOS，DDDMOS)晶体管。
在另一变化实施例中，高压晶体管也可不包括高压阱与埋入层。在又一变化实施例中，第二基体区也可应用第二实施例而具有穿孔，或应用第三实施例而仅设置于邻近第一基体区的第二掺杂区的一部分与各第三掺杂区的一部分之间，使第三掺杂区与第二掺杂区相接触。
综上所述，在本发明所提供的高压晶体管中，由于第二掺杂区与第三掺杂区之间设置第二基体区，且第二基体区面对第一基体区的第一侧边与高压阱相接触，因此不仅可有效地提升保持电压以及提高ESD电压的承受度，还可有效地降低触发电压，由此可缩减元件面积。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (16)

1.一种高压晶体管，包括：
基底；
高压阱，设置于该基底中；
第一基体区，设置于该高压阱中，其中该第一基体区具有一第一导电类型；
第一掺杂区，设置于该第一基体区中，其中该第一掺杂区具有互补于该第一导电类型的一第二导电类型；
第二掺杂区，设置于位于该第一基体区的一侧的该高压阱中，其中该第二掺杂区具有该第二导电类型，且该第二掺杂区具有一第一掺杂浓度；
第二基体区，设置于位于该第二掺杂区下的该高压阱中，且该第二基体区与该第二掺杂区相接触，其中该第二基体区与该高压阱相接触，该第二基体区具有该第二导电类型，且该第二基体区具有一第二掺杂浓度，小于该第一掺杂浓度；以及
第三掺杂区，设置于位于该第二基体区下的该高压阱，且该第三掺杂区与该第二基体区相接触，其中该第三掺杂区具有该第二导电类型，且该第三掺杂区具有一第三掺杂浓度，小于该第二掺杂浓度，其中该第三掺杂区与该第二掺杂区相接触。
2.如权利要求1所述的高压晶体管，其中该第二基体区具有一穿孔，且该第三掺杂区通过该穿孔与该第二掺杂区相接触。
3.如权利要求1所述的高压晶体管，其中该第二基体区具有面对该第一基体区的第一侧边，该第三掺杂区延伸至位于该第二基体区相对于该第一侧边的一侧并与该第二掺杂区相接触。
4.如权利要求1所述的高压晶体管，其中该第一掺杂浓度实质上为1019/cm3至1020/cm3，该第二掺杂浓度实质上为4×1019/cm3至1×1018/cm3，且该第三掺杂浓度实质上为5×1016/cm3至8×1016/cm3。
5.如权利要求1所述的高压晶体管，其中该高压阱具有该第二导电类型，且该高压阱具有一第四掺杂浓度，小于该第三掺杂浓度。
6.如权利要求5所述的高压晶体管，其中该第四掺杂浓度实质上为4×1015/cm3至1×1016/cm3。
7.如权利要求1所述的高压晶体管，另包括一高压深阱，设置于该高压阱中，且该高压深阱包覆该第一基体区，其中该高压深阱具有该第一导电类型。
8.如权利要求1所述的高压晶体管，其中该高压阱具有该第一导电类型。
9.如权利要求1所述的高压晶体管，另包括一埋入层，设置于该基底中，其中该埋入层具有该第二导电类型，且该高压阱设置于该埋入层上。
10.如权利要求1所述的高压晶体管，其中该第一导电类型为n型，且该第二导电类型为p型。
11.如权利要求1所述的高压晶体管，另包括一栅极结构，设置于位于该第二基体区与该第一掺杂区之间的该第一基体区与该高压阱上。
12.如权利要求11所述的高压晶体管，还包括一绝缘结构，设置于该栅极结构与该高压阱之间，且该绝缘结构将该栅极结构与该第二掺杂区分隔开。
13.如权利要求1所述的高压晶体管，还包括一掺杂接触区，设置于该第一掺杂区中，且该掺杂接触区具有该第二导电类型。
14.如权利要求1所述的高压晶体管，其中该第二掺杂区环绕该第一基体区。
15.如权利要求1所述的高压晶体管，其中该第一基体区具有一跑道型轮廓，该第一基体区具有一长轴与一短轴，且该第二基体区于平行于该长轴的一方向上的宽度大于或等于该第一基体区于该方向上的直线侧边的宽度。
16.一种高压晶体管，包括：
基底；
第一基体区，设置于该基底中，其中该第一基体区具有一第一导电类型；
第一掺杂区，设置于该第一基体区中，其中该第一掺杂区具有互补于该第一导电类型的一第二导电类型；
第二掺杂区，设置于位于该第一基体区的一侧的该基底中，其中该第二掺杂区具有该第二导电类型，且该第二掺杂区具有一第一掺杂浓度；
第二基体区，设置于位于该第二掺杂区下的该基底中，且该第二基体区与该第二掺杂区相接触，其中该第二基体区具有该第二导电类型，且该第二基体区具有一第二掺杂浓度，小于该第一掺杂浓度；以及
第三掺杂区，设置于位于该第二基体区下的该基底，该第三掺杂区与该第二基体区相接触，且该第二基体区面对该第一基体区的一第一侧边与该第一基体区面对该第二基体区的一直线侧边之间的间距小于该第三掺杂区面对该第一基体区的一外侧边与该第一基体区的该直线侧边之间的间距，其中该第三掺杂区具有该第二导电类型，且该第三掺杂区具有一第三掺杂浓度，小于该第二掺杂浓度。
CN201610017653.XA 2016-01-12 2016-01-12 高压晶体管 Active CN106960841B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610017653.XA CN106960841B (zh) 2016-01-12 2016-01-12 高压晶体管
US15/011,681 US9607980B1 (en) 2016-01-12 2016-02-01 High voltage transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610017653.XA CN106960841B (zh) 2016-01-12 2016-01-12 高压晶体管

Publications (2)

Publication Number Publication Date
CN106960841A CN106960841A (zh) 2017-07-18
CN106960841B true CN106960841B (zh) 2021-02-26

Family

ID=58360140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610017653.XA Active CN106960841B (zh) 2016-01-12 2016-01-12 高压晶体管

Country Status (2)

Country Link
US (1) US9607980B1 (zh)
CN (1) CN106960841B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979932B (zh) * 2017-12-28 2020-11-10 无锡华润上华科技有限公司 一种静电放电保护器件
CN110197825B (zh) * 2019-06-06 2024-03-08 江苏吉莱微电子股份有限公司 一种基于scr结构的新型esd保护器件
US11817447B2 (en) * 2019-12-10 2023-11-14 Samsung Electronics Co., Ltd. Electrostatic discharge protection element and semiconductor devices including the same
US11527607B2 (en) * 2020-12-14 2022-12-13 Vanguard International Semiconductor Corporation Integrated circuits using guard rings for ESD systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593181A (zh) * 2012-03-28 2012-07-18 杭州士兰微电子股份有限公司 基于soi衬底的高压金属氧化物半导体管及制造方法
US20130049112A1 (en) * 2011-08-22 2013-02-28 United Microelectronics Corp. Electrostatic discharge protection device and applications thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198131B1 (en) 1998-12-07 2001-03-06 United Microelectronics Corp. High-voltage metal-oxide semiconductor
CN1591800A (zh) * 2003-09-01 2005-03-09 上海宏力半导体制造有限公司 改善高压元件结构的制造方法
US7375408B2 (en) 2005-10-11 2008-05-20 United Microelectronics Corp. Fabricating method of a high voltage metal oxide semiconductor device
US9484454B2 (en) * 2008-10-29 2016-11-01 Tower Semiconductor Ltd. Double-resurf LDMOS with drift and PSURF implants self-aligned to a stacked gate “bump” structure
US7728388B1 (en) 2008-12-19 2010-06-01 United Microelectronics Corp. Power semiconductor device
US8829615B2 (en) * 2011-09-02 2014-09-09 Macronix International Co., Ltd. MOS device and method of manufacturing the same
KR101872942B1 (ko) * 2012-03-29 2018-06-29 삼성전자주식회사 반도체 장치
KR20160001913A (ko) * 2014-06-27 2016-01-07 에스케이하이닉스 주식회사 전력용 전자 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130049112A1 (en) * 2011-08-22 2013-02-28 United Microelectronics Corp. Electrostatic discharge protection device and applications thereof
CN102593181A (zh) * 2012-03-28 2012-07-18 杭州士兰微电子股份有限公司 基于soi衬底的高压金属氧化物半导体管及制造方法

Also Published As

Publication number Publication date
CN106960841A (zh) 2017-07-18
US9607980B1 (en) 2017-03-28

Similar Documents

Publication Publication Date Title
US8044457B2 (en) Transient over-voltage clamp
KR100638456B1 (ko) 이에스디 보호회로 및 그 제조방법
TWI536535B (zh) 靜電放電防護裝置及靜電放電防護方法
US9082620B1 (en) Semiconductor device
JP4017187B2 (ja) 静電放電保護回路
US7244975B2 (en) High-voltage device structure
US9018705B2 (en) ESD transistor
CN108807364B (zh) 静电放电保护装置、电路及其制作方法
KR100311578B1 (ko) 반도체장치
CN106960841B (zh) 高压晶体管
JP5525736B2 (ja) 半導体装置及びその製造方法
JPH11274495A (ja) Ｖｄｍｏｓトランジスタ
KR101418396B1 (ko) 전력 반도체 소자
KR20100037814A (ko) 정전기 보호 소자 및 그 제조 방법
JP2015032767A (ja) 半導体装置
US10978870B2 (en) Electrostatic discharge protection device
JP3298455B2 (ja) 半導体装置
TWI278095B (en) High voltage operating electrostatic discharge protection device
KR100335527B1 (ko) 정전보호회로로서형성되는반도체소자
JP4017573B2 (ja) ダイオード
JP3522532B2 (ja) 半導体装置
JP4423466B2 (ja) 半導体装置
CN111403379B (zh) 一种基于soi工艺的静电放电保护结构
JP2002026314A (ja) 半導体装置
KR20120020725A (ko) 정전기 방전 보호소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant