CN110197825B - 一种基于scr结构的新型esd保护器件 - Google Patents

一种基于scr结构的新型esd保护器件 Download PDF

Info

Publication number
CN110197825B
CN110197825B CN201910490976.4A CN201910490976A CN110197825B CN 110197825 B CN110197825 B CN 110197825B CN 201910490976 A CN201910490976 A CN 201910490976A CN 110197825 B CN110197825 B CN 110197825B
Authority
CN
China
Prior art keywords
layer
doped layer
doped
type
esd protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910490976.4A
Other languages
English (en)
Other versions
CN110197825A (zh
Inventor
杨珏琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Jilaixin Technology Co ltd
Jiangsu Jilai Microelectronics Co ltd
Original Assignee
Chengdu Jilaixin Technology Co ltd
Jiangsu Jilai Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Jilaixin Technology Co ltd, Jiangsu Jilai Microelectronics Co ltd filed Critical Chengdu Jilaixin Technology Co ltd
Priority to CN201910490976.4A priority Critical patent/CN110197825B/zh
Publication of CN110197825A publication Critical patent/CN110197825A/zh
Application granted granted Critical
Publication of CN110197825B publication Critical patent/CN110197825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

本发明公开一种基于SCR结构的新型ESD保护器件，包含P+sub，P+sub上方设有P‑外延层，P+sub表面到内部有STI隔离层，STI隔离层之间设有N型掺杂层、N+掺杂层和P+掺杂层，P+掺杂层一侧直接与金属层I相接，N型掺杂层位于P+掺杂层另一侧，N+掺杂层位于金属层I下方，N型掺杂层一侧设有P型掺杂层，P型掺杂层下方有P+型掺杂层，N+层位于金属层II两侧，P+层位于金属层II下方，P型掺杂层位于N+层与N型层之间的表面处，P+型掺杂层位于N+层与N型层之间的体内处，P+型掺杂层的区域形状为填充整个P型掺杂层、N+层与N型层之间或填充部分，或多段填充，金属层I和金属层II之间有介质层。有利于保护ESD器件不被较大的电流、较高电压所损伤，避免了器件的表面集中效应。

Description

一种基于SCR结构的新型ESD保护器件
技术领域
本发明属于集成电路静电放电(ESD-Electrostatic Discharge)保护领域，涉及一种可用于ESD保护器件的新型SCR结构。
背景技术
静电放电(ESD)现象广泛存在于日常环境中，它是引起集成电路产品损伤甚至失效的重要原因之一。集成电路产品在其生产、制造、装配以及工作过程中极易受到ESD的影响，造成产品内部损伤、可靠性降低。因此，研究高性能、高可靠性的ESD防护器件对提高集成电路的成品率和可靠性具有至关重要的作用。
根据静电放电产生的原因及放电方式的不同，静电放电通常分为以下四种模式：HBM(人体放电模式)，MM(机器放电模式)，CDM(组件充电放电模式)，FIM(电场感应模式)。其中，HBM和MM模式是工业界最为关心的两种最常见的静电放电模式。当电路产生静电放电现象时，大量电荷瞬间流入芯片的引脚，此时电路内产生的电流脉冲可达几安培，其电压脉冲高达几伏，特殊情况高达上千伏。电流脉冲可能造成器件部分区域过热烧毁，而高压脉冲容易造成器件内部的氧化层破坏性损伤。因此，为了防止芯片受到ESD的损伤，就需要对芯片的每个引脚都要进行有效的ESD防护。通常，ESD保护器件的设计需要考虑以下三个方面的问题：一是ESD保护器件要能够泄放大电流；二是ESD保护器件具有特定的触发电压及低保持电压。三是ESD防护器件需要超低的寄生电容。
通常用作ESD保护的器件有二极管、GGNMOS(栅接地的NMOS)、BJT(三极管)、SCR(可控硅)等。但 在某些特定应用中，需要ESD保护器件具有特定的触发电压，电流泄放能力较强，同时还需要降低ESD器件的寄生电容。本发明提供了一种新的技术方案，可以提供高泄放电流、低触发电压、低电容的ESD器件，用于高速接口。
发明内容
本发明的目的在于提供一种基于SCR结构的新型ESD保护器件，解决了现有的ESD器件受较大的电流和较高的电压会造成芯片内部电路的损伤和器件击穿的问题。
本发明的技术方案为：一种基于SCR结构的新型ESD保护器件，包含P+sub ， P+sub上方设有P-外延层，P+sub 表面到内部设有STI隔离层，STI隔离层一侧设有N型掺杂层、N+掺杂层和P+掺杂层，P+掺杂层一侧直接与金属层I相接，N型掺杂层位于P+掺杂层另一侧，不与金属层I相接，N+掺杂层位于金属层I下方，与金属层I直接相接，N型掺杂层一侧设有P型掺杂层，P型掺杂层下方设有P+型掺杂层，P型掺杂层和P+型掺杂层一侧设有N+掺杂层和P+层，N+层位于金属层II两侧，P+层位于金属层II下方，两者均与金属层II短接，P型掺杂层位于N+层与N型层之间的表面处，P+型掺杂层位于N+层与N型层之间的体内处，P+型掺杂层的区域形状为填充整个P型掺杂层、N+层与N型层之间或填充部分，或多段填充，金属层I和金属层II之间设有介质层。
进一步地，N+掺杂层、N+掺杂层和N型掺杂层比P+层深，N+掺杂层、P+掺杂层和N型掺杂层均具有高深宽比，大于2，P+掺杂层，N+掺杂层短接引出的器件端口作为器件阳极，N+掺杂层与P+层短接引出的器件端口作为器件阴极。
进一步地，介质层为氧化隔离介质。
进一步地，金属层I和金属层II为在深入体内的深槽中形成，金属层I及金属层II接不同电位。
进一步地，STI隔离层位于P-外延层内侧。
进一步地，N+掺杂层位于P+掺杂层之间，P+掺杂层位于N型掺杂层之间。
进一步地，P+层位于N+掺杂层之间。
本发明的有益之处：本发明的有利于保护ESD器件不会被较大的电流、较高电压所损伤，避免了器件的表面集中效应。针对现有常规横向存在的技术缺陷,本发明实例设计了一种基于SCR结构的新型ESD 保护器件，既充分利用SCR结构强泄流能力的特点，又利用了改进型SCR低触发电压的优势， 通过修改SCR的体内P+区域来调节触发电压，保持了改进型SCR结构低触发电压的特点，又能调节SCR的维持电压，可以避免闩锁效应的发生。可以实现低触发电压、低导通电阻、强鲁棒性等ESD保护性能。可用于提高片上IC单双向ESD 保护的可靠性。
附图说明
图1为本发明实例利用的SCR结构剖面示意图；
图2是本发明实例中SCR的变形结构剖面示意图；
图3是本发明实例中和其他器件组合应用连接方式示意图。
其中： 101、P+sub，102、P-外延层，103、STI隔离层，104、N型掺杂层，105、N+掺杂层，106、P+掺杂层，107、N+掺杂层，108、P+层，109、P+型掺杂层，110、P型掺杂层，111、介质层，112、金属层I，113、金属层II，401、金属层a，402、金属层b，403、金属层c，404、金属层d。
具体实施方式
为了加深对本发明的理解，下面结合附图详细描述本发明的具体实施方式，该实施例仅用于解释本发明，并不构成对本发明的保护范围的限定。
如图1-2所示， 一种基于SCR结构的新型ESD保护器件，包含P+sub 101，P+sub 101上方设有P-外延层102，P+sub 101表面到内部设有STI隔离层103，STI隔离层103一侧设有N型掺杂层104、N+掺杂层105和P+掺杂层106，P+掺杂层106一侧直接与金属层I112相接，N型掺杂层104位于P+掺杂层106另一侧，不与金属层I112相接，N+掺杂层105位于金属层I112下方，与金属层I112直接相接，N型掺杂层104一侧设有P型掺杂层110，P型掺杂层110下方设有P+型掺杂层109，P型掺杂层110和P+型掺杂层109一侧设有N+掺杂层107和P+层108，N+层107位于金属层II113两侧，P+层108位于金属层II113下方，两者均与金属层II113短接，P型掺杂层110位于N+层107与N型层104之间的表面处，P+型掺杂层109位于N+层107与N型层104之间的体内处，P+型掺杂层109的区域形状为填充整个P型掺杂层110、N+层107与N型层104之间或填充部分，或多段填充，金属层I112和金属层II113之间设有介质层111。
N+掺杂层107、N+掺杂层105和N型掺杂层104比P+层108深，N+掺杂层107、P+掺杂层106和N型掺杂层104均具有高深宽比，大于2，P+掺杂层106，N+掺杂层105短接引出的器件端口作为器件阳极，N+掺杂层107与P+层108短接引出的器件端口作为器件阴极。
介质层111为氧化隔离介质。
金属层I112和金属层II113为在深入体内的深槽中形成，金属层I112及金属层II113接不同电位。
STI隔离层103位于P-外延层102内侧。
N+掺杂层105位于P+掺杂层106之间，P+掺杂层106位于N型掺杂层104之间。
P+层108位于N+掺杂层107之间。
如图3所示，本发明采用的SCR结构和另外两个二极管集成在一起。其中二极管的P+区域、N+区域工艺及接触孔工艺与SCR工艺兼容。其中金属层c 403为器件阳极，金属层a401及金属层d 404为器件阴极，金属层a 402其金属互联作用。其串联二极管起到降容作用，可实现超低电容、低触发电压等特性。
本发明的优点在于，中心P+区域可以调节SCR的触发电压，实现低触发电压下器件的低泄漏电流。使P+距离硅表面一定距离，有助于缓解器件的表面电流集中效应，提高器件可靠性。深入体内的SCR结构设置，可以提高电流均流能力，提高器件的ESD保护能力。
同时，与SCR器件工艺兼容的二极管集成后，通过串联二极管的形式，实现ESD器件的超低电容。更有利于降低对系统影响，应用于高速接口中。

Claims (7)

1. 一种基于SCR结构的ESD保护器件，包含P+sub ，其特征在于：所述P+sub 上方设有P-外延层，所述P+sub 表面到内部设有STI隔离层，所述STI隔离层一侧设有N型掺杂层、N+掺杂层和P+掺杂层，所述P+掺杂层位于金属层I两侧，N型掺杂层位于P+掺杂层另一侧，不与金属层I相接，N+掺杂层位于金属层I下方，与金属层I直接相接，所述N型掺杂层一侧设有P型掺杂层，所述P型掺杂层下方设有P+型掺杂层，所述P型掺杂层和P+型掺杂层一侧设有N+掺杂层和P+层，所述N+层位于金属层II两侧，P+层位于金属层II下方，两者均与金属层II短接，所述P型掺杂层位于N+层与N型层之间的表面处，P+型掺杂层位于N+层与N型层之间的体内处，所述P+型掺杂层的区域形状为填充整个P型掺杂层、N+层与N型层之间或填充部分，或多段填充，所述金属层I和金属层II之间设有介质层。
2. 根据权利要求1所述的一种基于SCR结构的ESD保护器件，其特征在于： 所述N+掺杂层、N+掺杂层和N型掺杂层比P+层深，N+掺杂层、P+掺杂层和N型掺杂层均具有高深宽比，大于2，所述P+掺杂层，N+掺杂层短接引出的器件端口作为器件阳极，N+掺杂层与P+层短接引出的器件端口作为器件阴极。
3.根据权利要求1所述的一种基于SCR结构的ESD保护器件，其特征在于：所述介质层为氧化隔离介质。
4.根据权利要求1所述的一种基于SCR结构的ESD保护器件，其特征在于：所述金属层I和金属层II为在深入体内的深槽中形成，所述金属层I及金属层II接不同电位。
5.根据权利要求1所述的一种基于SCR结构的ESD保护器件，其特征在于：所述STI隔离层位于P-外延层内侧。
6.根据权利要求1所述的一种基于SCR结构的ESD保护器件，其特征在于：所述N+掺杂层位于P+掺杂层之间，所述P+掺杂层位于N型掺杂层之间。
7.根据权利要求1所述的一种基于SCR结构的ESD保护器件，其特征在于：所述P+层位于N+掺杂层之间。
CN201910490976.4A 2019-06-06 2019-06-06 一种基于scr结构的新型esd保护器件 Active CN110197825B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910490976.4A CN110197825B (zh) 2019-06-06 2019-06-06 一种基于scr结构的新型esd保护器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910490976.4A CN110197825B (zh) 2019-06-06 2019-06-06 一种基于scr结构的新型esd保护器件

Publications (2)

Publication Number Publication Date
CN110197825A CN110197825A (zh) 2019-09-03
CN110197825B true CN110197825B (zh) 2024-03-08

Family

ID=67754026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910490976.4A Active CN110197825B (zh) 2019-06-06 2019-06-06 一种基于scr结构的新型esd保护器件

Country Status (1)

Country Link
CN (1) CN110197825B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111968970B (zh) * 2020-08-28 2022-04-08 电子科技大学 一种esd保护器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412237A (zh) * 2010-09-21 2012-04-11 旺宏电子股份有限公司 用于高电压静电放电防护的低电压结构的防护装置
CN104409454A (zh) * 2014-11-10 2015-03-11 无锡友达电子有限公司 一种nldmos防静电保护管
CN105609488A (zh) * 2015-12-23 2016-05-25 电子科技大学 一种用于esd保护的低触发电压scr器件
CN106960841A (zh) * 2016-01-12 2017-07-18 联华电子股份有限公司 高压晶体管
CN109841615A (zh) * 2019-02-26 2019-06-04 合肥奕斯伟集成电路有限公司 一种过电压摆幅静电放电防护器件及电路
CN210379046U (zh) * 2019-06-06 2020-04-21 成都吉莱芯科技有限公司 一种基于scr结构的新型esd保护器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349830B2 (en) * 2013-03-05 2016-05-24 Macronix International Co., Ltd. Semiconductor element and manufacturing method and operating method of the same
CN104752417B (zh) * 2013-12-30 2017-11-03 中芯国际集成电路制造(上海)有限公司 可控硅静电保护器件及其形成方法
DE102014113189B4 (de) * 2014-09-12 2023-04-20 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412237A (zh) * 2010-09-21 2012-04-11 旺宏电子股份有限公司 用于高电压静电放电防护的低电压结构的防护装置
CN104409454A (zh) * 2014-11-10 2015-03-11 无锡友达电子有限公司 一种nldmos防静电保护管
CN105609488A (zh) * 2015-12-23 2016-05-25 电子科技大学 一种用于esd保护的低触发电压scr器件
CN106960841A (zh) * 2016-01-12 2017-07-18 联华电子股份有限公司 高压晶体管
CN109841615A (zh) * 2019-02-26 2019-06-04 合肥奕斯伟集成电路有限公司 一种过电压摆幅静电放电防护器件及电路
CN210379046U (zh) * 2019-06-06 2020-04-21 成都吉莱芯科技有限公司 一种基于scr结构的新型esd保护器件

Also Published As

Publication number Publication date
CN110197825A (zh) 2019-09-03

Similar Documents

Publication Publication Date Title
US7868387B2 (en) Low leakage protection device
CN107017248B (zh) 一种基于浮空阱触发的低触发电压scr结构
US8039899B2 (en) Electrostatic discharge protection device
CN108520875B (zh) 一种高维持电压npnpn型双向可控硅静电防护器件
CN110335866B (zh) 一种基于纳米级集成电路工艺的双向低触发esd保护器件
CN111524884B (zh) 一种用于高压esd保护的改进型ldmos-scr器件
CN111048508B (zh) 一种双向lvtscr的esd或浪涌防护方法
CN107680965B (zh) 一种基于scr结构的双mos辅助触发的esd保护器件
CN110197825B (zh) 一种基于scr结构的新型esd保护器件
CN104269401B (zh) 一种基于scr结构的新型esd保护器件
CN111668209A (zh) 一种低漏电的用于低压esd防护的可控硅整流器
CN210379046U (zh) 一种基于scr结构的新型esd保护器件
CN110828453B (zh) 一种内嵌p+注入区分段型非对称可控硅静电释放器件
CN113871382A (zh) 一种优化esd防护性能的dcscr器件
CN107887378B (zh) 基于npnp结构的双向隔离型esd保护器件
CN107887377B (zh) 基于pnpn结构的双向隔离型esd保护器件
CN113838847B (zh) 一种用于低压esd防护的双向dcscr器件
US11699696B2 (en) Silicon-controlled rectifier with back-to-back diodes
CN102569295B (zh) 一种基于电容辅助触发的双向可控硅器件
KR101488566B1 (ko) Ｅｓｄ 보호회로
CN117353263B (zh) 一种超低漏电esd保护电路
CN114664815B (zh) 内嵌npn结构的高维持电压tvs分立器件
CN216698363U (zh) 一种静电放电保护电路及mcu芯片
CN219123236U (zh) 基于类可控硅二极管的静电保护器件及静电保护电路
CN216250743U (zh) 一种瞬态电压抑制二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220803

Address after: 226200 1800 Mudanjiang West Road, Huilong Town, Qidong City, Nantong City, Jiangsu Province

Applicant after: Jiangsu Jilai Microelectronics Co.,Ltd.

Applicant after: Chengdu Jilaixin Technology Co.,Ltd.

Address before: No. 505, 5 / F, building 6, No. 599, South shijicheng Road, Chengdu hi tech Zone, Chengdu pilot Free Trade Zone, Sichuan 610000

Applicant before: Chengdu Jilaixin Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant