JPH07114270B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH07114270B2 JPH07114270B2 JP62211952A JP21195287A JPH07114270B2 JP H07114270 B2 JPH07114270 B2 JP H07114270B2 JP 62211952 A JP62211952 A JP 62211952A JP 21195287 A JP21195287 A JP 21195287A JP H07114270 B2 JPH07114270 B2 JP H07114270B2
- Authority
- JP
- Japan
- Prior art keywords
- digital circuit
- circuit section
- integrated circuit
- dynamic
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光検知素子のような光感応素子を含む半導体
集積回路装置であって、回路構成素子の光による動作の
劣化を防止した半導体集積回路装置に関する。
集積回路装置であって、回路構成素子の光による動作の
劣化を防止した半導体集積回路装置に関する。
従来より、光検知素子を応用した装置が多く実用化され
ている。それらはいずれも光検知部と信号処理回路部と
が別々の容器に納められていたが、最近はシステムのコ
ンパクト化、信号処理速度の向上化などの点で装置の性
能を改善するために光検知部と信号処理回路部とを同一
の基板上に作り込んだ半導体集積回路装置とし用いられ
るようになっている。その場合に問題となるのは、光が
光検知素子以外の集積回路素子に入射したとき、半導体
内で本来は不必要な電子・正孔対を励起し、そのため素
子のリーク電流が増加するなどの好ましくない現象が生
ずることである。この現象は、アナログ回路やダイナミ
ック動作を行うデジタル回路においても大きな問題とな
る。
ている。それらはいずれも光検知部と信号処理回路部と
が別々の容器に納められていたが、最近はシステムのコ
ンパクト化、信号処理速度の向上化などの点で装置の性
能を改善するために光検知部と信号処理回路部とを同一
の基板上に作り込んだ半導体集積回路装置とし用いられ
るようになっている。その場合に問題となるのは、光が
光検知素子以外の集積回路素子に入射したとき、半導体
内で本来は不必要な電子・正孔対を励起し、そのため素
子のリーク電流が増加するなどの好ましくない現象が生
ずることである。この現象は、アナログ回路やダイナミ
ック動作を行うデジタル回路においても大きな問題とな
る。
一例として、走査回路などに用いられるダイナミック型
のMOSシフトレジスターについて考えた場合、MOSトラン
ジスタのゲート容量が一時的な情報記憶として用いられ
るが、この部分に光が入射すると、接合領域に発生する
不必要な電子・正孔対によりリーク電流が流れ、記憶時
間を著しく短くすることになる。その結果、リーク電流
によって決まる時定数よりも低周波動作のクロックパル
スでは誤動作が発生する。
のMOSシフトレジスターについて考えた場合、MOSトラン
ジスタのゲート容量が一時的な情報記憶として用いられ
るが、この部分に光が入射すると、接合領域に発生する
不必要な電子・正孔対によりリーク電流が流れ、記憶時
間を著しく短くすることになる。その結果、リーク電流
によって決まる時定数よりも低周波動作のクロックパル
スでは誤動作が発生する。
上述のような問題に対する対策として、例えば特公昭52
−26876号に開示されているように、光検知素子以外の
半導体素子を含む領域上に導電性物質を絶縁膜を介して
設ける方法が提案されている。
−26876号に開示されているように、光検知素子以外の
半導体素子を含む領域上に導電性物質を絶縁膜を介して
設ける方法が提案されている。
上記のような光検知素子以外の半導体素子を含む領域上
に導電性物質を絶縁層を介して設ける方法によれば、不
必要な電子−正孔対によるリーク電流などの問題を解決
することができ、またこの方法は通常のICプロセス工程
と同じプロセスで形成できることなどの長所もあるが、
新たに次のように重大な欠点が生じる。
に導電性物質を絶縁層を介して設ける方法によれば、不
必要な電子−正孔対によるリーク電流などの問題を解決
することができ、またこの方法は通常のICプロセス工程
と同じプロセスで形成できることなどの長所もあるが、
新たに次のように重大な欠点が生じる。
即ち、導電性物質を半導体素子を含む領域上に形成した
場合、下層の金属配線との間に寄生容量を形成してしま
い、動作遅延を起こし、誤動作を発生させる可能性があ
ることである。特に、アルミニウムなどの金属配線は抵
抗率が低く、配線下の絶縁膜厚が厚い故に半導体基板と
の寄生容量も小さいため配線に長く引き回されて使用さ
れる場合が多いが、上層の光入射防止膜とは配線面積に
比例した分だけ寄生容量を形成してしまう。また、配線
アルミニウム上の絶縁膜は素子の保護膜であることか
ら、耐湿性の高い窒化けい素膜が用いられることが多い
が、この窒化けい素膜は高い比誘電率（7.5）を有する
ため、このことも寄生容量を大きくする一因となってい
る。このように、金属配線が大きな寄生容量を持った場
合に、高速動作を必要とする論理回路などにおいては、
動作遅延を引き起こすため誤動作が発生し、素子が正常
に働かないという問題が生じる。
場合、下層の金属配線との間に寄生容量を形成してしま
い、動作遅延を起こし、誤動作を発生させる可能性があ
ることである。特に、アルミニウムなどの金属配線は抵
抗率が低く、配線下の絶縁膜厚が厚い故に半導体基板と
の寄生容量も小さいため配線に長く引き回されて使用さ
れる場合が多いが、上層の光入射防止膜とは配線面積に
比例した分だけ寄生容量を形成してしまう。また、配線
アルミニウム上の絶縁膜は素子の保護膜であることか
ら、耐湿性の高い窒化けい素膜が用いられることが多い
が、この窒化けい素膜は高い比誘電率（7.5）を有する
ため、このことも寄生容量を大きくする一因となってい
る。このように、金属配線が大きな寄生容量を持った場
合に、高速動作を必要とする論理回路などにおいては、
動作遅延を引き起こすため誤動作が発生し、素子が正常
に働かないという問題が生じる。
従って、本発明は、上述のような従来技術の問題点を除
去するためになされたものであって、光検知素子のよう
な光感応素子を含む半導体集積回路の光による誤動作及
び寄生容量による誤動作が防止された半導体集積回路装
置を提供することを目的とする。
去するためになされたものであって、光検知素子のよう
な光感応素子を含む半導体集積回路の光による誤動作及
び寄生容量による誤動作が防止された半導体集積回路装
置を提供することを目的とする。
本発明者は、光感応素子を含む半導体集積回路の光感応
素子以外の領域の中で、光によるリーク電流などの影響
を受け易いアナログ回路及び低速動作を行うダイナミッ
ク型のデジタル回路の領域上にのみ導電性光入射防止膜
を形成させることによって、光によるリーク電流の影響
を無くし、合わせて高速動作を行うデジタル部への寄生
容量の影響を無くすことができることを見出した。
素子以外の領域の中で、光によるリーク電流などの影響
を受け易いアナログ回路及び低速動作を行うダイナミッ
ク型のデジタル回路の領域上にのみ導電性光入射防止膜
を形成させることによって、光によるリーク電流の影響
を無くし、合わせて高速動作を行うデジタル部への寄生
容量の影響を無くすことができることを見出した。
しかして、本発明は、半導体基板上に形成された光検知
素子と、前記半導体基板上であって前記光検知素子の周
囲に形成され、MOSトランジスタ及び配線からなるアナ
ログ回路部並びにダイナミック型のデジタル回路部と、
前記半導体基板上であって前記光検知素子の周囲に前記
アナログ回路部及びダイナミック型のデジタル回路部を
挟んで形成され、前記ダイナミック型のデジタル回路部
よりも高速動作を行うMOSトランジスタ及び配線からな
るデジタル回路部と、前記光検知素子、アナログ回路
部、ダイナミック型のデジタル回路部及び高速動作を行
うデジタル回路部を覆って前記半導体基板上に設けられ
た窒化けい素膜と、該窒化けい素膜上であって前記アナ
ログ回路部及びダイナミック型のデジタル回路部の上方
に、前記光検知素子及び高速動作を行うデジタル回路部
の上方を除いて設けられた導電性光入射防止膜とを備え
ることを特徴とする半導体集積回路装置に係る。
素子と、前記半導体基板上であって前記光検知素子の周
囲に形成され、MOSトランジスタ及び配線からなるアナ
ログ回路部並びにダイナミック型のデジタル回路部と、
前記半導体基板上であって前記光検知素子の周囲に前記
アナログ回路部及びダイナミック型のデジタル回路部を
挟んで形成され、前記ダイナミック型のデジタル回路部
よりも高速動作を行うMOSトランジスタ及び配線からな
るデジタル回路部と、前記光検知素子、アナログ回路
部、ダイナミック型のデジタル回路部及び高速動作を行
うデジタル回路部を覆って前記半導体基板上に設けられ
た窒化けい素膜と、該窒化けい素膜上であって前記アナ
ログ回路部及びダイナミック型のデジタル回路部の上方
に、前記光検知素子及び高速動作を行うデジタル回路部
の上方を除いて設けられた導電性光入射防止膜とを備え
ることを特徴とする半導体集積回路装置に係る。
ここで、本発明による半導体集積回路装置の構造を図面
を参照しながら説明する。
を参照しながら説明する。
第１図は、本発明に従う光検知素子を含む半導体集積回
路装置の構造を上面から見た概略説明図である。第１図
において、１、２および３はそれぞれ基板面（この場合
には紙面である）に形成された光検知素子、アナログ回
路及びダイナミック型のデジタル回路、並びにデジタル
回路である。本発明による導電性光入射防止膜４は、光
検知部以外の領域の中で、アナログ回路部及び低速動作
を行うダイナミック型のデジタル回路部の領域（斜線で
示した部分）のみに設けられている。
路装置の構造を上面から見た概略説明図である。第１図
において、１、２および３はそれぞれ基板面（この場合
には紙面である）に形成された光検知素子、アナログ回
路及びダイナミック型のデジタル回路、並びにデジタル
回路である。本発明による導電性光入射防止膜４は、光
検知部以外の領域の中で、アナログ回路部及び低速動作
を行うダイナミック型のデジタル回路部の領域（斜線で
示した部分）のみに設けられている。
本発明による導電性光入射防止膜は、回路配線などに用
いられるアルミニウム、モリブデン、タングステンなど
で形成される。これは通常のIC製造プロセス工程と同じ
プロセスを利用して形成させることができる。
いられるアルミニウム、モリブデン、タングステンなど
で形成される。これは通常のIC製造プロセス工程と同じ
プロセスを利用して形成させることができる。
本発明では、光感応素子を含む半導体集積回路装置にお
いて、光検知部以外の領域の中で、アナログ回路部及び
ダイナミック型のデジタル回路部の領域のみに導電性光
入射防止膜を設け構造としたことにより、光によるリー
ク電流が無くなり、安定したアナログ動作が可能とな
り、またデジタル部は寄生容量が発生しないので高速動
作が可能となる。なお、デジタル部に入射される光は、
回路が低速なダイナミック動作を行わない限り、リーク
電流による影響は特に問題とならない。また、もしデジ
タル部が低速のダイナミック動作を行う場合は、逆に寄
生容量の影響は問題とならないので、光入射防止膜を回
路上に形成すれば良いことになる。
いて、光検知部以外の領域の中で、アナログ回路部及び
ダイナミック型のデジタル回路部の領域のみに導電性光
入射防止膜を設け構造としたことにより、光によるリー
ク電流が無くなり、安定したアナログ動作が可能とな
り、またデジタル部は寄生容量が発生しないので高速動
作が可能となる。なお、デジタル部に入射される光は、
回路が低速なダイナミック動作を行わない限り、リーク
電流による影響は特に問題とならない。また、もしデジ
タル部が低速のダイナミック動作を行う場合は、逆に寄
生容量の影響は問題とならないので、光入射防止膜を回
路上に形成すれば良いことになる。
以下、本発明を実施例により説明する。
第２図に、本発明の一実施例である光信号処理用半導体
集積回路装置の要部構造の断面図を示す。
集積回路装置の要部構造の断面図を示す。
まず、Ｎ型シリコン基板５の表面には、通常のIC製造プ
ロセスに従ってPN接合フオトダイオード６、アナログ部
MOSトランジスタ７及びデジタル部MOSトランジスタ８が
形成される。９は熱酸化膜、10はアルミニウム配線、11
は保護膜としての窒化けい素膜であって、これらも通常
のIC製造プロセス工程を利用して形成される。
ロセスに従ってPN接合フオトダイオード６、アナログ部
MOSトランジスタ７及びデジタル部MOSトランジスタ８が
形成される。９は熱酸化膜、10はアルミニウム配線、11
は保護膜としての窒化けい素膜であって、これらも通常
のIC製造プロセス工程を利用して形成される。
次いで、このように各層の被膜が形成された後、本発明
に従って、アナログ部MOSトランジスタ上に導電性光入
射防止膜４が形成される。この導電性光入射防止膜は、
回路配線などに用いられるアルミニウム、モリブデン、
タングステンなどから通常のIC製造プロセス工程と同様
の工程によって容易に形成することができる。
に従って、アナログ部MOSトランジスタ上に導電性光入
射防止膜４が形成される。この導電性光入射防止膜は、
回路配線などに用いられるアルミニウム、モリブデン、
タングステンなどから通常のIC製造プロセス工程と同様
の工程によって容易に形成することができる。
本発明によれば、光感応素子を含む半導体集積回路装置
において、通常のIC製造プロセスで容易に形成できる導
電性光入射防止膜を、窒化けい素膜上であって、光の悪
影響を受けるアナログ部及びダイナミック型のデジタル
部の領域上にのみ形成することによって、光によるリー
ク電流の影響を防止し、合わせて高速動作を行うデジタ
ル部への寄生容量の影響を防止することができ、これに
より安定して動作する半導体集積回路装置を実用に供す
ることができる。
において、通常のIC製造プロセスで容易に形成できる導
電性光入射防止膜を、窒化けい素膜上であって、光の悪
影響を受けるアナログ部及びダイナミック型のデジタル
部の領域上にのみ形成することによって、光によるリー
ク電流の影響を防止し、合わせて高速動作を行うデジタ
ル部への寄生容量の影響を防止することができ、これに
より安定して動作する半導体集積回路装置を実用に供す
ることができる。
第１図は、本発明による導電性光入射防止膜を用いた半
導体集積回路装置を上面から見た概略説明図である。第
２図は本発明の一実施例である光信号処理用半導体集積
回路装置の要部構造の断面図である。 １……光検知素子、２……アナログ回路及びダイナミッ
ク型のデジタル回路、３……デジタル回路、４……導電
性光入射防止膜。
導体集積回路装置を上面から見た概略説明図である。第
２図は本発明の一実施例である光信号処理用半導体集積
回路装置の要部構造の断面図である。 １……光検知素子、２……アナログ回路及びダイナミッ
ク型のデジタル回路、３……デジタル回路、４……導電
性光入射防止膜。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 31/02 Ｂ (72)発明者 榎本 良成 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 西部 隆 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (56)参考文献 特開 昭57−145368（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体基板上に形成された光検知素子と、
前記半導体基板上であって前記光検知素子の周囲に形成
され、MOSトランジスタ及び配線からなるアナログ回路
部並びにダイナミック型のデジタル回路部と、前記半導
体基板上であって前記光検知素子の周囲に前記アナログ
回路部及びダイナミック型のデジタル回路部を挟んで形
成され、前記ダイナミック型のデジタル回路部よりも高
速動作を行うMOSトランジスタ及び配線からなるデジタ
ル回路部と、前記光検知素子、アナログ回路部、ダイナ
ミック型のデジタル回路部及び高速動作を行うデジタル
回路部を覆って前記半導体基板上に設けられた窒化けい
素膜と、該窒化けい素膜上であって前記アナログ回路部
及びダイナミック型のデジダル回路部の上方に、前記光
検知素子及び高速動作を行うデジタル回路部の上方を除
いて設けられた導電性光入射防止膜とを備えることを特
徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62211952A JPH07114270B2 (ja) | 1987-08-26 | 1987-08-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62211952A JPH07114270B2 (ja) | 1987-08-26 | 1987-08-26 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6454758A JPS6454758A (en) | 1989-03-02 |
| JPH07114270B2 true JPH07114270B2 (ja) | 1995-12-06 |
Family
ID=16614411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62211952A Expired - Lifetime JPH07114270B2 (ja) | 1987-08-26 | 1987-08-26 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114270B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2667432B2 (ja) * | 1988-03-19 | 1997-10-27 | 株式会社東芝 | 半導体装置及び固体撮像装置 |
| JP2903812B2 (ja) * | 1991-12-10 | 1999-06-14 | 日本電気株式会社 | 固体撮像装置 |
| JPH05304280A (ja) * | 1992-04-27 | 1993-11-16 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US20010048140A1 (en) | 1997-04-10 | 2001-12-06 | Inao Toyoda | Photo sensing integrated circuit device and related circuit adjustment |
| JP3726416B2 (ja) * | 1997-04-14 | 2005-12-14 | 株式会社デンソー | 光センサ集積回路装置 |
| CN101138090B (zh) * | 2005-03-14 | 2010-05-26 | 柯尼卡美能达精密光学株式会社 | 摄像装置以及电子器具 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57145368A (en) * | 1981-03-04 | 1982-09-08 | Hitachi Ltd | Semiconductor intergrated circuit |
-
1987
- 1987-08-26 JP JP62211952A patent/JPH07114270B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6454758A (en) | 1989-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5859450A (en) | Dark current reducing guard ring | |
| JP3319419B2 (ja) | 固体撮像装置 | |
| JP2678400B2 (ja) | 回路内蔵受光素子 | |
| KR100312279B1 (ko) | 광전변환장치및이미지센서 | |
| KR100193410B1 (ko) | 고체 촬상 장치 | |
| EP0253105B1 (en) | Integrated circuit with improved protective device | |
| US6278169B1 (en) | Image sensor shielding | |
| US5336919A (en) | Solid-state image pickup device with high melting point metal shield | |
| JPH07114270B2 (ja) | 半導体集積回路装置 | |
| US4929994A (en) | Solid-state imaging device with multiple dielectric layers | |
| JP3366226B2 (ja) | 分割フォトダイオード及び回路内蔵受光素子 | |
| US5504355A (en) | Solid state image sensor device having two layer wiring structure | |
| JPS62226659A (ja) | 半導体装置 | |
| JP2917361B2 (ja) | 固体撮像素子 | |
| JPH0524671B2 (ja) | ||
| EP0384286A1 (en) | Charge coupled device free from after image due to residual electric charges | |
| JPH0770696B2 (ja) | 半導体集積回路装置 | |
| JP3496888B2 (ja) | 固体撮像素子 | |
| JP3426872B2 (ja) | 光半導体集積回路装置およびその製造方法 | |
| JP2852222B2 (ja) | 光半導体集積回路装置 | |
| JP3399484B2 (ja) | 固体撮像素子 | |
| JPH03161970A (ja) | 固体撮像装置 | |
| JPH05190887A (ja) | 光電変換装置 | |
| JPS60177685A (ja) | 半導体装置 | |
| JPH04316362A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 12 |