JPH05198788A - 回路内蔵受光素子およびその製造方法 - Google Patents
回路内蔵受光素子およびその製造方法Info
- Publication number
- JPH05198788A JPH05198788A JP4008298A JP829892A JPH05198788A JP H05198788 A JPH05198788 A JP H05198788A JP 4008298 A JP4008298 A JP 4008298A JP 829892 A JP829892 A JP 829892A JP H05198788 A JPH05198788 A JP H05198788A
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- type semiconductor
- receiving element
- light receiving
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 回路内蔵受光素子のＳ／Ｎ比向上と高集積化
を達成する。 【構成】 Ｐ型半導体基板１の表面のＮ型エピタキシャ
ル層３に、絶縁膜容量ＣのＮ+ 型拡散層６と、フォトダ
イオードＡのＮ+ 型拡散層６とを同時に形成する。
を達成する。 【構成】 Ｐ型半導体基板１の表面のＮ型エピタキシャ
ル層３に、絶縁膜容量ＣのＮ+ 型拡散層６と、フォトダ
イオードＡのＮ+ 型拡散層６とを同時に形成する。
Description
【０００１】
【産業上の利用分野】本発明は、信号処理回路を内蔵し
た受光素子の改良に関するものであり、特にＳ／Ｎ比を
向上させるための構造およびその製造方法に関するもの
である。
た受光素子の改良に関するものであり、特にＳ／Ｎ比を
向上させるための構造およびその製造方法に関するもの
である。
【０００２】
【従来の技術】回路内蔵受光素子は、光センサ，フォト
カプラなどに広く用いられている。図８は、従来の一般
的なＮＰＮトランジスタを有する回路内蔵受光素子の略
断面図を示す。
カプラなどに広く用いられている。図８は、従来の一般
的なＮＰＮトランジスタを有する回路内蔵受光素子の略
断面図を示す。
【０００３】同図において、１枚のＰ型半導体基板１上
に受光素子であるフォトダイオードＡとＮＰＮトランジ
スタＢおよび絶縁膜容量Ｃなどの信号処理回路素子とが
形成されている。フォトダイオードＡはＰ型半導体基板
１とその上に成長させたＮ型エピタキシャル層３とから
構成される。ＮＰＮトランジスタＢは、Ｐ型半導体基板
１に埋込んだＮ+ 型埋込み拡散層２、その上に成長させ
たＮ型エピタキシャル層３、その表面のＰ型拡散層５
（ベース）、その表面のＮ+ 型拡散層６（エミッタ）等
から構成されている。絶縁膜容量Ｃは、Ｎ+ 型拡散層６
の表面にシリコン窒化膜９を介して金属電極１０を設け
ることにより形成されている。フォトダイオードＡおよ
びＮＰＮトランジスタＢの表面はシリコン酸化膜８およ
びシリコン窒化膜９で被覆され、必要な個所に穴をあけ
電極１０，１０…を設ける。絶縁膜容量ＣのＮ+ 型拡散
層６の表面のシリコン酸化膜８およびシリコン窒化膜９
にも穴をあけ、電極１０が設けられている。ＮＰＮトラ
ンジスタＢの部分の７は、Ｎ + 型コレクタ拡散層であ
る。これらのフォトダイオードＡ，ＮＰＮトランジスタ
Ｂおよびその他の回路素子たとえば絶縁膜容量Ｃとの間
は、素子間分離拡散層４，４…によって分離されてい
る。
に受光素子であるフォトダイオードＡとＮＰＮトランジ
スタＢおよび絶縁膜容量Ｃなどの信号処理回路素子とが
形成されている。フォトダイオードＡはＰ型半導体基板
１とその上に成長させたＮ型エピタキシャル層３とから
構成される。ＮＰＮトランジスタＢは、Ｐ型半導体基板
１に埋込んだＮ+ 型埋込み拡散層２、その上に成長させ
たＮ型エピタキシャル層３、その表面のＰ型拡散層５
（ベース）、その表面のＮ+ 型拡散層６（エミッタ）等
から構成されている。絶縁膜容量Ｃは、Ｎ+ 型拡散層６
の表面にシリコン窒化膜９を介して金属電極１０を設け
ることにより形成されている。フォトダイオードＡおよ
びＮＰＮトランジスタＢの表面はシリコン酸化膜８およ
びシリコン窒化膜９で被覆され、必要な個所に穴をあけ
電極１０，１０…を設ける。絶縁膜容量ＣのＮ+ 型拡散
層６の表面のシリコン酸化膜８およびシリコン窒化膜９
にも穴をあけ、電極１０が設けられている。ＮＰＮトラ
ンジスタＢの部分の７は、Ｎ + 型コレクタ拡散層であ
る。これらのフォトダイオードＡ，ＮＰＮトランジスタ
Ｂおよびその他の回路素子たとえば絶縁膜容量Ｃとの間
は、素子間分離拡散層４，４…によって分離されてい
る。
【０００４】ところで、最近、回路内蔵受光素子の高機
能化の要求が高まっており、その中でも重要視される機
能としてＳ／Ｎ比向上の要請が強い。このＳ／Ｎ比向上
のためには、信号強度を上げるか、ノイズレベルを下げ
るかのいずれかもしくは両方を達成しなければならな
い。
能化の要求が高まっており、その中でも重要視される機
能としてＳ／Ｎ比向上の要請が強い。このＳ／Ｎ比向上
のためには、信号強度を上げるか、ノイズレベルを下げ
るかのいずれかもしくは両方を達成しなければならな
い。
【０００５】この内、受光素子の光感度を向上させて信
号強度を向上させる手段として、図９に示されるような
構造の回路内蔵受光素子がある。この構造においては、
フォトダイオードＡの表面のシリコン酸化膜８を除去
し、その表面にシリコン窒化膜９のみからなる表面反射
防止膜を形成することにより、フォトダイオードＡ内へ
の入射光強度を増加させ光感度をｆしている。
号強度を向上させる手段として、図９に示されるような
構造の回路内蔵受光素子がある。この構造においては、
フォトダイオードＡの表面のシリコン酸化膜８を除去
し、その表面にシリコン窒化膜９のみからなる表面反射
防止膜を形成することにより、フォトダイオードＡ内へ
の入射光強度を増加させ光感度をｆしている。
【０００６】
【発明が解決しようとする課題】ところが、図９の構造
の回路内蔵受光素子を実現にするにおいては、次のよう
な問題がある。
の回路内蔵受光素子を実現にするにおいては、次のよう
な問題がある。
【０００７】図９の構造において、フォトダイオードＡ
の表面にシリコン窒化膜９を直接形成するには、シリコ
ン酸化膜を窓開けする必要がある。通常、このシリコン
窒化膜は絶縁膜容量としても使用するため、信号処理回
路部分の絶縁膜容量Ｃの部分においても、同時にシリコ
ン酸化膜８の窓明けが行なわれる。これらの窓明けが行
なわれる部分のシリコン酸化膜８の厚さは互いに異なっ
ており、エッチングの完了する時間が異なっている。こ
のため、フォトダイオードＡ部分より酸化膜厚が薄い絶
縁膜容量Ｃ部分では、エッチング完了後のオーバーエッ
チ時間が長くなってしまい、酸化膜窓の線幅がマスク線
幅よりも大幅にシフトしてしまうという問題が発生す
る。このため、絶縁膜容量Ｃの表面のシリコン酸化膜８
の窓明け幅制御が困難となり、図９の構造の回路内蔵受
光素子の高集積化に対して障害となっていた。
の表面にシリコン窒化膜９を直接形成するには、シリコ
ン酸化膜を窓開けする必要がある。通常、このシリコン
窒化膜は絶縁膜容量としても使用するため、信号処理回
路部分の絶縁膜容量Ｃの部分においても、同時にシリコ
ン酸化膜８の窓明けが行なわれる。これらの窓明けが行
なわれる部分のシリコン酸化膜８の厚さは互いに異なっ
ており、エッチングの完了する時間が異なっている。こ
のため、フォトダイオードＡ部分より酸化膜厚が薄い絶
縁膜容量Ｃ部分では、エッチング完了後のオーバーエッ
チ時間が長くなってしまい、酸化膜窓の線幅がマスク線
幅よりも大幅にシフトしてしまうという問題が発生す
る。このため、絶縁膜容量Ｃの表面のシリコン酸化膜８
の窓明け幅制御が困難となり、図９の構造の回路内蔵受
光素子の高集積化に対して障害となっていた。
【０００８】また、図９の構造では、ノイズを低減する
効果はないため、Ｓ／Ｎ比を改善する効果は小さい。
効果はないため、Ｓ／Ｎ比を改善する効果は小さい。
【０００９】
【課題を解決するための手段】本発明においては、１枚
の半導体基板上に受光素子と信号処理回路とを構成し、
受光素子は、第１の導電型の半導体基板とその上に形成
した第２導電型の半導体層とこの第２導電型の半導体層
上に形成した高不純物濃度の第２導電型の半導体層と、
その上に積層した受光素子の表面反射防止絶縁膜とによ
り形成した。
の半導体基板上に受光素子と信号処理回路とを構成し、
受光素子は、第１の導電型の半導体基板とその上に形成
した第２導電型の半導体層とこの第２導電型の半導体層
上に形成した高不純物濃度の第２導電型の半導体層と、
その上に積層した受光素子の表面反射防止絶縁膜とによ
り形成した。
【００１０】また、その製造に際しては、１枚の第１導
電型の半導体基板の表面の第２導電型の半導体層に、受
光素子部の高不純物濃度の第２導電型の半導体層と信号
処理回路内の絶縁膜容量部の高不純物濃度の第２導電型
の半導体層とを同時に形成するようにした。
電型の半導体基板の表面の第２導電型の半導体層に、受
光素子部の高不純物濃度の第２導電型の半導体層と信号
処理回路内の絶縁膜容量部の高不純物濃度の第２導電型
の半導体層とを同時に形成するようにした。
【００１１】
【作用】本発明によれば、受光素子であるフォトダイオ
ードＡおよび絶縁膜容量Ｃの表面のシリコン酸化膜の厚
さが同一となるため、絶縁膜容量Ｃ部分でのシリコン酸
化膜窓明け幅制御が容易になり、また、フォトダイオー
ド部ＡのＮ型エピタキシャル層３の表面にＮ+ 型拡散層
６を設けてあるから、フォトダイオードの低ノイズ化を
達成できる。
ードＡおよび絶縁膜容量Ｃの表面のシリコン酸化膜の厚
さが同一となるため、絶縁膜容量Ｃ部分でのシリコン酸
化膜窓明け幅制御が容易になり、また、フォトダイオー
ド部ＡのＮ型エピタキシャル層３の表面にＮ+ 型拡散層
６を設けてあるから、フォトダイオードの低ノイズ化を
達成できる。
【００１２】
【実施例】図１は、ＮＰＮトランジスタを有する本発明
の一実施例の略断面図である。図９に示される従来例と
異なるところは、フォトダイオードＡの表面のＮ型エピ
タキシャル層３にＮ+ 型拡散層６を形成したことであ
る。図２〜図４は、この実施例の各工程毎の略断面図で
ある。以下これらの図によって説明する。
の一実施例の略断面図である。図９に示される従来例と
異なるところは、フォトダイオードＡの表面のＮ型エピ
タキシャル層３にＮ+ 型拡散層６を形成したことであ
る。図２〜図４は、この実施例の各工程毎の略断面図で
ある。以下これらの図によって説明する。
【００１３】まず、図２に示されるように、通常のバイ
ポーラＩＣの工程を経ることにより、Ｐ型半導体基板１
の表面にフォトダイオードＡおよびＮＰＮトランジスタ
Ｂおよび絶縁膜容量Ｃなどの信号処理回路を同一基板上
に形成するのであるが、その終段の過程において、Ｎ型
エピタキシャル層３の表面に、絶縁膜容量ＣのＮ+ 型拡
散層６を形成するとき、同時にフォトダイオードＡの部
分のＮ型エピタキシャル層３の表面にもＮ+ 型拡散層６
を形成する。
ポーラＩＣの工程を経ることにより、Ｐ型半導体基板１
の表面にフォトダイオードＡおよびＮＰＮトランジスタ
Ｂおよび絶縁膜容量Ｃなどの信号処理回路を同一基板上
に形成するのであるが、その終段の過程において、Ｎ型
エピタキシャル層３の表面に、絶縁膜容量ＣのＮ+ 型拡
散層６を形成するとき、同時にフォトダイオードＡの部
分のＮ型エピタキシャル層３の表面にもＮ+ 型拡散層６
を形成する。
【００１４】その後、図３に示すように、フォトダイオ
ードＡ部表面と絶縁膜容量Ｃ部の表面のシリコン酸化膜
８の窓明けを行なう。このとき、本発明においては、フ
ォトダイオードＡと絶縁膜容量Ｃの窓開けを行なう部分
のシリコン酸化膜厚さが同一であるため、この厚さに差
があるときのようなマスク線幅からの窓開け幅のシフト
は生じない。
ードＡ部表面と絶縁膜容量Ｃ部の表面のシリコン酸化膜
８の窓明けを行なう。このとき、本発明においては、フ
ォトダイオードＡと絶縁膜容量Ｃの窓開けを行なう部分
のシリコン酸化膜厚さが同一であるため、この厚さに差
があるときのようなマスク線幅からの窓開け幅のシフト
は生じない。
【００１５】この後、図４に示すように、フォトダイオ
ードＡの反射防止膜および絶縁膜容量Ｃの絶縁膜として
使用するシリコン窒化膜９を積層する。次に各電極の形
成予定領域に、シリコン窒化膜９およびシリコン酸化膜
８の窓開けを行なった後、各電極の形成を行なう。その
後、表面にカバー絶縁膜１１を積層して図１の構造を得
る。
ードＡの反射防止膜および絶縁膜容量Ｃの絶縁膜として
使用するシリコン窒化膜９を積層する。次に各電極の形
成予定領域に、シリコン窒化膜９およびシリコン酸化膜
８の窓開けを行なった後、各電極の形成を行なう。その
後、表面にカバー絶縁膜１１を積層して図１の構造を得
る。
【００１６】この図１の構造においては、フォトダイオ
ードＡの表面にシリコン窒化膜９による反射防止膜を形
成しており、フォトダイオードＡの光感度の向上が可能
となっている。また、フォトダイオードＡの表面にＮ+
型拡散層６を形成していることにより、フォトダイオー
ドの低ノイズ化をも達成している。そのメカニズムは、
フォトダイオードＡ部分のホールに対するポテンシャル
分布とシリコン基板表面からの距離との関係が、図５の
ようになることで、Ｎ型エピタキシャル層３中に発生す
る光キャリア（ホール）が表面に到達しないようになっ
ているため、フォトダイオードＡにおける表面再結合電
流の低減が可能になるためである。このＮ型エピタキシ
ャル層３の表面にＮ+ 型拡散層６を設けた受光素子につ
いては、本出願人が平成３年２月５日出願した特願平３
−１４１６０に詳細に述べられている。
ードＡの表面にシリコン窒化膜９による反射防止膜を形
成しており、フォトダイオードＡの光感度の向上が可能
となっている。また、フォトダイオードＡの表面にＮ+
型拡散層６を形成していることにより、フォトダイオー
ドの低ノイズ化をも達成している。そのメカニズムは、
フォトダイオードＡ部分のホールに対するポテンシャル
分布とシリコン基板表面からの距離との関係が、図５の
ようになることで、Ｎ型エピタキシャル層３中に発生す
る光キャリア（ホール）が表面に到達しないようになっ
ているため、フォトダイオードＡにおける表面再結合電
流の低減が可能になるためである。このＮ型エピタキシ
ャル層３の表面にＮ+ 型拡散層６を設けた受光素子につ
いては、本出願人が平成３年２月５日出願した特願平３
−１４１６０に詳細に述べられている。
【００１７】本発明は、Ｎ+ 型拡散層６を絶縁膜容量Ｃ
の部分に形成するとき、同時にフォトダイオードＡの部
分にも形成するから、回路内蔵受光素子のＳ／Ｎ比向上
を達成しながら、同時に高集積化を実現することができ
る。
の部分に形成するとき、同時にフォトダイオードＡの部
分にも形成するから、回路内蔵受光素子のＳ／Ｎ比向上
を達成しながら、同時に高集積化を実現することができ
る。
【００１８】さらに、より高集積化を目指す場合に、２
層配線プロセスを採用する場合がある。そのときに、フ
ォトダイオード上に反射防止膜を形成する方法として、
本出願人により平成３年２月５日出願の特願平３−１４
１５８において、図６の略断面図に示されるような回路
内蔵受光素子が開示されている。これは、シリコン窒化
膜９および１２を二重に重ねたものである。１３は２層
目の配線である。その他は、図９と同一であり同一符号
で表わされている。この構造においても、本発明を適用
することは可能であり、それを適用した構造の略断面図
が図７に示される。
層配線プロセスを採用する場合がある。そのときに、フ
ォトダイオード上に反射防止膜を形成する方法として、
本出願人により平成３年２月５日出願の特願平３−１４
１５８において、図６の略断面図に示されるような回路
内蔵受光素子が開示されている。これは、シリコン窒化
膜９および１２を二重に重ねたものである。１３は２層
目の配線である。その他は、図９と同一であり同一符号
で表わされている。この構造においても、本発明を適用
することは可能であり、それを適用した構造の略断面図
が図７に示される。
【００１９】図７において、フォトダイオード部のＮ型
エピタキシャル層３の表面にＮ+ 型拡散層６が形成さ
れ、その表面にシリコン窒化膜９および１２が２層に形
成されている。
エピタキシャル層３の表面にＮ+ 型拡散層６が形成さ
れ、その表面にシリコン窒化膜９および１２が２層に形
成されている。
【００２０】
【発明の効果】以上のように本発明によれば、回路内蔵
受光素子のＳ／Ｎ比向上と高集積化を同時に達成するこ
とができる。
受光素子のＳ／Ｎ比向上と高集積化を同時に達成するこ
とができる。
【図１】本発明の一実施例の略断面図である。
【図２】図１の構造を得る１工程の略断面図である。
【図３】図１の構造を得る１工程の略断面図である。
【図４】図１の構造を得る１工程の略断面図である。
【図５】フォトダイオード部のホールに対するポテンシ
ャルとシリコン基板表面からの距離との関係を示すグラ
フである。
ャルとシリコン基板表面からの距離との関係を示すグラ
フである。
【図６】２層配線プロセスによる回路内蔵素子の従来例
の略断面図である。
の略断面図である。
【図７】図６の構造に本発明を適用した１例の略断面図
である。
である。
【図８】従来の回路内蔵受光素子の１例の略断面図であ
る。
る。
【図９】従来の回路内蔵受光素子の他の１例を示す略断
面図である。
面図である。
１ Ｐ型半導体基板 ２ Ｎ型埋込拡散層 ３ Ｎ型エピタキシャル層 ４ 素子間分離拡散層 ５ Ｐ型拡散層 ６ Ｎ+ 型拡散層 ７ Ｎ+ 型補償拡散層 ８ シリコン酸化膜 ９ シリコン窒化膜 １０ 金属電極 １１ カバー絶縁膜 Ａ フォトダイオード Ｂ ＮＰＮトランジスタ Ｃ 絶縁膜容量
Claims (2)
- 【請求項１】 １枚の半導体基板上に形成された受光素
子と信号処理回路とにより構成され、受光素子は、第１
の導電型の半導体基板と、その上に形成した第２導電型
の半導体層と、この第２導電型の半導体層上に形成した
高不純物濃度の第２導電型の半導体層と、その上に積層
した受光素子の表面反射防止絶縁膜とを有することを特
徴とする回路内蔵受光素子。 - 【請求項２】 １枚の第１導電型の半導体基板の表面の
第２導電型の半導体層上に、受光素子部の高不純物濃度
の第２導電型の半導体層と信号処理回路内の絶縁膜容量
部の高不純物濃度の第２導電型の半導体層とを同時に形
成することを特徴とする回路内蔵受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008298A JP2898810B2 (ja) | 1992-01-21 | 1992-01-21 | 回路内蔵受光素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4008298A JP2898810B2 (ja) | 1992-01-21 | 1992-01-21 | 回路内蔵受光素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198788A true JPH05198788A (ja) | 1993-08-06 |
| JP2898810B2 JP2898810B2 (ja) | 1999-06-02 |
Family
ID=11689251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4008298A Expired - Lifetime JP2898810B2 (ja) | 1992-01-21 | 1992-01-21 | 回路内蔵受光素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2898810B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231113A (ja) * | 1993-12-20 | 1995-08-29 | Nec Corp | 半導体装置およびその製造方法 |
| US6147390A (en) * | 1997-04-07 | 2000-11-14 | Nec Corporation | Solid-state imaging device with film of low hydrogen permeability including openings |
-
1992
- 1992-01-21 JP JP4008298A patent/JP2898810B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231113A (ja) * | 1993-12-20 | 1995-08-29 | Nec Corp | 半導体装置およびその製造方法 |
| US6147390A (en) * | 1997-04-07 | 2000-11-14 | Nec Corporation | Solid-state imaging device with film of low hydrogen permeability including openings |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2898810B2 (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101253A (en) | Photo sensor with monolithic differential amplifier | |
| KR100460404B1 (ko) | 회로내장 감광 장치 | |
| US6700144B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6433366B1 (en) | Circuit-incorporating light receiving device and method of fabricating the same | |
| JPH0613643A (ja) | 光半導体装置とその製造方法 | |
| US4791070A (en) | Method of fabricating a solid state image sensing device | |
| US5106765A (en) | Process for making a bimos | |
| KR100650459B1 (ko) | 광 반도체 집적 회로 장치의 제조 방법 | |
| US20060151814A1 (en) | Optical semiconductor device | |
| US6380602B1 (en) | Semiconductor device | |
| JPH05198788A (ja) | 回路内蔵受光素子およびその製造方法 | |
| KR100666427B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JPH10242312A (ja) | 半導体装置及びその製造方法 | |
| JP3553715B2 (ja) | 光半導体装置 | |
| JP3900552B2 (ja) | 光センサの製造方法 | |
| JP2003110098A (ja) | 回路内蔵受光素子の製造方法 | |
| KR100194991B1 (ko) | 광 반도체 장치 | |
| JP2940818B2 (ja) | 光半導体装置とその製造方法 | |
| JPH04299860A (ja) | 光半導体装置 | |
| JP3520750B2 (ja) | バイポーラ型半導体装置の製造方法 | |
| JP4162412B2 (ja) | 光半導体集積回路装置 | |
| JPS61258471A (ja) | 半導体集積回路装置 | |
| JP3068733B2 (ja) | 半導体装置の製造方法 | |
| JP3194286B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0389563A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |