JP4459472B2

JP4459472B2 - 光検出器

Info

Publication number: JP4459472B2
Application number: JP2001112977A
Authority: JP
Inventors: 正哲佐原; 高志鈴木
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2001-04-11
Filing date: 2001-04-11
Publication date: 2010-04-28
Anticipated expiration: 2021-04-11
Also published as: JP2002314119A

Description

【０００１】
【発明の属する技術分野】
本発明は、多分割ホトダイオードを備えた光検出器に関する。
【０００２】
【従来の技術】
従来の多分割ホトダイオードを備えた光検出器は特開平８−３７５０１号公報に記載されている。この光検出器においては、１つのホトダイオードを２つに分割し、分割されたホトダイオードの出力をアンプで増幅して加算することにより、個々のアンプ毎に対応するホトダイオードの接合容量を低減すると共に、加算によって全体としては十分な光信号強度を確保している。
【０００３】
【発明が解決しようとする課題】
通常、受光素子であるフォトダイオードを分割すると受光面の周辺部が増えて周辺に伴なう容量が新たに発生する。そのため、分割して低容量化をはかった効果がこの余分な容量によって低下してしまう。
【０００４】
更に、受光面の分離部分や周辺部分は空乏層が十分に広がらない領域ができて、そこで発生する光電変換信号の電子・正孔キャリアが非常に応答の遅い拡散成分として検出される。これは高速応答を主旨とする目的に大きな支障をきたす。
【０００５】
また、フォトダイオードを分割して複数のアンプで電圧変換することにより、フォトダイオードとアンプの間はパッケージを介して配線されるか、直接ワイヤーでパッド間を接続するかなどであるが、いづれにしてもパッド容量が複数倍されて加算されるため、余分な容量が大きくなり、高速化が妨げられる。
【０００６】
本件は、このような受光素子の分割化に伴なう問題を解決して検出器の高速化を達成するための手法を考案したものである。
【０００７】
この問題の解決の手段として本願発明者らは、素子の分解能を向上可能な多分割ホトダイオードを特開平１１−４６０１０号公報において提案してきた。この多分割ホトダイオードは、Ｎ型半導体領域を共通のカソードとし、Ｎ型半導体内に形成された複数のＰ型半導体領域をそれぞれのアノードとする複数のホトダイオードを備えており、ＰＮ接合界面から広がる空乏層によって、各Ｐ型半導体領域を分離している。
【０００８】
このような構造においては、Ｐ型半導体領域分離用のアイソレーション層が不要となるため、分割に伴なう素子周辺の容量が抑えられるとともに、素子自体を小型化することができ、その分解能を向上させることができる。
【０００９】
したがって、Ｎ型半導体領域を共通のカソードとし、前記Ｎ型半導体内に形成された第１及び第２Ｐ型半導体領域をそれぞれのアノードとする第１及び第２ホトダイオードを備え、第１及び第２Ｐ型半導体領域にそれぞれ電気的に接続されたアンプの出力を加算する光検出器を作製すれば、高速、高利得、高分解能の光検出器を提供することができるものと考えられる。
【００１０】
しかしながら、このような光検出器においては、ホトダイオード周囲のカソードとその内側のアノードとの間で接合容量が存在する。この受光部周辺に伴なう容量を小さくすることで、ホトダイオードの容量を一層小さくすることができるため、高速化のために改良する余地がある。
【００１１】
また、周辺のＮ型カソード層内で発生するキャリアは空乏層の外で発生して拡散して移動するキャリア成分になるので、例えば周辺のＮ型カソード層を広くとる必要がある場合は、やはり遅延成分として検出する可能性を有している。
【００１２】
本発明は、このような課題に鑑みてなされたものであり、ホトダイオードの大面積化を必要とするため受光部の分割を行いアンプの加算による手法において、分割部や受光周囲の容量増加を阻止し、周囲で受光した非常に応答の遅い拡散成分を吸収し、分割化からのパッド容量増加がない、本来の高速化を達成できる光検出器を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上述の課題を解決するため、本発明に係る光検出器は、Ｎ型半導体領域を共通のカソードとし、Ｎ型半導体領域内に形成された第１及び第２Ｐ型半導体領域をそれぞれのアノードとする第１及び第２ホトダイオードを備え、第１及び第２Ｐ型半導体領域にそれぞれ電気的に接続されたアンプの出力を加算する光検出器において、第１及び第２Ｐ型半導体領域全体の周囲を囲むようにＮ型半導体領域内に形成されたダミー用Ｐ型半導体領域を備え、ダミー用Ｐ型半導体領域は、その電位がアンプの入力側と同電位に設定されるよう前記アンプと同一構造のアンプに接続されていることを特徴とする。
【００１４】
本光検出器によれば、Ｎ型半導体領域を共通のカソードとし、Ｎ型半導体領域内に形成された第１及び第２Ｐ型半導体領域をそれぞれのアノードとする第１及び第２ホトダイオードを備えているので、カソードとアノードとの間から広がる空乏層によってＰ型半導体領域が分離されるため、Ｐ型半導体領域を分離するため拡散などのＰＮ接合アイソレーションが不要となり、低容量化と高分解能を達成することができる。
【００１５】
また、第１及び第２Ｐ型半導体領域にそれぞれ電気的に接続されたアンプの出力を加算するので、Ｐ型半導体領域全体の面積を維持することで入射光量を確保しつつ、個々のＰ型半導体領域とＮ型半導体領域との間の接合容量を低減することで高速化を達成することができる。
【００１６】
更に、Ｐ型半導体領域全体の周囲をＮ型半導体領域内に形成されたダミー用Ｐ型半導体領域が存在するため、周辺のＮ型層との間の接合容量が除外される。Ｐ型半導体領域とダミー用Ｐ型半導体領域の間は、入射信号光に対して電位が同相で変化するため相互間の容量発生は小さく、周辺容量の発生が抑えられる。
【００１７】
また、受光面の周囲で発生する光電変換キャリアが非常に応答の遅い拡散成分として検出されても、ダミーで吸収されてしまうので、信号検出部には高速信号のみが検出される。
【００１８】
なお、Ｐ型半導体領域全体とダミー用Ｐ型半導体領域の間には拡散などのアイソレーション領域がないのでアノード・カソード間逆バイアスが不充分で空乏化されていないと電気的に絶縁されず、電位差を生じた場合は電流が流れるため、ダミー用Ｐ型半導体領域の電位をアンプの入力側と同電位に設定することが好ましい。但し通常はホトダイオードに逆バイアスを印加して空乏化された状態で動作させるため、電位差が生じても問題は起こらない。
【００１９】
上述のように、本発明では、ダミー用Ｐ型半導体領域は、その電位が上記アンプの入力側と同電位に設定されるようアンプと同一構造のアンプに接続される。
【００２０】
更に、本光検出器は、Ｎ型半導体領域を共通のカソードとし、前記Ｎ型半導体領域内に形成された第１及び第２Ｐ型半導体領域をそれぞれのアノードとする第１及び第２ホトダイオードを備え、前記第１及び第２Ｐ型半導体領域にそれぞれ電気的に接続されたアンプの出力を加算する光検出器において、前記第１及び第２Ｐ型半導体領域全体の周囲を囲むように前記Ｎ型半導体領域内に形成されたダミー用Ｐ型半導体領域を備え、第１、第２及びダミー用Ｐ型半導体領域内に光が入射可能であって、Ｎ型半導体領域内に光が入射不可能なように、前記Ｎ型半導体領域上に形成された遮光膜を更に備えることが好ましい。但し、本件ではダミーホトダイオードが周辺に入射した光の応答の遅い信号成分を吸収できるため、遮光ができない場合でも、高速応答が損なわれることがない。
【００２１】
この場合、遮光及びダミーの吸収によってＮ型半導体領域における不要なキャリアの発生を抑制することができると共に、第１、第２及びダミー用Ｐ型半導体領域には、光が入射可能であるので、第１、第２Ｐ型半導体領域とダミー用Ｐ型半導体領域においては、同位相でキャリアが発生し、各アンプの入力側の電位が同位相で変動するため、これら第１、第２及びダミー用半導体領域の間に発生する容量は小さくなり、アノード・カソード間の受光部周辺に発生する容量が抑えられる。
【００２２】
また、フォトダイオードを分割して複数のアンプで電圧変換することにより、パッド容量が複数倍されて加算されるため、ハイブリッドでは余分な容量が大きくなり、高速化を抑制する。よって、受光面を分割加算してＰＤの容量を低減する本件の手法の場合は、分割ＰＤとアンプが同一基板上に存在するモノリシック型が望ましい。
【００２３】
【発明の実施の形態】
以下、実施の形態に係る光検出器について説明する。同一要素には、同一符号を用いることとし、重複する説明は省略する。
【００２４】
図１は実施形態に係る光検出器の斜視図、図２は図１に示した光検出器の回路図、図３は図１に示した光検出器のＩＩＩ−ＩＩＩ矢印縦断面図である。
【００２５】
本光検出器１０は、Ｐ型半導体基板１ｓ上の所定領域内に形成されたＮ型半導体領域１ｎを共通のカソードＰＤｃとし、Ｎ型半導体領域１ｎ内に分割して形成された複数のＰ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_Aを、それぞれのアノードとする複数のホトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４を備えている。
【００２６】
Ｐ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_Aは、アンプＡ１、Ａ２、Ａ３、Ａ４に電気的に接続されている。各アンプＡ１、Ａ２、Ａ３、Ａ４は、オペアンプの入出力端子間に負帰還がかかるようにトランスインピーダンスフィードバック抵抗Ｒｆを設けたものであり、ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４からの入力電流は、当該アンプで電流／電圧変換される。
【００２７】
アンプＡ１、Ａ２、Ａ３、Ａ４の出力は、加算器ＡＤＤによって加算され、加算された出力はアンプＡによって更に増幅されて出力される。なお、本例では、４つのホトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、すなわち、４分割ホトダイオードを示すが、これは２分割、３分割又は５分割以上のホトダイオードであってもよい。
【００２８】
本光検出器は、Ｐ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_A全体の周囲を囲むようにＮ型半導体領域１ｎ内に形成されたダミー用Ｐ型半導体領域ＰＤＤ_Aを備えている。
【００２９】
上述のように、本光検出器は、Ｎ型半導体領域１ｎを共通のカソードＰＤ_Cとし、Ｎ型半導体領域１ｎ内に形成されたＰ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_AをそれぞれのアノードとするホトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４を備えている。したがって、カソードＰＤ_CとアノードＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_Aとの間から広がる空乏層によってＰ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_Aが分離されるため、Ｐ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_Aを分離するための特殊なアイソレーションが不要となり、分割部の容量が増えることなく高分解能を達成できる。
【００３０】
なお、本例では、Ｎ型半導体領域１ｎ内にＩ型半導体領域１ｉがあり、このＩ型半導体領域１ｉ内にＰ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_Aが分離して形成されている。
【００３１】
なお、図示の状態における接合容量の総和は、ハイブリッド型では各Ｐ型面内に分布する容量の和+受光部周辺容量＋電極パッドの容量となり、本例ではホトダイオードとアンプをモノリシックで構成することにより、パッド数が増えること無く、全体の容量は各Ｐ型領域の面内に分布する容量の和のみとなり、受光部周辺に発生する容量が抑えられ、電極パッドの容量が除去される。
【００３２】
個々の接合容量Ｃｊは、Ｐ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_Aの形成面積が大きくなるほど増加し、信号の伝達速度が低下する。本例では、個々の接合容量Ｃｊは分割によって減少しており、また、Ｐ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_Aにそれぞれ電気的に接続されたアンプＡ１、Ａ２、Ａ３、Ａ４の出力は、加算器ＡＤＤによって加算されるので、入射光量を確保しつつ、個々のＰ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_AとＮ型半導体領域１ｎとの間の接合容量Ｃｊを低減し、高速化を達成している。以下、詳説する。
【００３３】
光検出器であるホトダイオード/アンプの応答周波数を高速化するには、アンプのＧＢ積を高めると同時に、ホトダイオードやその他の寄生容量を小さくする必要がある。そこで、ホトダイオードを分割することにより容量も分割化して個々のアンプ出力を高速化することができる。しかしアンプ高速化に反してトランスインピーダンスアンプのフィードバック抵抗に伴なう雑音が増加する。分割数に応じた雑音の合計で雑音が増えるわけであるが、この意味を含めると、通常はある範囲で検出器の高速化と雑音がトレードオフの関係になって分割方式も調整が必要になる。
【００３４】
然るに、本件では高い周波数帯域を意図した発案であり、アンプの雑音は特に広帯域でしばしばＫＴＣ雑音が支配的になる。このＫＴＣ雑音の場合、アンプの入力容量に支配的なフォトダイオード容量が雑音に１次で寄与するため、分割して容量が減っただけ個々の雑音が低下し、それらの雑音を合計する場合二乗和の平方根となるため、結局ＫＴＣ雑音は分割した方が単純に分割数分の１を平方根しただけ小さくできる。よってＫＴＣ雑音が支配的な高周波信号が対象の場合は、ＰＤの分割によって高速化とともに雑音面でも有利となる。
【００３５】
一方、このＫＴＣ雑音は、前述のようにホトダイオードの容量が大きいと増加するため、例えばＰＤ周辺に発生する容量やパッドなどの容量が加わるとこれも雑音に寄与することになり、分割しても容量の増加分だけ低速化、雑音増加になってしまう。
【００３６】
ホトダイオードの分割によって周辺などの余分な容量を伴なわないようにするためには、分割を拡散などのＰＮ接合アイソレーションでなく空乏層でおこなうこと、及び周辺のカソード部分との間の容量を抑えることによって、実効的に受光面のみに分布する容量のみが分割ホトダイオード・アンプに伴なう容量になる。
【００３７】
さらに分割ＰＤとそれぞれを電流電圧変換するアンプをモノリシックで形成することによって、パッド数の増加をなくし、パッド容量を伴なわないようにすることが重要になる。
【００３８】
更に、本光検出器は、ダミー用Ｐ型半導体領域ＰＤＤ_A内に光が入射可能であって、Ｎ型半導体領域１ｎ内に光が入射不可能なように、Ｎ型半導体領域１ｎ上に形成された遮光膜ＳＬＤを更に備えている。
【００３９】
この場合、遮光によってＮ型半導体領域１ｎにおける不要なキャリアの発生を抑制することができると共に、Ｐ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_A、ＰＤＤ_Aには、光が入射可能であるので、Ｐ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_A、ＰＤＤ_Aにおいては、同位相でキャリアが発生し、各アンプの入力側の電位が同位相で変動するため、これらの間に発生する容量が抑えられ、ホトダイオードが低容量化されて高速な光検出を行うことができる。
【００４０】
図４は、図３に示した光検出器ホトダイオードの１つ（ＰＤ１とする）と、当該ホトダイオードの後段に接続されるアンプに用いられるトランジスタＮＰＮと、ダミー用ホトダイオードＰＤＤを含む半導体構造を詳細に示す当該半導体構造の縦断面図である。
【００４１】
Ｐ型半導体基板１ｓ上には、２層からなるＩ型エピタキシャル半導体層１ｉ₁、１ｉ₂が形成されており、これらは図３に示したＩ型半導体領域１ｉを構成している。ここで、Ｉ型とは１×１０¹⁵／ｃｍ³以下のキャリア濃度を有する半導体を意味し、本例ではｐ型である。
【００４２】
Ｐ型半導体基板１ｓと下側エピタキシャル半導体層１ｉ₁との間には、高不純物濃度（５×１０¹⁵〜５×１０¹⁹／ｃｍ³）のＮ型の埋込半導体層１ｎ₁が形成され、Ｎ型の埋込半導体層１ｎ₁は、かかるＮ型の埋込半導体層１ｎ₁の周囲から基板表面に向けて連続して延びる高不純物濃度のＮ型半導体層１ｎ₂、不純物濃度１×１０¹⁵〜３×１０¹⁶／ｃｍ³のＮ型半導体層１ｎ₃と共に、図３に示したＮ型半導体領域１ｎを構成している。
【００４３】
上側エピタキシャル半導体層１ｉ₂の表面側には、Ｐ型半導体領域ＰＤ１_A、ＰＤ４_Aが形成されており、ダミー用Ｐ型半導体領域ＰＤＤ_Aが形成されており、このＰ型半導体、Ｉ型のエピタキシャル半導体１ｉ₂、１ｉ₁、Ｎ型半導体１ｎがそれぞれＰＩＮホトダイオードを形成している。
【００４４】
上側エピタキシャル半導体層１ｉ₂と下側エピタキシャル半導体層１ｉ₁の界面には、不純物濃度５×１０¹⁵〜５×１０¹⁹／ｃｍ³の高濃度Ｎ型半導体領域ｎ１が形成され、この上に不純物濃度１×１０¹⁵〜３×１０¹⁶／ｃｍ³のＮ型半導体領域ｎ２が形成され、Ｎ型半導体領域ｎ２内に、Ｎ型、Ｐ型、Ｎ型半導体領域が、図示の如くＮＰＮ型バイポーラトランジスタ（ＮＰＮ）のエミッタＥ、ベースＢ、コレクタＣを構成している。
【００４５】
上側エピタキシャル半導体層１ｉ₂におけるＮＰＮ型バイポーラトランジスタＮＰＮの形成領域を含む表面領域には、Ｐ型不純物が添加され、このＰ型不純物添加領域ｐ１内にトランジスタＮＰＮは形成されている。
【００４６】
ホトダイオード部のカソードを構成するＮ型半導体層１ｎ₂、１ｎ₃と、ＮＰＮ型バイポーラトランジスタとの間には、アイソレーション用のＰ型半導体層Ｉ_S1が形成されており、Ｐ型半導体層Ｉ_S1は半導体基板１ｓの表面からＰ型不純物添加領域ｐ１内迄延びている。なお、Ｐ型不純物添加領域ｐ１の上には、チャネルストッパとしての高濃度Ｐ型半導体領域Ｉ_S2が離隔して形成されている。各半導体層上には図示の如く電極ｅが設けられており、基板表面は２層の絶縁層（保護膜）ＩＬＴによって覆われ、さらに、その上に遮光膜ＳＬＤが形成されている。
【００４７】
ホトダイオード部に光λνが入射すると、エピタキシャル半導体層１ｉ₁、１ｉ₂内においてキャリアが発生し、逆バイアス状態の電界に導かれ、これはホトダイオードＰＤ１、ＰＤ４の出力電流として外部に取り出される。ホトダイオードＰＤ１の出力電流は、アンプＡ１の入力を構成するトランジスタのベースＢに入力され、当該アンプによって電流電圧変換される。
【００４８】
なお、Ｐ型半導体基板１ｓの厚みは数１００μｍ、下側エピタキシャル半導体層１ｉ₁の厚みは１０μｍ前後、上側エピタキシャル半導体層１ｉ₂の厚みは数μｍ、Ｐ型領域ＰＤ１_A〜ＰＤ４_A、ＰＤＤ_Aの深さは０．２μｍ前後、ホトダイオードの受光面積（領域ＰＤ１_A〜ＰＤ４_Aの面積の総和）は、直径に換算して０．４〜０．８ｍｍ、ダミー用Ｐ型半導体領域（外部周辺アノード）ＰＤＤ_Aの幅は数μｍ〜１０数μｍ程度である。
【００４９】
また、プラスチック光ファイバ（ＰＯＦ：直径５００μｍ〜１ｍｍ）からの光を入射光λνとする場合、これを提供するためＰＯＦに光学的に結合したレーザダイオードの波長を６５０ｎｍとすると、Ｉ型のエピタキシャル半導体層１ｉ₁、１ｉ₂の厚みは１０μｍ程度とすることが好ましく、この厚みが更に大きくなるとアノード／カソード間の分離が困難となる。
【００５０】
厚さ１０μｍのエピタキシャル半導体層１ｉ₁、１ｉ₂の場合、受光径０．４ｍｍとすると、接合容量に伴なう端子間容量は、およそ２ｐＦとなり、受光径０．８ｍｍでは、その４倍となる。
【００５１】
上述の実施形態においては、分割型ホトダイオードを用いているので、ＰＤの容量を低減し、高速・低雑音受信を可能としている。なお、ホトダイオードとアンプは、モノシリックに形成してもよいが、ハイブリッドであってもよい。また、上記では、半導体としてＳｉが適当であるが、これはＳｉＧｅ等の化合物半導体を用いてもよい。更に、ＮＰＮ型バイポーラトランジスタの代わりに、或いはこれに加えてＣＭＯＳ電界効果トランジスタを用いることもできる。
【００５２】
なお、上述の光検出器は、１００Ｍｂｐｓ〜５００Ｍｂｐｓの高速通信に適用することができる。
【００５３】
【発明の効果】
以上、説明したように、本発明の光検出器は高精度の光検出を行うことができる。
【図面の簡単な説明】
【図１】実施形態に係る光検出器の斜視図である。
【図２】図１に示した光検出器の回路図である。
【図３】図３は図１に示した光検出器のＩＩＩ−ＩＩＩ矢印縦断面図である。
【図４】図３に示した光検出器ホトダイオードの１つ（ＰＤ１とする）と、当該ホトダイオードの後段に位置するアンプに用いられるトランジスタＮＰＮと、ダミー用ホトダイオードＰＤＤを含む半導体構造を詳細に示す当該半導体構造の縦断面図である。
【符号の説明】
１ｉ₁…下側エピタキシャル半導体層、１ｉ₂…上側エピタキシャル半導体層、１ｎ…Ｎ型半導体領域、１ｓ…Ｐ型半導体基板、１ｉ…Ｉ型半導体領域、１ｎ₁…Ｎ型埋込半導体層、１０…光検出器、Ａ、Ａ１、Ａ２、Ａ３、Ａ４、ＡＤ…アンプ、ＡＤＤ…加算器、Ｂ…ベース、Ｃ…コレクタ、Ｅ…エミッタ、ＰＤ１〜ＰＤ４…ホトダイオード、ＰＤ１_A〜ＰＤ４_A…アノード（Ｐ型半導体領域）、ＰＤＤ…ダミー用ホトダイオード、ＰＤＤ_A…ダミー用Ｐ型半導体領域、ＰＤｃ…カソード、ＳＬＤ…遮光膜、Ｒｆ…トランスインピーダンスフィードバック抵抗、ｅ…電極、λν…入射光。

Claims

Ｎ型半導体領域を共通のカソードとし、前記Ｎ型半導体領域内に形成された第１及び第２Ｐ型半導体領域をそれぞれのアノードとする第１及び第２ホトダイオードを備え、前記第１及び第２Ｐ型半導体領域にそれぞれ電気的に接続されたアンプの出力を加算する光検出器において、
前記第１及び第２Ｐ型半導体領域全体の周囲を囲むように前記Ｎ型半導体領域内に形成されたダミー用Ｐ型半導体領域を備え、
前記ダミー用Ｐ型半導体領域は、その電位が前記アンプの入力側と同電位に設定されるよう前記アンプと同一構造のアンプに接続されていることを特徴とする光検出器。
Ｎ型半導体領域を共通のカソードとし、前記Ｎ型半導体領域内に形成された第１及び第２Ｐ型半導体領域をそれぞれのアノードとする第１及び第２ホトダイオードを備え、前記第１及び第２Ｐ型半導体領域にそれぞれ電気的に接続されたアンプの出力を加算する光検出器において、
前記第１及び第２Ｐ型半導体領域全体の周囲を囲むように前記Ｎ型半導体領域内に形成されたダミー用Ｐ型半導体領域を備え、
前記第１、第２及びダミー用Ｐ型半導体領域内に光が入射可能であって、前記Ｎ型半導体領域内に光が入射不可能なように、前記Ｎ型半導体領域上に形成された遮光膜を更に備えることを特徴とする光検出器。
前記第１、第２ホトダイオードとアンプが同一基板上に形成されたモノリシック型であることを特徴とする請求項1又は２に記載の光検出器。