JP3047063B2 - フォトダイオード - Google Patents
フォトダイオードInfo
- Publication number
- JP3047063B2 JP3047063B2 JP8277743A JP27774396A JP3047063B2 JP 3047063 B2 JP3047063 B2 JP 3047063B2 JP 8277743 A JP8277743 A JP 8277743A JP 27774396 A JP27774396 A JP 27774396A JP 3047063 B2 JP3047063 B2 JP 3047063B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type
- layer
- photodiode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラプロセ
スで作成されるフォトダイオードに関するものである。
更に詳しくは、周波数特性を改良するための工夫を施し
たフォトダイオードに関するものである。
スで作成されるフォトダイオードに関するものである。
更に詳しくは、周波数特性を改良するための工夫を施し
たフォトダイオードに関するものである。
【０００２】
【従来の技術】ＰＮＰ型トランジスタやＮＰＮ型トラン
ジスタを作成するバイポーラプロセスを用いてフォトダ
イオードを作ることができる。図４はバイポーラプロセ
スで作成されるフォトダイオードの従来例を示した構成
図である。図４で、１はＰ型の基板、２は基板１上に形
成されたＮ-型のエピタキシャル層、３はエピタキシャ
ル層２上に形成されたＰ型拡散層、４は基板１とエピタ
キシャル層２の境界に形成されたＮ+型の埋め込み拡散
層、５はエピタキシャル層２上にＰ型拡散層３とは分離
して形成され、埋め込み拡散層４まで到達する深さにな
ったＮ+型拡散層である。６はフォトダイオードを他の
回路から分離する接合分離層である。図４ではＮＰＮ型
トランジスタを作るバイポーラプロセスを用いてフォト
ダイオードを作成する例を示している。ＮＰＮ型トラン
ジスタを作るときは、エピタキシャル層２はコレクタ領
域、Ｐ型拡散層３はベース領域、Ｎ+型拡散層がエミッ
タ領域になる。図４のフォトダイオードではＰ型拡散層
３がアノード側、Ｎ+型拡散層４がカソード側になって
ＰＮ接合をなしている。バイポーラプロセスでは、基板
電位は通常は最低電位である接地電位に接続される。Ｐ
型拡散層３は接合分離層６とともに接地電位ＧＮＤに接
続されている。
ジスタを作成するバイポーラプロセスを用いてフォトダ
イオードを作ることができる。図４はバイポーラプロセ
スで作成されるフォトダイオードの従来例を示した構成
図である。図４で、１はＰ型の基板、２は基板１上に形
成されたＮ-型のエピタキシャル層、３はエピタキシャ
ル層２上に形成されたＰ型拡散層、４は基板１とエピタ
キシャル層２の境界に形成されたＮ+型の埋め込み拡散
層、５はエピタキシャル層２上にＰ型拡散層３とは分離
して形成され、埋め込み拡散層４まで到達する深さにな
ったＮ+型拡散層である。６はフォトダイオードを他の
回路から分離する接合分離層である。図４ではＮＰＮ型
トランジスタを作るバイポーラプロセスを用いてフォト
ダイオードを作成する例を示している。ＮＰＮ型トラン
ジスタを作るときは、エピタキシャル層２はコレクタ領
域、Ｐ型拡散層３はベース領域、Ｎ+型拡散層がエミッ
タ領域になる。図４のフォトダイオードではＰ型拡散層
３がアノード側、Ｎ+型拡散層４がカソード側になって
ＰＮ接合をなしている。バイポーラプロセスでは、基板
電位は通常は最低電位である接地電位に接続される。Ｐ
型拡散層３は接合分離層６とともに接地電位ＧＮＤに接
続されている。
【０００３】図４のフォトダイオードでは、キャリアの
拡散により、エピタキシャル層２内の正孔はＰ型拡散層
３へ移動し、基板１内の電子は埋め込み拡散層５へ移動
する。Ｐ型拡散層３周辺のエピタキシャル層２、及び、
埋め込み拡散層５周辺の基板１には破線に示すように空
乏層ができる。
拡散により、エピタキシャル層２内の正孔はＰ型拡散層
３へ移動し、基板１内の電子は埋め込み拡散層５へ移動
する。Ｐ型拡散層３周辺のエピタキシャル層２、及び、
埋め込み拡散層５周辺の基板１には破線に示すように空
乏層ができる。
【０００４】図４の集積回路では、ベース・コレクタ間
フォトダイオード（これをＢＣ−ＰＤとする）と、サブ
ストレート・コレクタ間フォトダイオード（これをＳＣ
−ＰＤとする）とが作成される。ＢＣ−ＰＤはＰ型拡散
層３とエピタキシャル層２とから構成され、ＳＣ−ＰＤ
は基板１とエピタキシャル層２とから構成される。ＢＣ
−ＰＤは、エピタキシャル層２の不純物濃度を低くして
空乏層を広げたり、エピタキシャル層２の厚さを最適化
すること等により周波数特性を向上することができる。
これに対してＳＣ−ＰＤは、照射光の波長にも依存する
が、基板１が不純物濃度が低いものを使用していないた
め、ＳＣ−ＰＤの空乏層は薄く、基板１に発生するキャ
リアは拡散によりほとんどが空乏層に到達することか
ら、周波数特性は悪い。空乏層はキャリアが速く移動で
きる領域である。このため、空乏層が広がるほどキャリ
アが速く動ける領域が大きくなり、周波数特性が向上す
る。
フォトダイオード（これをＢＣ−ＰＤとする）と、サブ
ストレート・コレクタ間フォトダイオード（これをＳＣ
−ＰＤとする）とが作成される。ＢＣ−ＰＤはＰ型拡散
層３とエピタキシャル層２とから構成され、ＳＣ−ＰＤ
は基板１とエピタキシャル層２とから構成される。ＢＣ
−ＰＤは、エピタキシャル層２の不純物濃度を低くして
空乏層を広げたり、エピタキシャル層２の厚さを最適化
すること等により周波数特性を向上することができる。
これに対してＳＣ−ＰＤは、照射光の波長にも依存する
が、基板１が不純物濃度が低いものを使用していないた
め、ＳＣ−ＰＤの空乏層は薄く、基板１に発生するキャ
リアは拡散によりほとんどが空乏層に到達することか
ら、周波数特性は悪い。空乏層はキャリアが速く移動で
きる領域である。このため、空乏層が広がるほどキャリ
アが速く動ける領域が大きくなり、周波数特性が向上す
る。
【０００５】図５は図４のＢＣ−ＰＤが出力する電流信
号を電圧信号に変換する回路の構成例を示した図であ
る。図５で、Ａ１はオペアンプ、Ｒ１は抵抗、Ｄ１はＢ
Ｃ−ＰＤ、Ｄ２はＳＣ−ＰＤである。ＢＣ−ＰＤ Ｄ１
とＳＣ−ＰＤ Ｄ２はともにアノードは接地電位ＧＮ
Ｄ、カソードはオペアンプＡ１の入力端子に接続されて
いる。ＶｒｅｆはオペアンプＡ１に与えられた基準電圧
である。ＢＣ−ＰＤが出力する電流信号を電圧信号に変
換するのは、電圧信号の方が電流信号に比べて信号処理
をする上で扱いやすいためである。
号を電圧信号に変換する回路の構成例を示した図であ
る。図５で、Ａ１はオペアンプ、Ｒ１は抵抗、Ｄ１はＢ
Ｃ−ＰＤ、Ｄ２はＳＣ−ＰＤである。ＢＣ−ＰＤ Ｄ１
とＳＣ−ＰＤ Ｄ２はともにアノードは接地電位ＧＮ
Ｄ、カソードはオペアンプＡ１の入力端子に接続されて
いる。ＶｒｅｆはオペアンプＡ１に与えられた基準電圧
である。ＢＣ−ＰＤが出力する電流信号を電圧信号に変
換するのは、電圧信号の方が電流信号に比べて信号処理
をする上で扱いやすいためである。
【０００６】図６は図５の回路の出力特性を示した図で
ある。図６に示すように、図５の回路の出力電圧はＶｒ
ｅｆから入射光の強度に比例して増加する。図５の回路
は、入射光強度の増加に伴って出力電圧が増加するため
信号処理をする上で扱いやすい。
ある。図６に示すように、図５の回路の出力電圧はＶｒ
ｅｆから入射光の強度に比例して増加する。図５の回路
は、入射光強度の増加に伴って出力電圧が増加するため
信号処理をする上で扱いやすい。
【０００７】しかし、図５の回路では、ＢＣ−ＰＤとＳ
Ｃ−ＰＤが並列に接続されているため、ＳＣ−ＰＤはＢ
Ｃ−ＰＤに対して寄生フォトダイオードとして作用す
る。これにより、高速動作をするＢＣ−ＰＤと低速動作
するＳＣ−ＰＤが並列接続されているため、周波数特性
はこれらのフォトダイオードを合成した特性になる。従
って、周波数特性はＳＣ−ＰＤの特性で制限されてしま
う。
Ｃ−ＰＤが並列に接続されているため、ＳＣ−ＰＤはＢ
Ｃ−ＰＤに対して寄生フォトダイオードとして作用す
る。これにより、高速動作をするＢＣ−ＰＤと低速動作
するＳＣ−ＰＤが並列接続されているため、周波数特性
はこれらのフォトダイオードを合成した特性になる。従
って、周波数特性はＳＣ−ＰＤの特性で制限されてしま
う。
【０００８】図７は上述した問題点を解決するための信
号変換回路の一例を示した図である。図７で前出した図
と同一のものは同一符号を付ける。図７の回路では、Ｂ
Ｃ−ＰＤ Ｄ１とＳＣ−ＰＤ Ｄ２のカソードには駆動電
圧Ｖｃｃが印加されているが、ＢＣ−ＰＤ Ｄ１のアノ
ードはオペアンプＡ１の入力端子に接続され、ＳＣ−Ｐ
Ｄ Ｄ２のアノードは接地電位ＧＮＤに接続されてい
る。
号変換回路の一例を示した図である。図７で前出した図
と同一のものは同一符号を付ける。図７の回路では、Ｂ
Ｃ−ＰＤ Ｄ１とＳＣ−ＰＤ Ｄ２のカソードには駆動電
圧Ｖｃｃが印加されているが、ＢＣ−ＰＤ Ｄ１のアノ
ードはオペアンプＡ１の入力端子に接続され、ＳＣ−Ｐ
Ｄ Ｄ２のアノードは接地電位ＧＮＤに接続されてい
る。
【０００９】この信号変換回路だとＢＣ−ＰＤ Ｄ１の
アノードをオペアンプＡ１の入力端子に接続することに
よって、ＳＣ−ＰＤ Ｄ２をＢＣ−ＰＤ Ｄ１から分離
することができ、ＢＣ−ＰＤ Ｄ１を高速で動作させる
ことができる。しかし、図７の回路の出力特性は図８に
示すように入射光強度の増加に伴って出力電圧が減少し
ていく特性になっているため、信号処理をする上で扱い
にくい。出力特性を図６に示す特性にするには回路構成
を工夫する必要があり、トランジスタの数が増えて回路
構成が複雑になり、高速化の設計が難しくなる。
アノードをオペアンプＡ１の入力端子に接続することに
よって、ＳＣ−ＰＤ Ｄ２をＢＣ−ＰＤ Ｄ１から分離
することができ、ＢＣ−ＰＤ Ｄ１を高速で動作させる
ことができる。しかし、図７の回路の出力特性は図８に
示すように入射光強度の増加に伴って出力電圧が減少し
ていく特性になっているため、信号処理をする上で扱い
にくい。出力特性を図６に示す特性にするには回路構成
を工夫する必要があり、トランジスタの数が増えて回路
構成が複雑になり、高速化の設計が難しくなる。
【００１０】
【００１１】
【発明が解決しようとする課題】本発明は、上述した問
題点を解決するためになされたものであり、フォトダイ
オードの出力電流を、入射光強度の増加に伴って増加す
る出力電圧に変換しても、十分な周波数特性が得られる
フォトダイオードを実現することを目的とする。
題点を解決するためになされたものであり、フォトダイ
オードの出力電流を、入射光強度の増加に伴って増加す
る出力電圧に変換しても、十分な周波数特性が得られる
フォトダイオードを実現することを目的とする。
【００１２】本発明は、バイポーラプロセスで作成され
るフォトダイオードにおいて、Ｐ型の基板と、この基板
上に形成されたＮ-型のエピタキシャル層と、このエピ
タキシャル層上に形成されたＰ型拡散層と、前記エピタ
キシャル層上に前記Ｐ型拡散層とは分離して形成された
第１のＮ+型拡散層と、前記エピタキシャル層の下方に
形成されたＮ+型の埋め込み拡散層と、前記エピタキシ
ャル層上に形成され、前記Ｎ+型の埋め込み拡散層まで
到達する深さに形成された第２のＮ+型拡散層と、前記
エピタキシャル層の直下に形成され、前記Ｎ+型の埋め
込み拡散層とエピタキシャル層を分離するＰ型の埋め込
み拡散層と、このＰ型の埋め込み拡散層まで到達する深
さに形成され、前記第２のＮ+型拡散層とエピタキシャ
ル層を分離するＰ型の接合分離層と、を具備し、前記Ｐ
型拡散層がアノード側、前記第１のＮ+型拡散層が第１
のカソード側、前記第２のＮ+型拡散層が第２のカソー
ド側になっていて、アノード側は基板とともに接地電位
に接続され、第１のカソード側はオペアンプの入力端子
に接続され、第２のカソード側は基板に接続されている
ことを特徴とするフォトダイオードである。
るフォトダイオードにおいて、Ｐ型の基板と、この基板
上に形成されたＮ-型のエピタキシャル層と、このエピ
タキシャル層上に形成されたＰ型拡散層と、前記エピタ
キシャル層上に前記Ｐ型拡散層とは分離して形成された
第１のＮ+型拡散層と、前記エピタキシャル層の下方に
形成されたＮ+型の埋め込み拡散層と、前記エピタキシ
ャル層上に形成され、前記Ｎ+型の埋め込み拡散層まで
到達する深さに形成された第２のＮ+型拡散層と、前記
エピタキシャル層の直下に形成され、前記Ｎ+型の埋め
込み拡散層とエピタキシャル層を分離するＰ型の埋め込
み拡散層と、このＰ型の埋め込み拡散層まで到達する深
さに形成され、前記第２のＮ+型拡散層とエピタキシャ
ル層を分離するＰ型の接合分離層と、を具備し、前記Ｐ
型拡散層がアノード側、前記第１のＮ+型拡散層が第１
のカソード側、前記第２のＮ+型拡散層が第２のカソー
ド側になっていて、アノード側は基板とともに接地電位
に接続され、第１のカソード側はオペアンプの入力端子
に接続され、第２のカソード側は基板に接続されている
ことを特徴とするフォトダイオードである。
【００１３】
【発明の実施の形態】以下、図面を用いて本発明を説明
する。図１は本発明の一実施例を示した構成図である。
図１で、１０はエピタキシャル層２上に形成され基板１
まで到達する深さになったＮ+型拡散層、１１は基板１
とエピタキシャル層２の境界に形成され、エピタキシャ
ル層２とは分離して形成されたＮ+型の埋め込み拡散層
である。Ｎ+型拡散層１０は埋め込み拡散層１１に到達
する深さになっている。１２はＮ+型拡散層１０をＢＣ
−ＰＤ（Ｐ型拡散層３とエピタキシャル層２から構成さ
れるフォトダイオード）から分離するＰ型拡散層、１３
は埋め込み拡散層１１をＢＣ−ＰＤから分離するＰ型の
埋め込み拡散層である。Ｐ型拡散層１２は埋め込み拡散
層１３まで到達する深さになっている。１４はエピタキ
シャル層２上に形成されたＮ +型拡散層である。図１の
フォトダイオードは、Ｐ型拡散層３がアノード側、Ｎ+
型拡散層１４が第１のカソード側、Ｎ+型拡散層１０が
第２のカソード側になっている。アノード側は基板１と
ともに接地電位ＧＮＤに接続され、第１のカソード側は
オペアンプＡ１の入力端子に接続され、第２のカソード
側は基板１に接続されている。
する。図１は本発明の一実施例を示した構成図である。
図１で、１０はエピタキシャル層２上に形成され基板１
まで到達する深さになったＮ+型拡散層、１１は基板１
とエピタキシャル層２の境界に形成され、エピタキシャ
ル層２とは分離して形成されたＮ+型の埋め込み拡散層
である。Ｎ+型拡散層１０は埋め込み拡散層１１に到達
する深さになっている。１２はＮ+型拡散層１０をＢＣ
−ＰＤ（Ｐ型拡散層３とエピタキシャル層２から構成さ
れるフォトダイオード）から分離するＰ型拡散層、１３
は埋め込み拡散層１１をＢＣ−ＰＤから分離するＰ型の
埋め込み拡散層である。Ｐ型拡散層１２は埋め込み拡散
層１３まで到達する深さになっている。１４はエピタキ
シャル層２上に形成されたＮ +型拡散層である。図１の
フォトダイオードは、Ｐ型拡散層３がアノード側、Ｎ+
型拡散層１４が第１のカソード側、Ｎ+型拡散層１０が
第２のカソード側になっている。アノード側は基板１と
ともに接地電位ＧＮＤに接続され、第１のカソード側は
オペアンプＡ１の入力端子に接続され、第２のカソード
側は基板１に接続されている。
【００１４】図１のフォトダイオードでは、基板１内で
発生した電子は拡散により移動し、埋め込み拡散層１１
に吸収されてしまい、エピタキシャル層２まで到達しな
い。Ｐ型の埋め込み拡散層１３内で発生した電子がエピ
タキシャル層２には到達するが、この電子は少数であ
る。これによって、基板１内で発生した電子は第２のカ
ソードへ流れ、第１のカソードへはほとんど到達しな
い。
発生した電子は拡散により移動し、埋め込み拡散層１１
に吸収されてしまい、エピタキシャル層２まで到達しな
い。Ｐ型の埋め込み拡散層１３内で発生した電子がエピ
タキシャル層２には到達するが、この電子は少数であ
る。これによって、基板１内で発生した電子は第２のカ
ソードへ流れ、第１のカソードへはほとんど到達しな
い。
【００１５】図２は図１のフォトダイオードが用いられ
る信号変換回路の構成例を示した図である。図２で、Ｄ
３は基板１と埋め込み拡散層１１で構成されるＢＣ−Ｐ
Ｄである。Ｃ１及びＣ２は第１及び第２のカソードであ
る。図４のフォトダイオードでは基板内で発生した電子
が空乏層に到達するまでに要する時間が長かったが、図
１のフォトダイオードでは基板内で発生した電子を埋め
込み拡散層１１が吸収する。このため、図１のフォトダ
イオードではＳＣ−ＰＤは光によってほとんどキャリア
の発生はない。よって、Ｃ１のカソードはＢＣ−ＰＤの
周波数特性が支配的となるので、全体の周波数特性は改
善される。
る信号変換回路の構成例を示した図である。図２で、Ｄ
３は基板１と埋め込み拡散層１１で構成されるＢＣ−Ｐ
Ｄである。Ｃ１及びＣ２は第１及び第２のカソードであ
る。図４のフォトダイオードでは基板内で発生した電子
が空乏層に到達するまでに要する時間が長かったが、図
１のフォトダイオードでは基板内で発生した電子を埋め
込み拡散層１１が吸収する。このため、図１のフォトダ
イオードではＳＣ−ＰＤは光によってほとんどキャリア
の発生はない。よって、Ｃ１のカソードはＢＣ−ＰＤの
周波数特性が支配的となるので、全体の周波数特性は改
善される。
【００１６】図３は本発明の他の実施例の構成図であ
る。図３で、２０は埋め込み拡散層５の直上に形成さ
れ、一部は基板面に向かって延びＰ型拡散層３まで到達
しているＰ型拡散層である。図３のフォトダイオードで
は、Ｐ型拡散層２０が設けられているため、フォトダイ
オードを逆バイアスしたときに空乏層は図の破線に示す
ように上下左右に向けて広がるため、図４のフォトダイ
オードに比べて空乏層を多くとることができる。これに
よって、図３のフォトダイオードは図４のフォトダイオ
ードに比べて周波数特性が良好になる。
る。図３で、２０は埋め込み拡散層５の直上に形成さ
れ、一部は基板面に向かって延びＰ型拡散層３まで到達
しているＰ型拡散層である。図３のフォトダイオードで
は、Ｐ型拡散層２０が設けられているため、フォトダイ
オードを逆バイアスしたときに空乏層は図の破線に示す
ように上下左右に向けて広がるため、図４のフォトダイ
オードに比べて空乏層を多くとることができる。これに
よって、図３のフォトダイオードは図４のフォトダイオ
ードに比べて周波数特性が良好になる。
【００１７】
【発明の効果】本発明によれば次の効果が得られる。 Ｂ
Ｃ−ＰＤの直下に埋め込み層を設け、基板で発生したキ
ャリアをこの埋め込み層で吸収し、ＢＣ−ＰＤまで到達
しない構成になっている。これにより、ＢＣ−ＰＤのア
ノードを接地電位、カソードをオペアンプの入力端子に
接続する信号変換回路を用いても、ＢＣ−ＰＤはＳＣ−
ＰＤによる寄生ダイオードの影響を受けることがない。
これによって、フォトダイオードの出力電流を、入射光
強度の増加に伴って増加する出力電圧に変換しても、十
分な周波数特性が得られる。
Ｃ−ＰＤの直下に埋め込み層を設け、基板で発生したキ
ャリアをこの埋め込み層で吸収し、ＢＣ−ＰＤまで到達
しない構成になっている。これにより、ＢＣ−ＰＤのア
ノードを接地電位、カソードをオペアンプの入力端子に
接続する信号変換回路を用いても、ＢＣ−ＰＤはＳＣ−
ＰＤによる寄生ダイオードの影響を受けることがない。
これによって、フォトダイオードの出力電流を、入射光
強度の増加に伴って増加する出力電圧に変換しても、十
分な周波数特性が得られる。
【図１】本発明の一実施例を示した構成図である。
【図２】図１のフォトダイオードが適用される信号変換
回路の構成例を示した図である。
回路の構成例を示した図である。
【図３】本発明の他の実施例を示した構成図である。
【図４】バイポーラプロセスで作成されるフォトダイオ
ードの従来例を示した構成図である。
ードの従来例を示した構成図である。
【図５】フォトダイオードが適用される信号変換回路の
一例を示した図である。
一例を示した図である。
【図６】図５の回路の出力特性を示した図である。
【図７】フォトダイオードが適用される信号変換回路の
一例を示した図である。
一例を示した図である。
【図８】図７の回路の出力特性を示した図である。
１ 基板 ２ エピタキシャル層 ３ Ｐ型拡散層 １０，１４ Ｎ+型拡散層 １１ 埋め込み拡散層
フロントページの続き (56)参考文献 特開 平２−2185（ＪＰ，Ａ) 特開 昭53−94887（ＪＰ，Ａ) 特開 平７−30143（ＪＰ，Ａ) 特開 平３−290979（ＪＰ，Ａ) 特開 昭64−9655（ＪＰ，Ａ) 特開 昭62−16567（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/10 - 31/119
Claims (1)
- 【請求項１】バイポーラプロセスで作成されるフォトダ
イオードにおいて、 Ｐ型の基板と、 この基板上に形成されたＮ-型のエピタキシャル層と、 このエピタキシャル層上に形成されたＰ型拡散層と、 前記エピタキシャル層上に前記Ｐ型拡散層とは分離して
形成された第１のＮ+型拡散層と、 前記エピタキシャル層の下方に形成されたＮ+型の埋め
込み拡散層と、 前記エピタキシャル層上に形成され、前記Ｎ+型の埋め
込み拡散層まで到達する深さに形成された第２のＮ+型
拡散層と、 前記エピタキシャル層の直下に形成され、前記Ｎ+型の
埋め込み拡散層とエピタキシャル層を分離するＰ型の埋
め込み拡散層と、 このＰ型の埋め込み拡散層まで到達する深さに形成さ
れ、前記第２のＮ+型拡散層とエピタキシャル層を分離
するＰ型の接合分離層と、 を具備し、前記Ｐ型拡散層がアノード側、前記第１のＮ
+型拡散層が第１のカソード側、前記第２のＮ+型拡散層
が第２のカソード側になっていて、アノード側は基板と
ともに接地電位に接続され、第１のカソード側はオペア
ンプの入力端子に接続され、第２のカソード側は基板に
接続されていることを特徴とするフォトダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8277743A JP3047063B2 (ja) | 1996-10-21 | 1996-10-21 | フォトダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8277743A JP3047063B2 (ja) | 1996-10-21 | 1996-10-21 | フォトダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256587A JPH10256587A (ja) | 1998-09-25 |
| JP3047063B2 true JP3047063B2 (ja) | 2000-05-29 |
Family
ID=17587716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8277743A Expired - Lifetime JP3047063B2 (ja) | 1996-10-21 | 1996-10-21 | フォトダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3047063B2 (ja) |
-
1996
- 1996-10-21 JP JP8277743A patent/JP3047063B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10256587A (ja) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61154063A (ja) | 光半導体装置およびその製造方法 | |
| US5858810A (en) | Photo sensor and method for forming the same | |
| US5598022A (en) | Optical semiconductor device | |
| US20080230817A1 (en) | Semiconductor photodetector device | |
| JPH01205564A (ja) | 光半導体装置およびその製造方法 | |
| US3911269A (en) | Circuit arrangement having at least one circuit element which is energised by means of radiation and semiconductor device suitable for use in such a circuit arrangement | |
| US5994162A (en) | Integrated circuit-compatible photo detector device and fabrication process | |
| JP3047063B2 (ja) | フォトダイオード | |
| US5942749A (en) | Photodetector having means for processing optical input signals | |
| GB2049275A (en) | Integrated circuit with a schottky diode | |
| JPS6136713B2 (ja) | ||
| JPH10144948A (ja) | フォトダイオード | |
| JP2568074B2 (ja) | 光センサ集積回路 | |
| JP3128885B2 (ja) | 半導体装置 | |
| JPS58193B2 (ja) | 半導体光検波装置 | |
| JP3553715B2 (ja) | 光半導体装置 | |
| JP4100474B2 (ja) | 光半導体装置及びその製造方法 | |
| JP4459472B2 (ja) | 光検出器 | |
| JPH09260501A (ja) | ホトダイオード内蔵半導体集積回路 | |
| JPS63181371A (ja) | 光電子集積回路 | |
| JPS648924B2 (ja) | ||
| CN113114196A (zh) | 一种光电放大集成三极管芯片 | |
| JP3138997B2 (ja) | 光電子集積回路 | |
| KR19980047714A (ko) | 포토트랜지스터 제조방법 | |
| JPH05198788A (ja) | 回路内蔵受光素子およびその製造方法 |