JPS63181371A - 光電子集積回路 - Google Patents
光電子集積回路Info
- Publication number
- JPS63181371A JPS63181371A JP62012766A JP1276687A JPS63181371A JP S63181371 A JPS63181371 A JP S63181371A JP 62012766 A JP62012766 A JP 62012766A JP 1276687 A JP1276687 A JP 1276687A JP S63181371 A JPS63181371 A JP S63181371A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- base layer
- bipolar transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005693 optoelectronics Effects 0.000 title claims description 12
- 125000005842 heteroatom Chemical group 0.000 claims description 18
- 230000031700 light absorption Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 abstract description 2
- 230000008054 signal transmission Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 18
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 11
- 230000005669 field effect Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Optical Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば光通信に使用する受光素子と光信号
電流を増幅するトラレジスタを同一基板上に集積した光
電子集積回路に関するものである。
電流を増幅するトラレジスタを同一基板上に集積した光
電子集積回路に関するものである。
第４図は、例えばに、ＫＡＳＡＨＡＲＡｅｔ ａｌ、。
Ｅ Ｉｅｅｔｒｏｎｉｅｓ Ｌｅｔｔ、ｅｒｓ
Ｖｏｌ、１ ９ 、Ｎｏ、２ ２ ｐ ９０５〜
９０６に示された従来の光電子集積回路の構造を示す側
断面図である。
Ｖｏｌ、１ ９ 、Ｎｏ、２ ２ ｐ ９０５〜
９０６に示された従来の光電子集積回路の構造を示す側
断面図である。
この図において、２１は段差を設けた半絶縁性ＩｎＰ基
板、２２はｎ” ＩｎＰ：＋ンタクト層、２３はｎ
−−Ｉ ｎＧ ａＡ ｓＰ光吸収層、２４ばｐ−ＩｎＰ
窓層、２５はｐ −Ｉ ｎＧａＡｓＰ コンタク１、
Ｂで、これらの各層は半絶縁性ＩｎＰ 基板２１上に順
次液相エピタキシャル成長されている。２６は前記ｐ−
ＩｎＰ 窓層２４の一部にＺｎ拡散されたｐ＋領領域２
７はＳｉＯ□絶縁層で、電界効果型トラレジスタ（ＦＥ
Ｔ）を構成するためにｎ”−ＩｎＰコンタクＩ一層２２
の一部を開口した部分に形成されている。２８はＦＥＴ
を構成するためのＡｌゲート電極、２９はＡｕＧｅＮｉ
／ Ａｕソ ７． ・Ｆし４ ン電極、３０はＡｕＺｎ
／Ａｕアノード電極、３１は前記Ａｌゲー１． ｆｌｉ
極２８と接続されたＡｔカソード電極、３２は信号光で
ある。
板、２２はｎ” ＩｎＰ：＋ンタクト層、２３はｎ
−−Ｉ ｎＧ ａＡ ｓＰ光吸収層、２４ばｐ−ＩｎＰ
窓層、２５はｐ −Ｉ ｎＧａＡｓＰ コンタク１、
Ｂで、これらの各層は半絶縁性ＩｎＰ 基板２１上に順
次液相エピタキシャル成長されている。２６は前記ｐ−
ＩｎＰ 窓層２４の一部にＺｎ拡散されたｐ＋領領域２
７はＳｉＯ□絶縁層で、電界効果型トラレジスタ（ＦＥ
Ｔ）を構成するためにｎ”−ＩｎＰコンタクＩ一層２２
の一部を開口した部分に形成されている。２８はＦＥＴ
を構成するためのＡｌゲート電極、２９はＡｕＧｅＮｉ
／ Ａｕソ ７． ・Ｆし４ ン電極、３０はＡｕＺｎ
／Ａｕアノード電極、３１は前記Ａｌゲー１． ｆｌｉ
極２８と接続されたＡｔカソード電極、３２は信号光で
ある。
次に、その動作について説明する。
ｐｉｎフォトダイオード構造の受光素子部は、ＡｕＺｎ
／Ａｕアノード電極３０とＡ１カソード電極３１の間で
逆バイアスされる°ことにより、ｎ−−Ｉ ｎＧ ａＡ
ｓＰ 光吸収層２３中に空乏層が拡がる。
／Ａｕアノード電極３０とＡ１カソード電極３１の間で
逆バイアスされる°ことにより、ｎ−−Ｉ ｎＧ ａＡ
ｓＰ 光吸収層２３中に空乏層が拡がる。
乙の空乏層内で信号光３２が吸収されて電子と正孔が生
成され、生成され、た電子と正孔は空乏層内の電界で分
＃、ドリフＩ・されて光電流として外部に取り出される
。この電流によって発生した電圧（フォトダイオードは
アースとの間に抵抗器が接続されているため）は、電界
効果型トランジスタのＡｌゲート電極２８に印加され、
Ａ ｕＧ ｅＮ ｉ／Ａ ｕソース・ドレイン電極２
９間で増幅された信号電流として取り出される。
成され、生成され、た電子と正孔は空乏層内の電界で分
＃、ドリフＩ・されて光電流として外部に取り出される
。この電流によって発生した電圧（フォトダイオードは
アースとの間に抵抗器が接続されているため）は、電界
効果型トランジスタのＡｌゲート電極２８に印加され、
Ａ ｕＧ ｅＮ ｉ／Ａ ｕソース・ドレイン電極２
９間で増幅された信号電流として取り出される。
このような光受信系における前置増幅器としての電界効
果型トランジスタは、光信号電流を熱雑音に影響されな
いレベルまで増幅する機能を持っており、受信信号のＳ
／ＮＲ（信号対雑音比）を決定している。
果型トランジスタは、光信号電流を熱雑音に影響されな
いレベルまで増幅する機能を持っており、受信信号のＳ
／ＮＲ（信号対雑音比）を決定している。
信号光の変調度を１００％とした場合、最小受信光強度
Ｐ ＩＩＩ Ｉ ｎは次式で与えられろことが知られて
いる。
Ｐ ＩＩＩ Ｉ ｎは次式で与えられろことが知られて
いる。
ただし、ｈニブランク定数、シ：先の振動数、１（：ボ
ルツマン定数、Ｔ：絶対温度、η：受光素子の量子効率
ｐｑ’電子の電荷、Ｆｔ：増幅器の雑音指数、Ｂ：帯域
、ＲＬ：負荷抵抗値、（Ｓ／Ｎ）：所望の信号対雑音比
である。
ルツマン定数、Ｔ：絶対温度、η：受光素子の量子効率
ｐｑ’電子の電荷、Ｆｔ：増幅器の雑音指数、Ｂ：帯域
、ＲＬ：負荷抵抗値、（Ｓ／Ｎ）：所望の信号対雑音比
である。
入力信号の検出限界は負荷抵抗値ＲＬを大きくする捏上
げることができろ。したがって、入力インピーダンスの
高い電界効果型トランジスタを前置増幅器に使用すると
受信感度を上げるうえで有利である。
げることができろ。したがって、入力インピーダンスの
高い電界効果型トランジスタを前置増幅器に使用すると
受信感度を上げるうえで有利である。
また、このように受光素子と前置増幅器を同一基板上に
形成することは、個別の素子で回路を組む場合に比べて
配線等に伴う容量を低減させることができ、受信系の帯
域を改善することができる。
形成することは、個別の素子で回路を組む場合に比べて
配線等に伴う容量を低減させることができ、受信系の帯
域を改善することができる。
さらに、配線の減少によるコストの低減、信頼性の向上
、小形化にも寄与する。
、小形化にも寄与する。
上記のような従来の光電子ｓＭ＠路は、受信感度を上げ
るために用いる前置増幅器としての電界効果型トランジ
スタの入力インピーダンスが大きいため、受光素子の容
量と電界効果型トランジスタの入力インピーダンスに基
づく波形ひずみが高速応答の場合には無視できなくなり
、数百Ｍｂ／Ｓ以上の伝送速度では低入力インピーダン
スの前置増幅器を用いる必要があり、また、ＭＩＳ型（
Ｍｅｔａｌ Ｉ ｎ５ｕｌａｔｏｒ Ｓ ｅｍｉｅｏｎ
ｄｕｅｔｏｒ） Ｆ Ｅ Ｔは、絶縁膜と半導体の界面
が不安定で、時間に対して電流ドリフトが生じるなどの
問題点があった。
るために用いる前置増幅器としての電界効果型トランジ
スタの入力インピーダンスが大きいため、受光素子の容
量と電界効果型トランジスタの入力インピーダンスに基
づく波形ひずみが高速応答の場合には無視できなくなり
、数百Ｍｂ／Ｓ以上の伝送速度では低入力インピーダン
スの前置増幅器を用いる必要があり、また、ＭＩＳ型（
Ｍｅｔａｌ Ｉ ｎ５ｕｌａｔｏｒ Ｓ ｅｍｉｅｏｎ
ｄｕｅｔｏｒ） Ｆ Ｅ Ｔは、絶縁膜と半導体の界面
が不安定で、時間に対して電流ドリフトが生じるなどの
問題点があった。
この発明は、かかる問題点を解決するなめになされたも
ので、数百Ｍ ｂ ／ ｓ以上の高速の信号伝送に対し
て電流ドリフトを生じず安定した状態を保って使用でき
る光電子集積回路を得ることを目的とする。
ので、数百Ｍ ｂ ／ ｓ以上の高速の信号伝送に対し
て電流ドリフトを生じず安定した状態を保って使用でき
る光電子集積回路を得ることを目的とする。
この発明に係る光電子集積回路は、ベース層と、このベ
ース層とそれぞれ接合し、少なくともその一方の禁制帯
幅がベース層の禁制帯幅よりも大きいエミッタ層および
コレクタ層とから構成される装置増幅器としてのヘテロ
・バイポーラ・トランジスタと、このヘテロ・バイポー
ラ・トランジスタと同一チップ上に形成され、アノード
層とカソード層間にベース層と同じかそれよりも小さい
禁制帯幅の光吸収層を備えるとともに、ア、ノード層ま
たばカソード層がベース層と共通に構成されたｐｉｎフ
ォトダイオードとから構成したものである。
ース層とそれぞれ接合し、少なくともその一方の禁制帯
幅がベース層の禁制帯幅よりも大きいエミッタ層および
コレクタ層とから構成される装置増幅器としてのヘテロ
・バイポーラ・トランジスタと、このヘテロ・バイポー
ラ・トランジスタと同一チップ上に形成され、アノード
層とカソード層間にベース層と同じかそれよりも小さい
禁制帯幅の光吸収層を備えるとともに、ア、ノード層ま
たばカソード層がベース層と共通に構成されたｐｉｎフ
ォトダイオードとから構成したものである。
〔作用〕
この発明においては、逆バイアスされたｐｉｎフォトダ
イオードに入射された信号光が光吸収層中に拡がった空
乏層内で吸収されて電子と正孔が生成される。そして電
子と正孔は電界に、より分離され、ｐｉｎ接合に対して
逆方向の電流として流れ、この電流はヘテロ・バイポー
ラ・トランジスタのベースに供給されて増幅されたのち
、信号電流として取り出される。
イオードに入射された信号光が光吸収層中に拡がった空
乏層内で吸収されて電子と正孔が生成される。そして電
子と正孔は電界に、より分離され、ｐｉｎ接合に対して
逆方向の電流として流れ、この電流はヘテロ・バイポー
ラ・トランジスタのベースに供給されて増幅されたのち
、信号電流として取り出される。
第１図はこの発明の光電子集積回路の一実施例の構造を
示す側断面図である。
示す側断面図である。
この図において、１はｎ”−ＩｎＰ基板、２はｎ−Ｉｎ
Ｐエミッタ （コレクタ）層、３はｐ”−ＩｎＧａＡｓ
ベース・アノード層、４はｎ−−ＩｎＧａＡＳ光吸収層
で、これらの各層はｎ”−ＩｎＴ’基板１上に順次エピ
タキシャル成長されている。５はｎ−ＩｎＰコレクタ
（エミッタ）層、６はカソード層としてのｎ−ＩｎＰ窓
層で、それぞれｎ−−ＩｎＧａＡｓ光吸収Ｈ４の一部を
エツチング除去した後に ｐ ＋−ＩｎＧａＡｓベース
・アノード層３上およびｎ−−ＩｎＧａＡｓ光吸収層４
上にエピタキシャル成長を行うことにより形成される。
Ｐエミッタ （コレクタ）層、３はｐ”−ＩｎＧａＡｓ
ベース・アノード層、４はｎ−−ＩｎＧａＡＳ光吸収層
で、これらの各層はｎ”−ＩｎＴ’基板１上に順次エピ
タキシャル成長されている。５はｎ−ＩｎＰコレクタ
（エミッタ）層、６はカソード層としてのｎ−ＩｎＰ窓
層で、それぞれｎ−−ＩｎＧａＡｓ光吸収Ｈ４の一部を
エツチング除去した後に ｐ ＋−ＩｎＧａＡｓベース
・アノード層３上およびｎ−−ＩｎＧａＡｓ光吸収層４
上にエピタキシャル成長を行うことにより形成される。
７はｐ＋領領域、受光素子部のｎ＋−ＩｎＰ 基板１側
からｐ”−ＩｎＧａＡｓベース・アノード層３を通して
ｎ−−ＩｎＧａＡｓｎＧａＡｓ光吸収型４拡散を行うこ
とによって形成きれている。８はエミッタ（コレクタ）
電極、９はベース・アノード電極、１０はコレクタ（エ
ミッタ）電極、１１はカソード電極、１２は信号光であ
る。
からｐ”−ＩｎＧａＡｓベース・アノード層３を通して
ｎ−−ＩｎＧａＡｓｎＧａＡｓ光吸収型４拡散を行うこ
とによって形成きれている。８はエミッタ（コレクタ）
電極、９はベース・アノード電極、１０はコレクタ（エ
ミッタ）電極、１１はカソード電極、１２は信号光であ
る。
そして、ｎ”−ＩｎＰ基板１と、ｎ−ＩｎＰエミッタ
（コレクタ）層２と、ｐ＋−ＩｎＧａＡｓベース。
（コレクタ）層２と、ｐ＋−ＩｎＧａＡｓベース。
アノード層３と、ｎ−ＩｎＰコレクタ （エミッタ）層
５とから前置増幅器としてのヘテロ・バイポーラ・トラ
ンジスタが構成されている。
５とから前置増幅器としてのヘテロ・バイポーラ・トラ
ンジスタが構成されている。
次にその動作について説明する。
受光素子部のｐｉｎフォトダイオードの動作は従来の光
電子集積回路と同様であり、逆バイアスされることによ
り、空乏層がｎ−−ＩｎＧａＡｓ光吸収層４中に拡がる
。そして、ｎ−ＩｎＰ窓Ｈ窓側６側びｎ”−ＩｎＰ基板
１側の少なくとも一方から入射された信号光１２は、空
乏層内で吸収されて電子と正孔が生成され、生成された
電子と正孔は電界によりｐｉｎ接合に対して逆方向に電
流が流れる。この電流は、ｐ”−ＩｎＧａＡｓベース・
アノード層３の受光素子部の領域から前置増幅器として
のへテロ・バイポーラ・ｌ−ランジスタのベースとなる
同じｐ＋〜ＩｎＧａＡｓ＋−ＩｎＧａＡｓベース領域に
供給され、増幅された信号電流としてエミッタ （コレ
クタ）電極８とコレクタ （エミッタ）電極９間より取
り出される。
電子集積回路と同様であり、逆バイアスされることによ
り、空乏層がｎ−−ＩｎＧａＡｓ光吸収層４中に拡がる
。そして、ｎ−ＩｎＰ窓Ｈ窓側６側びｎ”−ＩｎＰ基板
１側の少なくとも一方から入射された信号光１２は、空
乏層内で吸収されて電子と正孔が生成され、生成された
電子と正孔は電界によりｐｉｎ接合に対して逆方向に電
流が流れる。この電流は、ｐ”−ＩｎＧａＡｓベース・
アノード層３の受光素子部の領域から前置増幅器として
のへテロ・バイポーラ・ｌ−ランジスタのベースとなる
同じｐ＋〜ＩｎＧａＡｓ＋−ＩｎＧａＡｓベース領域に
供給され、増幅された信号電流としてエミッタ （コレ
クタ）電極８とコレクタ （エミッタ）電極９間より取
り出される。
ヘテロ・バイポーラ・トランジスタでは、エミッタ層を
形成する半導体層の禁制帯幅をベース層のそれよりも大
きく取ること°により、ベースからエミッタへの少数キ
ャリアの逆注入を抑えてエミッタ注入効率、すなわちｒ
ｉ流利得を高くすることができる。このなめ、ベース層
のドーピングを上げて、ベース抵抗値を下げることがで
き、また、エミッタ層またはコレクタ層のドーピングを
下げることによってエミッタ・ベース接合容量およびコ
レクタ・ベース接合容量等を下げることができる。
形成する半導体層の禁制帯幅をベース層のそれよりも大
きく取ること°により、ベースからエミッタへの少数キ
ャリアの逆注入を抑えてエミッタ注入効率、すなわちｒ
ｉ流利得を高くすることができる。このなめ、ベース層
のドーピングを上げて、ベース抵抗値を下げることがで
き、また、エミッタ層またはコレクタ層のドーピングを
下げることによってエミッタ・ベース接合容量およびコ
レクタ・ベース接合容量等を下げることができる。
したがって、この発明の光電子集積回路は、前置増幅器
としてヘテロ・バイポーラ・トランジスタを用いたので
・ベース抵抗値が低（なるうえ、エミッタ・ベース接合
容量およびコレクタ・ベース接合容量の少なくとも一方
Ｚよ小さくなるため、高速動作が可能になる。また、ヘ
テロ・バイポーラ・トランジスタの入力インピーダンス
が電界効果型トランジスタのそれに比べて小さいことに
、上っても高速動作が可能になる。
としてヘテロ・バイポーラ・トランジスタを用いたので
・ベース抵抗値が低（なるうえ、エミッタ・ベース接合
容量およびコレクタ・ベース接合容量の少なくとも一方
Ｚよ小さくなるため、高速動作が可能になる。また、ヘ
テロ・バイポーラ・トランジスタの入力インピーダンス
が電界効果型トランジスタのそれに比べて小さいことに
、上っても高速動作が可能になる。
また、ＭＩＳ型ＦＥＴと違って絶縁膜と半導体間の界面
準位が存在せず、時間に対する電流ドリフトが生じない
ヘテロ・バイポーラ・トランジスタを用いているので、
安定した動作を得ることができる。
準位が存在せず、時間に対する電流ドリフトが生じない
ヘテロ・バイポーラ・トランジスタを用いているので、
安定した動作を得ることができる。
サラ１こ、ｐｉｎフオ）・ダイオードのアノード電極
とを共通に形成したことにより、ｐｌｎフォトダイオー
ドとヘテロ・バイポーラ・トランジスタ間の配線を省略
でき、不要な容量やインダクタンスが低減されることに
よっても高速化に有利となる。
ドとヘテロ・バイポーラ・トランジスタ間の配線を省略
でき、不要な容量やインダクタンスが低減されることに
よっても高速化に有利となる。
なお、上記実施例では、受光素子部のｎ”−ＩｎＰ基板
１をエツチングにより除去したが、ｎ＋−ＩｎＰ基板１
が十分に薄い場合には、エツチングをせずにｐ＋領域７
の形成のために直接熱拡散を行ってもよい。
１をエツチングにより除去したが、ｎ＋−ＩｎＰ基板１
が十分に薄い場合には、エツチングをせずにｐ＋領域７
の形成のために直接熱拡散を行ってもよい。
また、第２図および第３図はこの発明の他の実施例の構
造を示す側断面図である。
造を示す側断面図である。
これらの図において、第１図と同一符号は同一部分を示
し、１３は半絶縁性ＩｎＰ 基板である。
し、１３は半絶縁性ＩｎＰ 基板である。
第１図に示した光電子集積回路では、基板にｎ＋−Ｉｎ
Ｐ基板１を用いたが、この実施例では第２図に示すよう
に半絶縁性ＩｎＰ 基板１３を使用し、エミッタ （コ
レクタ）電極８をｎ−ＩｎＰエミッタ（コレクタ）層２
に直接形成している。
Ｐ基板１を用いたが、この実施例では第２図に示すよう
に半絶縁性ＩｎＰ 基板１３を使用し、エミッタ （コ
レクタ）電極８をｎ−ＩｎＰエミッタ（コレクタ）層２
に直接形成している。
また、上記実施例では、信号光１２をｐ”−ＩｎＧａＡ
ｓベース・アノード層３．ｎ−−Ｉ ｎＧａＡｓ光吸収
＠ ６ 、 ｎ −Ｉ ｎ Ｐ窓Ｈ６の各エピタキシャ
ル層に垂直に入射させる場合について述べたが、第３図
に示すように、ｐ＋領域７を各エピタキシャル層の側面
から拡散によって形成し、信号光１２をこのｐ＋領域７
に側面から入射させても同様の効果を得ることができる
。
ｓベース・アノード層３．ｎ−−Ｉ ｎＧａＡｓ光吸収
＠ ６ 、 ｎ −Ｉ ｎ Ｐ窓Ｈ６の各エピタキシャ
ル層に垂直に入射させる場合について述べたが、第３図
に示すように、ｐ＋領域７を各エピタキシャル層の側面
から拡散によって形成し、信号光１２をこのｐ＋領域７
に側面から入射させても同様の効果を得ることができる
。
なお、上記実施例ではｐ型不純物を熱拡散することによ
り、ｐ＋領域７を形成したが、イオン注入法などを用い
てもよい。
り、ｐ＋領域７を形成したが、イオン注入法などを用い
てもよい。
また、上記実施例ではＩｎＰ系材系材用いたｐｌｎフォ
トダイオードとへテロ・バイポーラ。
トダイオードとへテロ・バイポーラ。
トランジスタの集積化について述べたが、ＧａＡｓ系の
材料を用いても同様の効果を得ることができる。
材料を用いても同様の効果を得ることができる。
さらに、上記実施例では前置増幅器としてダブル・ヘテ
ロ・バイポーラ・トランジスタを用いた場合を説明した
が、これはシングル・・＼テロ・バイポーラ・トランジ
スタを用いても同様である。
ロ・バイポーラ・トランジスタを用いた場合を説明した
が、これはシングル・・＼テロ・バイポーラ・トランジ
スタを用いても同様である。
この発明は以上説明したとおり、ベース層と、このベー
ス層とそれぞれ接合し、少なくともその一方の禁制帯幅
がベース層の禁制帯幅よりも大きいエミッタ層およびコ
レクタ層とから構成される装置増幅器としてのへテロ・
バイポーラ・ｌ・ランジスタと、このヘテロ・バイポー
ラ・トランジスタと同一チップ上に形成され、アノード
層とカソード層間にベース層と同じかそれよりも小さい
禁制帯幅の光吸収層を備えるとともに、アノード層また
はカソード層がベース層と共通に構成されたｐｉｎフォ
トダイオードとから構成したので、高速応答が可能であ
るうえ、電流ドリフＩ・の少ない良好な動作特性が得ら
れるという効果がある。
ス層とそれぞれ接合し、少なくともその一方の禁制帯幅
がベース層の禁制帯幅よりも大きいエミッタ層およびコ
レクタ層とから構成される装置増幅器としてのへテロ・
バイポーラ・ｌ・ランジスタと、このヘテロ・バイポー
ラ・トランジスタと同一チップ上に形成され、アノード
層とカソード層間にベース層と同じかそれよりも小さい
禁制帯幅の光吸収層を備えるとともに、アノード層また
はカソード層がベース層と共通に構成されたｐｉｎフォ
トダイオードとから構成したので、高速応答が可能であ
るうえ、電流ドリフＩ・の少ない良好な動作特性が得ら
れるという効果がある。
第１図はこの発明の光電子集積回路の一実施例の構造を
示す側断面図、第２図はこの発明の他の実施例の構造を
示す側断面図、第３図はこの発明のさらに他の実施例の
構造を示す側断面図、第４図は従来の光電子集積回路の
構造を示す側断面図である。 図において、１はｎ ” −Ｉ ｎ Ｐ基板、２はｎ−
ＩｎＰｚミッタ（コレクタ）層、３はｐ＋−ＩｎＧａＡ
ｓベース・アノード層、４はｎ−−ＩｎＧａＡｓ光吸収
層、５はｎ−ＩｎＰコレクタ（エミッタ）層、６ばｎ−
ＩｎＰ窓層、７はｐ＋領領域８はエミッタ（コレクタ）
電極、９はベース・アノード電極、１０はコレクタ （
エミッタ） Ｔｉｔ％、１１ バカソード電極、１２は
信号光、１３は半絶縁性ＩｎＰ基板である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 手続補正書（自発）
示す側断面図、第２図はこの発明の他の実施例の構造を
示す側断面図、第３図はこの発明のさらに他の実施例の
構造を示す側断面図、第４図は従来の光電子集積回路の
構造を示す側断面図である。 図において、１はｎ ” −Ｉ ｎ Ｐ基板、２はｎ−
ＩｎＰｚミッタ（コレクタ）層、３はｐ＋−ＩｎＧａＡ
ｓベース・アノード層、４はｎ−−ＩｎＧａＡｓ光吸収
層、５はｎ−ＩｎＰコレクタ（エミッタ）層、６ばｎ−
ＩｎＰ窓層、７はｐ＋領領域８はエミッタ（コレクタ）
電極、９はベース・アノード電極、１０はコレクタ （
エミッタ） Ｔｉｔ％、１１ バカソード電極、１２は
信号光、１３は半絶縁性ＩｎＰ基板である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 手続補正書（自発）
Claims (1)
- ベース層と、このベース層とそれぞれ接合し、少なく
ともその一方の禁制帯幅が前記ベース層の禁制帯幅より
も大きいエミッタ層およびコレクタ層とから構成される
前置増幅器としてのヘテロ・バイポーラ・トランジスタ
と、このヘテロ・バイポーラ・トランジスタと同一チッ
プ上に形成され、アノード層とカソード層間に前記ベー
ス層と同じかそれよりも小さい禁制帯幅の光吸収層を備
えるとともに、前記アノード層または前記カソード層が
前記ベース層と共通に構成されたｐｉｎフォトダイオー
ドとから構成したことを特徴とする光電子集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012766A JPS63181371A (ja) | 1987-01-22 | 1987-01-22 | 光電子集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012766A JPS63181371A (ja) | 1987-01-22 | 1987-01-22 | 光電子集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63181371A true JPS63181371A (ja) | 1988-07-26 |
Family
ID=11814525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62012766A Pending JPS63181371A (ja) | 1987-01-22 | 1987-01-22 | 光電子集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63181371A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016535428A (ja) * | 2013-09-25 | 2016-11-10 | プリンストン インフラレッド テクノロジーズ インコーポレイテッド | 低ノイズＩｎＧａＡｓフォトダイオードアレイ |
-
1987
- 1987-01-22 JP JP62012766A patent/JPS63181371A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016535428A (ja) * | 2013-09-25 | 2016-11-10 | プリンストン インフラレッド テクノロジーズ インコーポレイテッド | 低ノイズＩｎＧａＡｓフォトダイオードアレイ |
| US10090356B2 (en) | 2013-09-25 | 2018-10-02 | Princeton Infrared Technologies, Inc. | Low noise InGaAs photodiode array |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3292894B2 (ja) | 集積化受光回路 | |
| EP0800219B1 (en) | Heterojunction pin photodiode | |
| Garrett et al. | A silicon-based integrated NMOS-pin photoreceiver | |
| Sridhara et al. | Performance enhancement of GaInP/GaAs heterojunction bipolar phototransistors using DC base bias | |
| Schow et al. | A 1-Gb/s monolithically integrated silicon NMOS optical receiver | |
| EP0625798B1 (en) | Opto-electronic integrated circuit | |
| JPH0451988B2 (ja) | ||
| Matsuoka et al. | Novel InP/InGaAs double-heterojunction bipolar transistors suitable for high-speed IC's and OEIC's | |
| JPS63181371A (ja) | 光電子集積回路 | |
| Das | Optoelectronic detectors and receivers: speed and sensitivity limits | |
| Wake et al. | InGaAs/InP junction field-effect transistors with high transconductance made using metal organic vapor phase epitaxy | |
| JP2670553B2 (ja) | 半導体受光・増幅装置 | |
| JPS63233563A (ja) | 光電子集積回路 | |
| Gutierrez-Aitken et al. | High bandwidth InAlAs/InGaAs PIN-HBT monolithically integrated photoreceiver | |
| Antreasyan et al. | Monolithically integrated InGaAs-pin InP-MISFET PINFET grown by chloride vapor phase epitaxy | |
| JP3138997B2 (ja) | 光電子集積回路 | |
| EP0286348A2 (en) | Vertically integrated photodetector-amplifier | |
| JP2813217B2 (ja) | 半導体装置 | |
| US4918508A (en) | Vertical photoconductive detector | |
| US20040026712A1 (en) | Three terminal edge illuminated epilayer waveguide phototransistor | |
| JPH04312986A (ja) | 半導体装置 | |
| JPH0423334Y2 (ja) | ||
| KR100212056B1 (ko) | P-i-n fet 제작 방법 | |
| JP3047063B2 (ja) | フォトダイオード | |
| JPH0529642A (ja) | 半導体光検出素子 |