JP2813217B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2813217B2 JP2813217B2 JP1299514A JP29951489A JP2813217B2 JP 2813217 B2 JP2813217 B2 JP 2813217B2 JP 1299514 A JP1299514 A JP 1299514A JP 29951489 A JP29951489 A JP 29951489A JP 2813217 B2 JP2813217 B2 JP 2813217B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- semiconductor
- gate electrode
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電界効果FETへ直接光照明をした場合に生
じる、FETの電流変化現象を利用した、CAMELゲート構造
を有する半導体装置に関するものである。
じる、FETの電流変化現象を利用した、CAMELゲート構造
を有する半導体装置に関するものである。
GaAsのMESFET（ショットキーゲートFET）が高速の光
応答を示すことは従来から知られている。しかし、光に
よってFETのソースドレイン間電流IdSが変化するメカニ
ズムは単一ではない。最も単純なものは光伝導であっ
て、FETのチャネル内で光吸収によって生じた電子、正
孔が流れることによるIdSの増加である。しかし、一般
にこの効果だけで十分な電流変化を生じるためには、大
きい光入力パワーを必要とし、光通信用には不適であ
る。第２図（ａ）には別のメカニズムを示した。以下で
は、この動作原理に基づく光応答素子を“OPFET"と呼
ぶ。上記OPFETでは、FETのチャネル２内でなく、ゲート
電極６の下の空乏層31で発生した電子−正孔対に注目す
る。図に黒丸で示す電子はただちに＋にバイアスされた
ドレイン電極７に流れ込むのに対し、白丸で示す正孔は
−にバイアスされたゲート電極６の下に集る。上記正孔
の蓄積によって空乏層31が縮むことになり、FETチャネ
ル３が開きIdSが増加する。このようなOPFETモードを有
効に生じさせるには、一時的にゲート電極６の直下に十
分な量の正孔が蓄積し、かつ、短時間τの内にはゲート
電極６に流れ去って、カットオフ周波数fC〜1/τを十分
大きくできるという、互いに矛盾するトレードオフ条件
を満さねばならない。従来のGaAsMESFETのバンドダイヤ
グラムを、参考のため第２図（ｂ）に示した。表面側空
乏層31内で発生した電子は、直ちにチャネル層32に落ち
てドレインへ流れ去る。また、正孔はゲート電極６に向
い、金属電子と再結合して消滅する。
応答を示すことは従来から知られている。しかし、光に
よってFETのソースドレイン間電流IdSが変化するメカニ
ズムは単一ではない。最も単純なものは光伝導であっ
て、FETのチャネル内で光吸収によって生じた電子、正
孔が流れることによるIdSの増加である。しかし、一般
にこの効果だけで十分な電流変化を生じるためには、大
きい光入力パワーを必要とし、光通信用には不適であ
る。第２図（ａ）には別のメカニズムを示した。以下で
は、この動作原理に基づく光応答素子を“OPFET"と呼
ぶ。上記OPFETでは、FETのチャネル２内でなく、ゲート
電極６の下の空乏層31で発生した電子−正孔対に注目す
る。図に黒丸で示す電子はただちに＋にバイアスされた
ドレイン電極７に流れ込むのに対し、白丸で示す正孔は
−にバイアスされたゲート電極６の下に集る。上記正孔
の蓄積によって空乏層31が縮むことになり、FETチャネ
ル３が開きIdSが増加する。このようなOPFETモードを有
効に生じさせるには、一時的にゲート電極６の直下に十
分な量の正孔が蓄積し、かつ、短時間τの内にはゲート
電極６に流れ去って、カットオフ周波数fC〜1/τを十分
大きくできるという、互いに矛盾するトレードオフ条件
を満さねばならない。従来のGaAsMESFETのバンドダイヤ
グラムを、参考のため第２図（ｂ）に示した。表面側空
乏層31内で発生した電子は、直ちにチャネル層32に落ち
てドレインへ流れ去る。また、正孔はゲート電極６に向
い、金属電子と再結合して消滅する。
第２図に示した従来の素子では、OPFETモード動作に
不都合な点が２つある。１つはゲート電極６に集ってく
る正孔を蓄積するための障壁がないために、空乏層31を
縮ませるに十分な正孔がゲート下にたまらないことであ
る。さらに、GaAsのバンドギャップよりも高エネルギー
である例えば0.86μｍの波長の光は、GaAs中の深さ１μ
ｍ位まで光が侵入して電子正孔対を発生するが、第２図
（ｂ）に示したように、FETのチャネル31（通常0.5μｍ
以下）よりも基板側で発生した正孔は、上記基板の方に
拡散してしまい、この正孔が消滅する寿命時間でOPFET
の動作速度が律速されてしまう。
不都合な点が２つある。１つはゲート電極６に集ってく
る正孔を蓄積するための障壁がないために、空乏層31を
縮ませるに十分な正孔がゲート下にたまらないことであ
る。さらに、GaAsのバンドギャップよりも高エネルギー
である例えば0.86μｍの波長の光は、GaAs中の深さ１μ
ｍ位まで光が侵入して電子正孔対を発生するが、第２図
（ｂ）に示したように、FETのチャネル31（通常0.5μｍ
以下）よりも基板側で発生した正孔は、上記基板の方に
拡散してしまい、この正孔が消滅する寿命時間でOPFET
の動作速度が律速されてしまう。
本発明の目的は、上記の問題点を解決した、高感度で
高速動作が可能なOPFET構造を得ることにある。
高速動作が可能なOPFET構造を得ることにある。
上記目的を達成する本発明のOPFETの基本構造を第１
図（ａ）に示す。上記素子は、半絶縁性の基板１上に、
入射光に対して透明な材料からなるアンドープバッファ
層２、入射光を吸収し、かつその一部にドナーをドープ
したｎ型伝導層を有するチャネル層３、入射光に透明
で、中央部41にアクセプタをドープしたp+層を有する
（ｉ−p+−ｉ）構造のキャップ層４を順次形成してい
る。このときのバンドダイヤグラムを第１図（ｂ）に示
した。キャップ層４とゲート電極６との間は、ｐ型ショ
ットキーダイオード構造により持上げられて、らくだの
こぶのように見えることから「キャメル（CAMEL）型ゲ
ート」と呼ばれる。空乏層31が十分広がっているよう
に、負のゲートバイアス−Vgを印加しておく。この時、
空乏層31内で発生した正孔は、キャップ層４と空乏層31
との界面の価電子帯バンド不連続ΔEvが十分小さければ
それを乗り越え、p+層で形成されたキャップ層４の中央
部のp+ドープ層41に蓄積される。上記正孔はゲート電極
６からトンネル電流などで流れこむ電子と速やかに再結
合して消滅する。
図（ａ）に示す。上記素子は、半絶縁性の基板１上に、
入射光に対して透明な材料からなるアンドープバッファ
層２、入射光を吸収し、かつその一部にドナーをドープ
したｎ型伝導層を有するチャネル層３、入射光に透明
で、中央部41にアクセプタをドープしたp+層を有する
（ｉ−p+−ｉ）構造のキャップ層４を順次形成してい
る。このときのバンドダイヤグラムを第１図（ｂ）に示
した。キャップ層４とゲート電極６との間は、ｐ型ショ
ットキーダイオード構造により持上げられて、らくだの
こぶのように見えることから「キャメル（CAMEL）型ゲ
ート」と呼ばれる。空乏層31が十分広がっているよう
に、負のゲートバイアス−Vgを印加しておく。この時、
空乏層31内で発生した正孔は、キャップ層４と空乏層31
との界面の価電子帯バンド不連続ΔEvが十分小さければ
それを乗り越え、p+層で形成されたキャップ層４の中央
部のp+ドープ層41に蓄積される。上記正孔はゲート電極
６からトンネル電流などで流れこむ電子と速やかに再結
合して消滅する。
上記のようにドープp+層によって形成されたCAMEL型
ゲート構造は、ゲート電極６の下に正孔を一時的に蓄積
するのに大変適しており、OPFETモード動作を行うため
に重要である。また、チャネル層よりも基板側にバンド
ギャップが大きいバッファ層２を設けたことにより、正
孔が基板側に拡散することで生じる問題も解決される。
ゲート構造は、ゲート電極６の下に正孔を一時的に蓄積
するのに大変適しており、OPFETモード動作を行うため
に重要である。また、チャネル層よりも基板側にバンド
ギャップが大きいバッファ層２を設けたことにより、正
孔が基板側に拡散することで生じる問題も解決される。
OPFETの光感度を向上させるには、光電流Ipにより生
じた実効的なゲート電位の変化ΔVgに対する、ドレイン
電流IdSに生じた変化量ΔIdSの比＝gm＝ΔIdS/ΔVgを大
きくする必要がある。それには第１図に示すヘテロMESF
ET構造よりも、２次元電子ガスをチャネル層に用いた、
いわゆるHEMT構造の方がよりすぐれている。これを「OP
HEMT」と称し第３図（ａ）に断面図を示した。この場
合、バッファ層の一部にドナーをドープしたn+層21を設
け、これとアンドープチャネル層８との界面に溜った２
次元電子層82がHEMT動作を行う。第３図（ｂ）のバンド
ダイヤグラムに示されるように、基本動作は第２図
（ｂ）のOPFETと同じになる。
じた実効的なゲート電位の変化ΔVgに対する、ドレイン
電流IdSに生じた変化量ΔIdSの比＝gm＝ΔIdS/ΔVgを大
きくする必要がある。それには第１図に示すヘテロMESF
ET構造よりも、２次元電子ガスをチャネル層に用いた、
いわゆるHEMT構造の方がよりすぐれている。これを「OP
HEMT」と称し第３図（ａ）に断面図を示した。この場
合、バッファ層の一部にドナーをドープしたn+層21を設
け、これとアンドープチャネル層８との界面に溜った２
次元電子層82がHEMT動作を行う。第３図（ｂ）のバンド
ダイヤグラムに示されるように、基本動作は第２図
（ｂ）のOPFETと同じになる。
つぎに本発明の実施例を図面とともに説明する。第１
図は本発明による半導体装置の一実施例としてOPFETを
示す図で、（ａ）は構造断面図、（ｂ）はバンドダイヤ
グラム、第３図は本発明の実施例としてOPFETを示す図
で、（ａ）は構造断面図、（ｂ）はバンドダイヤグラ
ム、第４図はチャネル層とキャップ層の間に組成graded
層を設けたOPFETのバンドダイヤグラム、第５図はゲー
ト−ソース間の上部を不透明膜で覆った素子構造を示す
図、第６図はメアンダー型ゲート電極を有するOPFETを
示す平面図である。
図は本発明による半導体装置の一実施例としてOPFETを
示す図で、（ａ）は構造断面図、（ｂ）はバンドダイヤ
グラム、第３図は本発明の実施例としてOPFETを示す図
で、（ａ）は構造断面図、（ｂ）はバンドダイヤグラ
ム、第４図はチャネル層とキャップ層の間に組成graded
層を設けたOPFETのバンドダイヤグラム、第５図はゲー
ト−ソース間の上部を不透明膜で覆った素子構造を示す
図、第６図はメアンダー型ゲート電極を有するOPFETを
示す平面図である。
第１実施例 本発明の第１実施例としてOPFETを示す第１図（ａ）
において、半絶縁性のInP基板１の上に、基板と格子整
合したInAlAsバッファ層（厚さ100nm以上）２、FETのチ
ャネル層となるｎ−InGaAs層３（Siドープ、ｎ〜２×10
17cm-3、厚さ100〜150nm）形成し、アンドープInAlAs層
40nm、p+−InAlAs層（Beドープ、p+〜３×1018cm-3、厚
さ100nm）41、アンドープInAlAs層10nmの３層からなる
キャップ層４を分子線エピタキシー法で順次成長する。
FETとなる部分を残して半絶縁性基板１までエピタキシ
ャル層をエッチング除去したのち、通常のホトリソグラ
フィ技術により、Alゲート電極６（厚さ500nm）と、ソ
ース、ドレイン電極５、７（AuGe/Ni/Au＝20nm/10nm/30
nm）をリフトオフ法で形成する。全体を水素中350℃で
５分アニールして、オーミック電極５および７を完成し
た。
において、半絶縁性のInP基板１の上に、基板と格子整
合したInAlAsバッファ層（厚さ100nm以上）２、FETのチ
ャネル層となるｎ−InGaAs層３（Siドープ、ｎ〜２×10
17cm-3、厚さ100〜150nm）形成し、アンドープInAlAs層
40nm、p+−InAlAs層（Beドープ、p+〜３×1018cm-3、厚
さ100nm）41、アンドープInAlAs層10nmの３層からなる
キャップ層４を分子線エピタキシー法で順次成長する。
FETとなる部分を残して半絶縁性基板１までエピタキシ
ャル層をエッチング除去したのち、通常のホトリソグラ
フィ技術により、Alゲート電極６（厚さ500nm）と、ソ
ース、ドレイン電極５、７（AuGe/Ni/Au＝20nm/10nm/30
nm）をリフトオフ法で形成する。全体を水素中350℃で
５分アニールして、オーミック電極５および７を完成し
た。
OPFET動作においても高速動作を行うには、ゲート電
極の長さLgを１μｍ以下にすることが必要である。ま
た、低雑音化するためには、ソース電極５とゲート電極
６との間隔LSgを１μｍ以下にして、ソース抵抗RSを５
Ω以下にする必要がある。FETのシートキャリア密度ns
＝１〜２×1012cm-2、ゲート長Lg＝0.5μｍ、FETのしき
い電圧Vth＝−2Vのとき、相互コンダクタンスgmは150ms
/mm〜300ms/mmであった。高周波特性はカットオフ周波
数fC〜20GHz、最大発振周波数fmax〜60GHzが得られた。
一方、上記FETの上面から光球ファイバで集光した波長
1.55μｍのレーザ光を照射して、ソース−ドレイン電流
IdSの光応答を測定したところ、レーザ光の変調周波数
ｆが500MHz以下では、光吸収層厚さ1.5μｍ、50μｍφ
のpinホトダイオードと比較して約10dB大きい出力が得
られた。pinホトダイオードとOPFETの光吸収領域の体積
比が103倍異なるにもかかわらず、OPFETの方が10dB感度
がよいことから、ｆ＜500MHz帯での光通信用受光装置と
して、極めて有効であることが判った。
極の長さLgを１μｍ以下にすることが必要である。ま
た、低雑音化するためには、ソース電極５とゲート電極
６との間隔LSgを１μｍ以下にして、ソース抵抗RSを５
Ω以下にする必要がある。FETのシートキャリア密度ns
＝１〜２×1012cm-2、ゲート長Lg＝0.5μｍ、FETのしき
い電圧Vth＝−2Vのとき、相互コンダクタンスgmは150ms
/mm〜300ms/mmであった。高周波特性はカットオフ周波
数fC〜20GHz、最大発振周波数fmax〜60GHzが得られた。
一方、上記FETの上面から光球ファイバで集光した波長
1.55μｍのレーザ光を照射して、ソース−ドレイン電流
IdSの光応答を測定したところ、レーザ光の変調周波数
ｆが500MHz以下では、光吸収層厚さ1.5μｍ、50μｍφ
のpinホトダイオードと比較して約10dB大きい出力が得
られた。pinホトダイオードとOPFETの光吸収領域の体積
比が103倍異なるにもかかわらず、OPFETの方が10dB感度
がよいことから、ｆ＜500MHz帯での光通信用受光装置と
して、極めて有効であることが判った。
第２実施例 本発明の第２実施例としてOPHEMTを示す第３図（ａ）
において、半絶縁性InP基板１の上に、基板１と格子整
合したInAlAsバッファ層２（厚さ100nm以上）、n+−InA
lAs層21（Siドープ、厚さ20nm、n+〜４×1018cm-3）、
アンドープInAlAs層（厚さ2nm）、アンドープInGaAs層
８（厚さ100〜200nm）、アンドープInAlAs層（厚さ40n
m）、p+−InAlAa層41（Beドープ、ｐ〜３×1018c
m-3）、アンドープInAlAs層（厚さ10nm）の（ｉ−p+−
ｉ）３層構造からなるCAMEL型キャップ層４を、分子線
エピタキシー法により順次成長した。第１実施例に示し
たOPFETと同様にして、Alゲート６、ソース−ドレイン
５、７の各電極を形成した。
において、半絶縁性InP基板１の上に、基板１と格子整
合したInAlAsバッファ層２（厚さ100nm以上）、n+−InA
lAs層21（Siドープ、厚さ20nm、n+〜４×1018cm-3）、
アンドープInAlAs層（厚さ2nm）、アンドープInGaAs層
８（厚さ100〜200nm）、アンドープInAlAs層（厚さ40n
m）、p+−InAlAa層41（Beドープ、ｐ〜３×1018c
m-3）、アンドープInAlAs層（厚さ10nm）の（ｉ−p+−
ｉ）３層構造からなるCAMEL型キャップ層４を、分子線
エピタキシー法により順次成長した。第１実施例に示し
たOPFETと同様にして、Alゲート６、ソース−ドレイン
５、７の各電極を形成した。
上記OPFETは、FET自身のシートキャリア密度ns−2.5
×1012cm-2gm300〜500ms/mmで、ゲート長Lg〜0.5μｍ
のときｆτ〜40GHz、fmax〜100GHzを得た。変調したレ
ーザ光を照射したとき、前記したpinホトダイオードと
比較して20dB大きい信号がｆ≦500MHzで得られ、２次元
電子ガスを利用することにより、感度が向上することを
実証できた。
×1012cm-2gm300〜500ms/mmで、ゲート長Lg〜0.5μｍ
のときｆτ〜40GHz、fmax〜100GHzを得た。変調したレ
ーザ光を照射したとき、前記したpinホトダイオードと
比較して20dB大きい信号がｆ≦500MHzで得られ、２次元
電子ガスを利用することにより、感度が向上することを
実証できた。
第３実施例 第４図に示す第３実施例は、FETのｎチャネル層であ
るInGaAs層８とアンドープInAlAs層４との間に、組成を
徐々に変化させた、いわゆるgraded層84を挿入したもの
である。上記層は（In1-x-yGaxAly）As4元層で、組成
（x,y）はInGaAsとInAlAsとの間をなめらかにつなぐよ
うに決めた。別の方法として、InAlAs層:InGaAs層＝d1
（nm）:d2（nm）とし、d11nmに保ちながら、d2を1nm
からゆっくり増やして行き6nm位にまで変化した、いわ
ゆるチャープ超格子構造を用いても、84のgraded層に等
価なバンド構造を得ることができた。上記84で示す層の
全厚さを30nmとしたとき、ゲート電極とドレイン電極間
の順方向ダイオード特性の抵抗は、第１図に示す構造に
較べて約３分の１に低下した。また、OPFET動作の上限
周波数も10GHz近くまで上昇し、graded構造が高速動作
に有効であることが示された。
るInGaAs層８とアンドープInAlAs層４との間に、組成を
徐々に変化させた、いわゆるgraded層84を挿入したもの
である。上記層は（In1-x-yGaxAly）As4元層で、組成
（x,y）はInGaAsとInAlAsとの間をなめらかにつなぐよ
うに決めた。別の方法として、InAlAs層:InGaAs層＝d1
（nm）:d2（nm）とし、d11nmに保ちながら、d2を1nm
からゆっくり増やして行き6nm位にまで変化した、いわ
ゆるチャープ超格子構造を用いても、84のgraded層に等
価なバンド構造を得ることができた。上記84で示す層の
全厚さを30nmとしたとき、ゲート電極とドレイン電極間
の順方向ダイオード特性の抵抗は、第１図に示す構造に
較べて約３分の１に低下した。また、OPFET動作の上限
周波数も10GHz近くまで上昇し、graded構造が高速動作
に有効であることが示された。
第４実施例 第５図に示す本発明の第４実施例は、FETのソース電
極５とゲート電極６との上部を、不透明膜９で覆うこと
により、ソース−ゲート間のFETチャネル内でのホトキ
ャリアの発生を防止したものである。上記構造では光パ
ルス応答波形のすそひきがなくなり、符号間干渉が低下
したことにより誤り率を改善した。上記不透明膜として
は、黒色有機物または金属膜を用いた。不透明膜９とし
て金属を用いるときは、容量を増加させる恐れがあるた
め、下にかさ上げ用絶縁膜11を２μｍ以上敷く必要があ
った。
極５とゲート電極６との上部を、不透明膜９で覆うこと
により、ソース−ゲート間のFETチャネル内でのホトキ
ャリアの発生を防止したものである。上記構造では光パ
ルス応答波形のすそひきがなくなり、符号間干渉が低下
したことにより誤り率を改善した。上記不透明膜として
は、黒色有機物または金属膜を用いた。不透明膜９とし
て金属を用いるときは、容量を増加させる恐れがあるた
め、下にかさ上げ用絶縁膜11を２μｍ以上敷く必要があ
った。
第５実施例 第６図に示す第５実施例は、本発明によるOPFETで、
レーザ光との結合効率を高めるために、ゲート電極６が
メアンダー状になるように電極パタンを設計したもので
ある。ゲートの全長Ｗが300μｍをこえると、ゲート容
量CgSが増大し、また、ゲート電極自体の抵抗Rgが大き
くなって、CR時定数による遅れが応答に影響してくる。
この場合は、通常パワートランジスタでとられているπ
型ゲートのような並列化構造をとることにより、Rg増大
を防ぐことができる。いずれの場合も、全ゲート長Ｗに
比例して光に対する直流感度が向上した。
レーザ光との結合効率を高めるために、ゲート電極６が
メアンダー状になるように電極パタンを設計したもので
ある。ゲートの全長Ｗが300μｍをこえると、ゲート容
量CgSが増大し、また、ゲート電極自体の抵抗Rgが大き
くなって、CR時定数による遅れが応答に影響してくる。
この場合は、通常パワートランジスタでとられているπ
型ゲートのような並列化構造をとることにより、Rg増大
を防ぐことができる。いずれの場合も、全ゲート長Ｗに
比例して光に対する直流感度が向上した。
また、前記実施例では波長1.55μｍ帯の例として、In
AlAs/InGaAs/InAlAs/S.I.InP材料系を示したが、InP/In
GaAs/InP/S.I.InP系材料でも同様のCAMELゲート構造と
することは可能であり、波長0.8μｍ帯以下ではAlGaAs/
GaAs/AlGaAs/SInGaAsの材料系で同様の素子が作製でき
ることはいうまでもない。さらに、Si/Ge/Siのような歪
チャネルFETにも適用できる。
AlAs/InGaAs/InAlAs/S.I.InP材料系を示したが、InP/In
GaAs/InP/S.I.InP系材料でも同様のCAMELゲート構造と
することは可能であり、波長0.8μｍ帯以下ではAlGaAs/
GaAs/AlGaAs/SInGaAsの材料系で同様の素子が作製でき
ることはいうまでもない。さらに、Si/Ge/Siのような歪
チャネルFETにも適用できる。
さらに上記のFET型受光装置を初段の入力とし、その
後段に低雑音FETからなるモノリシック広帯域増幅回路
を設けて光電子集積回路（OEIC）とすることができる。
後段に低雑音FETからなるモノリシック広帯域増幅回路
を設けて光電子集積回路（OEIC）とすることができる。
上記のように本発明による半導体装置は、半絶縁性基
板上に、入射光に対して光吸収を生じる第１の半導体層
と、該第１の半導体層を上下に挾んでダブルヘテロ構造
を形成し、入射光に対してそれぞれ透明な第２と第３の
半導体層を積層して設け、上記第３半導体層の上に金属
ショットキーゲート電極を設け、かつ、上記第１の半導
体層と第３の半導体層の界面に、ｎ型電子層によるチャ
ネルを設けた電界効果トランジスタを構成する半導体装
置において、上記第３半導体層の一部にp+ドーピングを
行い、上記ゲートとドレイン両電極間のゲート空乏層内
に、ソース−ドレイン電流を変化させる光を照射するこ
とにより、発生した正孔をドープp+層に蓄積できるた
め、高感度で高速動作が可能なOPFETが得られ、1GHz以
下の帯域の光通信受光器としてすぐれた特性を示すばか
りでなく、広帯域低雑音プリアンプ回路と同一基板上に
モノリシックに集積した、受光OEICを容易に形成するこ
とが可能である。
板上に、入射光に対して光吸収を生じる第１の半導体層
と、該第１の半導体層を上下に挾んでダブルヘテロ構造
を形成し、入射光に対してそれぞれ透明な第２と第３の
半導体層を積層して設け、上記第３半導体層の上に金属
ショットキーゲート電極を設け、かつ、上記第１の半導
体層と第３の半導体層の界面に、ｎ型電子層によるチャ
ネルを設けた電界効果トランジスタを構成する半導体装
置において、上記第３半導体層の一部にp+ドーピングを
行い、上記ゲートとドレイン両電極間のゲート空乏層内
に、ソース−ドレイン電流を変化させる光を照射するこ
とにより、発生した正孔をドープp+層に蓄積できるた
め、高感度で高速動作が可能なOPFETが得られ、1GHz以
下の帯域の光通信受光器としてすぐれた特性を示すばか
りでなく、広帯域低雑音プリアンプ回路と同一基板上に
モノリシックに集積した、受光OEICを容易に形成するこ
とが可能である。
第１図は本発明による半導体装置の一実施例としてのOP
FETを示す図で、（ａ）は構造断面図、（ｂ）はバンド
ダイヤグラム、第２図は従来のOPFETを示す図で、
（ａ）は構造断面図、（ｂ）はバンドダイヤグラム、第
３図は本発明の実施例としてOPHEMTを示す図で、（ａ）
は構造断面図、（ｂ）はバンドダイヤグラム、第４図は
チャネル層とキャップ層との間に組成のgraded層を設け
たOPFETのバンドダイヤグラム、第５図はゲート−ソー
ス間の上部を不透明膜で覆った素子構造を示す図、第６
図はメアンダー型ゲート電極を有するOPFETを示す平面
図である。 １……半絶縁性基板 ２……第２半導体層（バッファ層） ３……第１半導体層（光吸収層） ４……第３半導体層（キャップ層） ６……ショットキーゲート電極 ７……ドレイン電極、10……光の不透明膜 31……ゲート空乏層、84……graded層
FETを示す図で、（ａ）は構造断面図、（ｂ）はバンド
ダイヤグラム、第２図は従来のOPFETを示す図で、
（ａ）は構造断面図、（ｂ）はバンドダイヤグラム、第
３図は本発明の実施例としてOPHEMTを示す図で、（ａ）
は構造断面図、（ｂ）はバンドダイヤグラム、第４図は
チャネル層とキャップ層との間に組成のgraded層を設け
たOPFETのバンドダイヤグラム、第５図はゲート−ソー
ス間の上部を不透明膜で覆った素子構造を示す図、第６
図はメアンダー型ゲート電極を有するOPFETを示す平面
図である。 １……半絶縁性基板 ２……第２半導体層（バッファ層） ３……第１半導体層（光吸収層） ４……第３半導体層（キャップ層） ６……ショットキーゲート電極 ７……ドレイン電極、10……光の不透明膜 31……ゲート空乏層、84……graded層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 宏司 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 三島 友義 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭61−288474（ＪＰ，Ａ) 特開 昭61−99388（ＪＰ，Ａ) 特開 昭64−31472（ＪＰ，Ａ) 特開 昭61−29180（ＪＰ，Ａ) 特開 昭61−258482（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10
Claims (6)
- 【請求項１】半絶縁性基板上に、入射光に対して光吸収
を生じる第１の半導体層と、該第１の半導体層を上下に
挟んでダブルヘテロ構造を形成し、入射光に対してそれ
ぞれ透明な第２と第３の半導体層を積層して設け、上記
第３半導体の上に金属ショットキーゲート電極を設け、
かつ、上記第１の半導体層と第３の半導体層の界面に、
ｎ型電子層によるチャンネルを設けた電界効果トランジ
スタを構成する半導体装置において、上記第３半導体層
の一部にp+ドーピングを行い、上記ゲートとドレイン両
電極間のゲート空乏層内に、ソース−ドレイン電流を変
化させる光を照射することを特徴とする受光用の半導体
装置。 - 【請求項２】上記第１の半導体層と第３の半導体層との
境界は、正孔の流れを円滑にするために、組成をゆるや
かに変化させるグレーデッド（graded）層を挿入したも
のであることを特徴とする特許請求の範囲第１項に記載
した半導体装置。 - 【請求項３】上記光吸収層は、半絶縁性InP基板上に、
アンドープInAlAs層を介して積層されたInGaAs層であっ
て、FETチャネル層および中央部にp+ドーピングを行っ
た（ｉ−p+−ｉ）構造のInAlAs層とを順次積層し、ショ
ットキーゲート電極を設けたヘテロMESFETであることを
特徴とする特許請求の範囲第１項に記載した半導体装
置。 - 【請求項４】上記光吸収層は、半絶縁性InP基板上に、
中央部にn+ドーピングをした（ｉ−n+−ｉ）構造のInAl
As層を介して積層されたアンドープInGaAs層であって、
２次元電子ガスチャネル層を有し、中央部にp+をドーピ
ングした（ｉ−p+−ｉ）構造のInAlAs層を積層し、ショ
ットキーゲート電極を設けた受光装置であることを特徴
とする特許請求の範囲第１項に記載した半導体装置。 - 【請求項５】上記ショットキーゲート電極は、複数のFE
Tにおける上記ゲート電極がそれぞれ近接するように、F
ETを多数並列に並べるか、１本の電極をじぐざぐに折曲
げて、２次元状に形成したものであることを特徴とする
特許請求の範囲第１項、第３項または第４項のいずれか
に記載した半導体装置。 - 【請求項６】上記ショットキーゲート電極は、ソース電
極に至る間の上部を、光に対して不透明な物質で覆われ
ていることを特徴とする特許請求の範囲第１項または第
３項ないし第５項のいずれかに記載した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1299514A JP2813217B2 (ja) | 1989-11-20 | 1989-11-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1299514A JP2813217B2 (ja) | 1989-11-20 | 1989-11-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03160764A JPH03160764A (ja) | 1991-07-10 |
| JP2813217B2 true JP2813217B2 (ja) | 1998-10-22 |
Family
ID=17873574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1299514A Expired - Fee Related JP2813217B2 (ja) | 1989-11-20 | 1989-11-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2813217B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2757319B2 (ja) * | 1989-12-03 | 1998-05-25 | キヤノン株式会社 | Ｆｅｔ構造光検出器 |
| GB0401578D0 (en) * | 2004-01-24 | 2004-02-25 | Koninkl Philips Electronics Nv | Phototransistor |
-
1989
- 1989-11-20 JP JP1299514A patent/JP2813217B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03160764A (ja) | 1991-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7173293B2 (en) | Semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation | |
| CN100492675C (zh) | 一种包含量子点的光探测场效应晶体管及制备方法 | |
| US7556976B2 (en) | Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation | |
| Ito et al. | Monolithic integration of a metal—semiconductor—metal photodiode and a GaAs preamplifier | |
| Campbell | Phototransistors for lightwave communications | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| WO2009107568A1 (ja) | 光電界効果トランジスタ，及びその製造方法 | |
| US5107318A (en) | Semiconductor device having light receiving diode element with capacitance | |
| US4739385A (en) | Modulation-doped photodetector | |
| US7776753B2 (en) | Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation | |
| JPS61129883A (ja) | 光検出装置 | |
| JPH0661521A (ja) | アバランシェホトダイオード | |
| US5789765A (en) | Photo diode providing high-linearity signal current in response to light receiving signal | |
| JP2813217B2 (ja) | 半導体装置 | |
| US7015120B2 (en) | Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation | |
| US5196717A (en) | Field effect transistor type photo-detector | |
| JPH05343731A (ja) | 受光素子 | |
| JP2938479B2 (ja) | Ｆｅｔ型光検出器 | |
| JP3401563B2 (ja) | 高感度光検出回路 | |
| JP4168531B2 (ja) | 高電子移動度光トランジスタ | |
| Kim et al. | InP/InGaAs uni-travelling carrier heterojunction phototransistors | |
| JPH08316522A (ja) | Ｈｅｍｔ型光検出部を備えた光検出器 | |
| JP2570424B2 (ja) | 半導体受光素子 | |
| JP2741763B2 (ja) | 半導体装置 | |
| JPH08186240A (ja) | 化合物半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |