JP2741763B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2741763B2 JP2741763B2 JP63170958A JP17095888A JP2741763B2 JP 2741763 B2 JP2741763 B2 JP 2741763B2 JP 63170958 A JP63170958 A JP 63170958A JP 17095888 A JP17095888 A JP 17095888A JP 2741763 B2 JP2741763 B2 JP 2741763B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- schottky
- hetero
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に係り、特に、化合物半導体を
用いた光検出器（受光素子）と、トランジスタ等の電気
能動素子を同一の半絶縁性化合物半導体基板上にモノリ
シック集積した光集積素子に関する。
用いた光検出器（受光素子）と、トランジスタ等の電気
能動素子を同一の半絶縁性化合物半導体基板上にモノリ
シック集積した光集積素子に関する。
光ファイバ通信の普及に伴い、光検出器と増幅回路と
を一体化した受光集積回路によるコスト低減と、動作の
高速化をめざした開発が国内外で活発に進められてい
る。
を一体化した受光集積回路によるコスト低減と、動作の
高速化をめざした開発が国内外で活発に進められてい
る。
従来、pin型ホトダイオードとFET（電界効果トランジ
スタ）回路とをモノリシック集積した、いわゆるpinFET
（ピンフェット）が主として試作されてきた。しかし、
pin型ホトダイオードは、数μｍの厚さの成長層を有
し、電流が基板に対して垂直方向に流れる素子であるの
に対して、電界効果トランジスタは、高々0.3μｍの厚
さの成長層で、電流が基板に対して水平方向に流れる素
子であるので、通常は２回以上の結晶成長が必要であ
る。また、ホトリソグラフィーにおける制約のため、基
板表面の段差を小さく抑える必要がある等、製造上の困
難が大きかった。
スタ）回路とをモノリシック集積した、いわゆるpinFET
（ピンフェット）が主として試作されてきた。しかし、
pin型ホトダイオードは、数μｍの厚さの成長層を有
し、電流が基板に対して垂直方向に流れる素子であるの
に対して、電界効果トランジスタは、高々0.3μｍの厚
さの成長層で、電流が基板に対して水平方向に流れる素
子であるので、通常は２回以上の結晶成長が必要であ
る。また、ホトリソグラフィーにおける制約のため、基
板表面の段差を小さく抑える必要がある等、製造上の困
難が大きかった。
この点を改善した巧妙な構造として、ショットキー型
のホトダイオード（以下、メタル・セミコンダクター・
メタル（Metal−Semiconductor−Metal）を略してMSMホ
トダイオードと称す）と、ショットキーゲートFET（い
わゆるMESFET）を半絶縁性GaAs基板上にモノリシック集
積化した受光用OEIC（オプト・エレクトロニック・アイ
・シー（Opt−Electronic−IC））が提案されている。
（エム・イトー他によるアプライド・フィジックス・レ
ターズ47（1985年）第1129頁（M.Ito.etal.Appl.Phys.L
ett.47（1985）p.1129） 第２図（ａ）は、上記文献に記載された従来の受光用
OEICの断面模式図、第２図（ｂ）は、第２図（ａ）のMS
Mホトダイオードを動作させるときのエネルギーバンド
状態を示す図である。
のホトダイオード（以下、メタル・セミコンダクター・
メタル（Metal−Semiconductor−Metal）を略してMSMホ
トダイオードと称す）と、ショットキーゲートFET（い
わゆるMESFET）を半絶縁性GaAs基板上にモノリシック集
積化した受光用OEIC（オプト・エレクトロニック・アイ
・シー（Opt−Electronic−IC））が提案されている。
（エム・イトー他によるアプライド・フィジックス・レ
ターズ47（1985年）第1129頁（M.Ito.etal.Appl.Phys.L
ett.47（1985）p.1129） 第２図（ａ）は、上記文献に記載された従来の受光用
OEICの断面模式図、第２図（ｂ）は、第２図（ａ）のMS
Mホトダイオードを動作させるときのエネルギーバンド
状態を示す図である。
21はMSMホトダイオード、22はMESFET、23は半絶縁性G
aAs基板、24はMSMホトダイオード21の高抵抗GaAs光吸収
層、24′は高抵抗GaAs光吸収層24と同時に１回のエピタ
キシャル結晶成長で形成されたMESFET22の高抵抗GaAs能
動層、25はｎ型GaAs活性層、26は例えばAlからなるショ
ットキー電極、26′はショットキーゲート電極、27はシ
ョットキー電極26の負（−）側電極、28はショットキー
電極26の正（＋）側電極、29はソース・オーミック電
極、30はドレイン・オーミック電極である。これらのオ
ーミック電極は、例えばAuGe/Ni/Auからなる。
aAs基板、24はMSMホトダイオード21の高抵抗GaAs光吸収
層、24′は高抵抗GaAs光吸収層24と同時に１回のエピタ
キシャル結晶成長で形成されたMESFET22の高抵抗GaAs能
動層、25はｎ型GaAs活性層、26は例えばAlからなるショ
ットキー電極、26′はショットキーゲート電極、27はシ
ョットキー電極26の負（−）側電極、28はショットキー
電極26の正（＋）側電極、29はソース・オーミック電
極、30はドレイン・オーミック電極である。これらのオ
ーミック電極は、例えばAuGe/Ni/Auからなる。
この構造を実現するには、１回の結晶成長を行なえば
よく、また、MSMホトダイオード21とMESFET22の両者共
プレーナ構造であり、微細化に適する等大きな利点を有
する。
よく、また、MSMホトダイオード21とMESFET22の両者共
プレーナ構造であり、微細化に適する等大きな利点を有
する。
MSMホトダイオード21のショットキー電極26として
は、一般にいわゆる指を組み合せた形状のインターディ
ジタル型電極構造を用い、一方のショットキー電極28
（＋）、他方のショットキー電極27（−）のバイアス電
圧を印加して、第２図（ｂ）に示すようなエネルギーバ
ンド状態で動作させる。
は、一般にいわゆる指を組み合せた形状のインターディ
ジタル型電極構造を用い、一方のショットキー電極28
（＋）、他方のショットキー電極27（−）のバイアス電
圧を印加して、第２図（ｂ）に示すようなエネルギーバ
ンド状態で動作させる。
GaAs層のショットキー電極では、ｎ型のショットキー
障壁φｎが約0.8V、ｐ型のショットキー障壁φｐが約0.
6Vと高いために、高にバイアス電圧下でもショットキー
電極からの電子、正孔の注入が無視できて、暗電流の小
さい低雑音検出器となる。
障壁φｎが約0.8V、ｐ型のショットキー障壁φｐが約0.
6Vと高いために、高にバイアス電圧下でもショットキー
電極からの電子、正孔の注入が無視できて、暗電流の小
さい低雑音検出器となる。
第２図に示した従来構造の唯一の難点は、GaAsのエネ
ルギーバンドギャップが大きいため、現在の光ファイバ
通信で通常用いられている波長1.3〜1.5μｍ帯に感度が
無いことである。
ルギーバンドギャップが大きいため、現在の光ファイバ
通信で通常用いられている波長1.3〜1.5μｍ帯に感度が
無いことである。
波長1.3〜1.5μｍ帯に感度を持たせるためには、GaAs
基板の代わりにInP基板を用い、その上に結晶成長させ
たInGaAs層を光検出部（光吸収層）とする構造が理想的
であるが、InGaAs層は、ｎ型ショットキー障壁φｎが約
0.3V、ｐ型のショットキー障壁φｐが約0.45Vしかな
く、このままではリーク電流が大き過ぎて、MSMホトダ
イオードも、MESFETも作製することは不可能である。
基板の代わりにInP基板を用い、その上に結晶成長させ
たInGaAs層を光検出部（光吸収層）とする構造が理想的
であるが、InGaAs層は、ｎ型ショットキー障壁φｎが約
0.3V、ｐ型のショットキー障壁φｐが約0.45Vしかな
く、このままではリーク電流が大き過ぎて、MSMホトダ
イオードも、MESFETも作製することは不可能である。
本発明の目的は、上記の問題点を解決し、長波長
（1.3〜1.5μｍ）用のpinFETであり、１回の結晶成長
で作製でき、MSMホトダイオードおよびMESFETの両者
共プレーナ構造であり、暗電流が小さく、（すなわ
ち、実効的なｎ型のショットキー障壁φeffが高く）、
光キャリアの応答性が高速である、受光用OEIC構造を
提供することにある。
（1.3〜1.5μｍ）用のpinFETであり、１回の結晶成長
で作製でき、MSMホトダイオードおよびMESFETの両者
共プレーナ構造であり、暗電流が小さく、（すなわ
ち、実効的なｎ型のショットキー障壁φeffが高く）、
光キャリアの応答性が高速である、受光用OEIC構造を
提供することにある。
半絶縁性InP基板上にアンドープInAlAsバッファ層、
ｎ型InGaAs層（不純物濃度0.5×1017〜３×1017c
m-3）、InAlAsキャップ層を次々に成長したダブルヘテ
ロ構造の成長を行なって、第３図（ａ）に示す構造を作
製した。本図は、本発明の基本構造を説明するための断
面図である。第３図（ｂ）は、第３図（ａ）のヘテロMS
Mホトダイオードの動作時のエネルギーバンド図であ
る。
ｎ型InGaAs層（不純物濃度0.5×1017〜３×1017c
m-3）、InAlAsキャップ層を次々に成長したダブルヘテ
ロ構造の成長を行なって、第３図（ａ）に示す構造を作
製した。本図は、本発明の基本構造を説明するための断
面図である。第３図（ｂ）は、第３図（ａ）のヘテロMS
Mホトダイオードの動作時のエネルギーバンド図であ
る。
31はヘテロMSMホトダイオード、32はヘテロMESFET、3
3は半絶縁性InP基板、41、41′はそれぞれアンドープIn
AlAsバッファ層、34はヘテロMSMホトダイオード31のｎ
型InGaAs光吸収層、34′はヘテロMESFET32のｎ型InGaAs
能動層、35、35′はそれぞれアンドープInAlAsキャップ
層、36はショットキー電極、36′はショットキーゲート
電極、37はショットキー36の（−）側電極、38はショッ
トキー電極36の（＋）側電極、39はソース・オーミック
電極、40はドレイン・オーミック電極である。
3は半絶縁性InP基板、41、41′はそれぞれアンドープIn
AlAsバッファ層、34はヘテロMSMホトダイオード31のｎ
型InGaAs光吸収層、34′はヘテロMESFET32のｎ型InGaAs
能動層、35、35′はそれぞれアンドープInAlAsキャップ
層、36はショットキー電極、36′はショットキーゲート
電極、37はショットキー36の（−）側電極、38はショッ
トキー電極36の（＋）側電極、39はソース・オーミック
電極、40はドレイン・オーミック電極である。
表面のアンドープInAlAsキャップ層35、35′は、ｎ型
のショットキー障壁φｎが約0.6V、ｐ型のショットキー
障壁φｐが約0.8VとInGaAsよりも十分高いために、比較
的良好なヘテロMESFETと、ヘテロMSMホトダイオードを
作製することができる。この場合のヘテロMSMホトダイ
オードの動作状態でのエネルギーバンド図を第３図
（ｂ）に示す。
のショットキー障壁φｎが約0.6V、ｐ型のショットキー
障壁φｐが約0.8VとInGaAsよりも十分高いために、比較
的良好なヘテロMESFETと、ヘテロMSMホトダイオードを
作製することができる。この場合のヘテロMSMホトダイ
オードの動作状態でのエネルギーバンド図を第３図
（ｂ）に示す。
図の両端のショットキー電極37、38からの電子および
正孔の注入を防ぐことにより、暗電流を防ぐことができ
る。しかし、数ギガビット／秒以上の高速の光パルスが
入射した場合、中央のInGaAs層34で発生した電子および
正孔は、InAlAs層とInGaAs層がつくる伝導帯の障壁ΔEc
が約0.5V、価電子帯の障壁ΔＥυが約0.2Vと大きいた
め、これらのヘテロ界面に蓄積されて、高速動作に支障
のあることがわかった。
正孔の注入を防ぐことにより、暗電流を防ぐことができ
る。しかし、数ギガビット／秒以上の高速の光パルスが
入射した場合、中央のInGaAs層34で発生した電子および
正孔は、InAlAs層とInGaAs層がつくる伝導帯の障壁ΔEc
が約0.5V、価電子帯の障壁ΔＥυが約0.2Vと大きいた
め、これらのヘテロ界面に蓄積されて、高速動作に支障
のあることがわかった。
この点を解決するためには、第４図に示すような非対
称ヘテロショットキー型構造にするのが理想的である。
図に示すように、ｎ型のショットキー障壁φｎ、ｐ型の
ショットキー障壁φｐは電子、正孔の注入を防ぐことが
できるくらい十分高く、かつ、伝導帯の障壁ΔEc、価電
子帯の障壁ΔＥυは十分低く、キャリアの蓄積が防止さ
れる。
称ヘテロショットキー型構造にするのが理想的である。
図に示すように、ｎ型のショットキー障壁φｎ、ｐ型の
ショットキー障壁φｐは電子、正孔の注入を防ぐことが
できるくらい十分高く、かつ、伝導帯の障壁ΔEc、価電
子帯の障壁ΔＥυは十分低く、キャリアの蓄積が防止さ
れる。
しかし、InP基板上に格子整合して成長される化合物
半導体において、このような理想的な組合せのものは存
在しない。そこで本発明では、例えば第５図に示すよう
に、（−）側のヘテロ障壁として（p+/i）型（上層／下
層）InAlAsキャップ層を用いて該キャップ層にショット
キー電極を付け、（＋）側には、この（p+/i）型InAlAs
層を選択エッチングにより除去したｎ型InGaAs層自体に
オーミック電極を付けた構造を用いることにより、上記
の問題点を解決した。
半導体において、このような理想的な組合せのものは存
在しない。そこで本発明では、例えば第５図に示すよう
に、（−）側のヘテロ障壁として（p+/i）型（上層／下
層）InAlAsキャップ層を用いて該キャップ層にショット
キー電極を付け、（＋）側には、この（p+/i）型InAlAs
層を選択エッチングにより除去したｎ型InGaAs層自体に
オーミック電極を付けた構造を用いることにより、上記
の問題点を解決した。
例えば、このような構造では、p+in型のヘテロエネル
ギーバンド構造となって、実効的なｎ型のショットキー
障壁の高さφeffは、InAlAsのエネルギーバンドギャッ
プとほぼ等しく1.4Vとなり、きわめて大きく、電子の注
入による暗電流を完全に防止できる。一方、InGaAs層へ
のｐ型のショットキー障壁φｐは、約0.45Vで、正孔の
注入による暗電流の防止に十分役立つ。このように、逆
耐圧が著しく増加して、高い電圧を印加できるようにな
ることから、光吸収により生じた正孔は、十分ホットな
キャリアに加速されてInAlAs/InGaAs界面にトラックさ
れることなく、きわめて速やかに（−）側電極に流れる
ことができるようになり、動作が高速でしかも高感度な
受光用OEICが実現できる。
ギーバンド構造となって、実効的なｎ型のショットキー
障壁の高さφeffは、InAlAsのエネルギーバンドギャッ
プとほぼ等しく1.4Vとなり、きわめて大きく、電子の注
入による暗電流を完全に防止できる。一方、InGaAs層へ
のｐ型のショットキー障壁φｐは、約0.45Vで、正孔の
注入による暗電流の防止に十分役立つ。このように、逆
耐圧が著しく増加して、高い電圧を印加できるようにな
ることから、光吸収により生じた正孔は、十分ホットな
キャリアに加速されてInAlAs/InGaAs界面にトラックさ
れることなく、きわめて速やかに（−）側電極に流れる
ことができるようになり、動作が高速でしかも高感度な
受光用OEICが実現できる。
すなわち、このような構造のOEICは、長波長（1.3
〜1.5μｍ）用のpinFETであり、１回の結晶成長で作
製でき、ヘテロMSMホトダイオードおよびヘテロMESFE
Tの両者共プレーナ構造であり、暗電流が小さく（す
なわち、実効的なｎ型のショットキー障壁φeffが高
く）、光キャリアの応答性が高速であるという本発明
の達成しようとする課題をすべて実現できる。
〜1.5μｍ）用のpinFETであり、１回の結晶成長で作
製でき、ヘテロMSMホトダイオードおよびヘテロMESFE
Tの両者共プレーナ構造であり、暗電流が小さく（す
なわち、実効的なｎ型のショットキー障壁φeffが高
く）、光キャリアの応答性が高速であるという本発明
の達成しようとする課題をすべて実現できる。
実施例 １ まず、第３図（ａ）を用いて、本発明の第１の実施例
について説明する。本実施例は、前に説明した第３図
（ａ）の構造を具体的に実現したもので、ヘテロMSMホ
トダイオードとヘテロMESFETを半絶縁性InP基板上にモ
ノリシックに集積した受光用OEICの例を示す。
について説明する。本実施例は、前に説明した第３図
（ａ）の構造を具体的に実現したもので、ヘテロMSMホ
トダイオードとヘテロMESFETを半絶縁性InP基板上にモ
ノリシックに集積した受光用OEICの例を示す。
符号を付した各部については、既に説明したので、製
造方法について述べる。
造方法について述べる。
まず、半絶縁性InP基板33上に、分子線エピタキシー
法を用いて、アンドープのInAlAs層（41、41′）を厚さ
0.3μｍ成長させ、その上にｎ型InGaAs層（34、34′）
（不純物濃度１×1016〜２×1017cm-3）を厚さ0.5〜0.1
μｍ成長させ、その上に（p+/i）型InAlAs層（35、3
5′）（p+層の不純物濃度５×1018cm-3、p+層の厚さ100
Å、ｉ層はアンドープで厚さ400Å）を厚さ50〜100nm成
長させた。成長温度はそれぞれ500〜550℃である。すな
わち、層（41、41′）、（34、34′）、（35、35′）を
１回のエピタキシャル結晶成長で形成した。
法を用いて、アンドープのInAlAs層（41、41′）を厚さ
0.3μｍ成長させ、その上にｎ型InGaAs層（34、34′）
（不純物濃度１×1016〜２×1017cm-3）を厚さ0.5〜0.1
μｍ成長させ、その上に（p+/i）型InAlAs層（35、3
5′）（p+層の不純物濃度５×1018cm-3、p+層の厚さ100
Å、ｉ層はアンドープで厚さ400Å）を厚さ50〜100nm成
長させた。成長温度はそれぞれ500〜550℃である。すな
わち、層（41、41′）、（34、34′）、（35、35′）を
１回のエピタキシャル結晶成長で形成した。
次に、メサエッチングによりヘテロMSMホトダイオー
ド31とヘテロMESFET32を素子分離した後、両者のショッ
トキー金属層（36、36′）（AlまたはTi/Au）を厚さ0.3
μｍ蒸着した。ヘテロMESFET32のゲート長は0.5〜１μ
ｍとし、ヘテロMSMホトダイオード31のショットキー電
極36は１μｍのライン アンド スペースで30μｍ角と
した。
ド31とヘテロMESFET32を素子分離した後、両者のショッ
トキー金属層（36、36′）（AlまたはTi/Au）を厚さ0.3
μｍ蒸着した。ヘテロMESFET32のゲート長は0.5〜１μ
ｍとし、ヘテロMSMホトダイオード31のショットキー電
極36は１μｍのライン アンド スペースで30μｍ角と
した。
次に、ヘテロMESFET32のソース・ドレインのオーミッ
ク電極（39、40）（AuGe/Ni/Au）を厚さ0.3μｍ蒸着し
た後、350℃で３分間熱処理して合金化した。次に、ヘ
テロMSMホトダイオード31とヘテロMESFET32全体のパッ
シベーション用にプラズマCVD法によりSiNX膜（図示せ
ず）を厚さ400nm堆積した後、相互配線を行なった。な
お、図示はしないが、受光用OEIC回路に必要な抵抗やレ
ベルシフトダイオードも、上記エピタキシャル成長層を
利用して作製した。
ク電極（39、40）（AuGe/Ni/Au）を厚さ0.3μｍ蒸着し
た後、350℃で３分間熱処理して合金化した。次に、ヘ
テロMSMホトダイオード31とヘテロMESFET32全体のパッ
シベーション用にプラズマCVD法によりSiNX膜（図示せ
ず）を厚さ400nm堆積した後、相互配線を行なった。な
お、図示はしないが、受光用OEIC回路に必要な抵抗やレ
ベルシフトダイオードも、上記エピタキシャル成長層を
利用して作製した。
回路に関しては、上記文献に示した従来例と同様の帰
還抵抗を用いたトランスインピーダンス型と、積分型の
ハイインピーダンス型を作製した。
還抵抗を用いたトランスインピーダンス型と、積分型の
ハイインピーダンス型を作製した。
次に、上記パッシベーション膜にコンタクトホールを
形成した後、配線金属層を蒸着して受光用OEICを完成し
た。
形成した後、配線金属層を蒸着して受光用OEICを完成し
た。
実施例 ２ 上記と同様の工程を用いて、第５図に示した非対称ヘ
テロショットキー電極構造の受光用OEICも作製した。第
１図は、本実施例の受光用OEICの断面模式図である。第
６図は、当該OEICのヘテロMESFETの断面模式図である。
テロショットキー電極構造の受光用OEICも作製した。第
１図は、本実施例の受光用OEICの断面模式図である。第
６図は、当該OEICのヘテロMESFETの断面模式図である。
１はヘテロMSMホトダイオード、２はヘテロMESFET、
３は半絶縁性InP基板、４、４′はそれぞれアンドープI
nAlAsバッファ層、５はヘテロMSMホトダイオード１のｎ
型InGaAs高吸収層、５′はヘテロMESFET2のｎ型InGaAs
能動層、６はヘテロMSMホトダイオード１のショットキ
ー電極、６′はヘテロMESFET2のショットキーゲート電
極、７はショットキー電極６の（−）側電極、８はショ
ットキー電極６の（＋）側電極、９はソース・オーミッ
ク電極、10はドレイン・オーミック電極、12、12′はｐ
型InAlAsキャップ層、11、11′はアンドープInAlAsキャ
ップ層、第６図において、13は空乏層である。
３は半絶縁性InP基板、４、４′はそれぞれアンドープI
nAlAsバッファ層、５はヘテロMSMホトダイオード１のｎ
型InGaAs高吸収層、５′はヘテロMESFET2のｎ型InGaAs
能動層、６はヘテロMSMホトダイオード１のショットキ
ー電極、６′はヘテロMESFET2のショットキーゲート電
極、７はショットキー電極６の（−）側電極、８はショ
ットキー電極６の（＋）側電極、９はソース・オーミッ
ク電極、10はドレイン・オーミック電極、12、12′はｐ
型InAlAsキャップ層、11、11′はアンドープInAlAsキャ
ップ層、第６図において、13は空乏層である。
本実施例でも、層（４、４′）、（５、５′）、（1
1、11′）、（12、12′）を１回のエピタキシャル結晶
成長で形成した。
1、11′）、（12、12′）を１回のエピタキシャル結晶
成長で形成した。
すなわち、本実施例では、ヘテロMSMホトダイオード
１の（−）側のショットキー電極７が、（p+/i）型InAl
Asキャップ層（12、11）上に設けられ、（＋）側のショ
ットキー電極８が、（p+/i）型InAlAs層12、11が選択除
去されたｎ型InGaAs光吸収層５上に設けられている。ま
た、ヘテロMESFET2のショットキーゲート電極６′も（p
+/i）型InAlAsキャップ層（12′、11′）上に設けられ
ている。
１の（−）側のショットキー電極７が、（p+/i）型InAl
Asキャップ層（12、11）上に設けられ、（＋）側のショ
ットキー電極８が、（p+/i）型InAlAs層12、11が選択除
去されたｎ型InGaAs光吸収層５上に設けられている。ま
た、ヘテロMESFET2のショットキーゲート電極６′も（p
+/i）型InAlAsキャップ層（12′、11′）上に設けられ
ている。
この構造を形成するには、ヘテロMSMホトダイオード
１の（＋）側のショットキー電極８を形成する前に、ホ
トレジスト膜をマスクとし、HF:過酸化水素：水＝1:1:1
0の液を用いて（p+/i）型InAlAsキャップ層12、11をｎ
型InGaAs光吸収層５から選択エッチングにより除去し
た。次に、（＋）側ショットキー電極８としてAl層を0.
3μｍ蒸着し、リフトオフを行なった。なお、（＋）側
の電極として、AuGe/Ni/Au系のオーミック電極を付けた
場合も比較したが、ヘテロMSMホトダイオードの高速応
答性は、ショットキー電極を付けた場合と同様であっ
た。
１の（＋）側のショットキー電極８を形成する前に、ホ
トレジスト膜をマスクとし、HF:過酸化水素：水＝1:1:1
0の液を用いて（p+/i）型InAlAsキャップ層12、11をｎ
型InGaAs光吸収層５から選択エッチングにより除去し
た。次に、（＋）側ショットキー電極８としてAl層を0.
3μｍ蒸着し、リフトオフを行なった。なお、（＋）側
の電極として、AuGe/Ni/Au系のオーミック電極を付けた
場合も比較したが、ヘテロMSMホトダイオードの高速応
答性は、ショットキー電極を付けた場合と同様であっ
た。
さらに、この他に、キャップ層を（i/p+/i）型InAlAs
層で形成し、（＋）側のショットキー電極を形成する前
に、ホトレジスト膜をマスクとし、HF:H2O2:H2O＝1:1:1
0のエッチング液でキャップ層の（i/p+/i）型InAlAs層
のうち、表面の（i/p+）部分を選択エッチングで除去し
た後、残ったｉ型InAlAs層の上に（＋）側のショットキ
ー電極をリフトオフ法で形成した構造でも、同様の高速
性が得られた。
層で形成し、（＋）側のショットキー電極を形成する前
に、ホトレジスト膜をマスクとし、HF:H2O2:H2O＝1:1:1
0のエッチング液でキャップ層の（i/p+/i）型InAlAs層
のうち、表面の（i/p+）部分を選択エッチングで除去し
た後、残ったｉ型InAlAs層の上に（＋）側のショットキ
ー電極をリフトオフ法で形成した構造でも、同様の高速
性が得られた。
本実施例の受光用OEICを、30GHzまでのマイクロ波IC
用に設計されたマウントに実装した後、30μｍ角のホト
ダイオード部に光ファイバからの光が照射されるように
アライメントして、光伝送実験を行なった。ディジタル
パルス通信でよく用いるNRZ信号でビットレート2.4Gb/s
ecのとき、ビットエラーレート10-9を与える−35dBmの
最小受信感度レベルが得られた。ビットレート10Gb/sec
では、最小受信感度レベル−28dBmが得られた。
用に設計されたマウントに実装した後、30μｍ角のホト
ダイオード部に光ファイバからの光が照射されるように
アライメントして、光伝送実験を行なった。ディジタル
パルス通信でよく用いるNRZ信号でビットレート2.4Gb/s
ecのとき、ビットエラーレート10-9を与える−35dBmの
最小受信感度レベルが得られた。ビットレート10Gb/sec
では、最小受信感度レベル−28dBmが得られた。
以上、述べてきたように、上記実施例の受光用OEIC
は、従来、InGaAs/InPのpinホトダイオードとGaAsICの
ハイブリッド構造の受光用OEICで得られているものと同
等以上の優れた性能が確認された。製造上の容易さの点
でも、従来のpinFETのモノリシック素子では、２回の結
晶成長で試作されてきたが、１回の成長で済み、量産性
に優れている。
は、従来、InGaAs/InPのpinホトダイオードとGaAsICの
ハイブリッド構造の受光用OEICで得られているものと同
等以上の優れた性能が確認された。製造上の容易さの点
でも、従来のpinFETのモノリシック素子では、２回の結
晶成長で試作されてきたが、１回の成長で済み、量産性
に優れている。
なお、上記実施例では、InAlAs/InGaAs/InAlAs/InP系
の成長構造を例に挙げて説明したが、バッファ層とし
て、InAlAs層の代わりに、InP層を用いても良い。ま
た、一般の化合物半導体において、第５図で説明したよ
うに、（p+/i/n）構造のヘテロショットキー構造をキャ
ップ層に用いる効果は著しい。さらに、InAlAs層のドー
ピングも、（i/p+/i）、（n-/p+/i）等、いろいろな変
種が考えられるが、実質的には、第５図のエネルギーバ
ンド構造となり、本発明に含まれる。
の成長構造を例に挙げて説明したが、バッファ層とし
て、InAlAs層の代わりに、InP層を用いても良い。ま
た、一般の化合物半導体において、第５図で説明したよ
うに、（p+/i/n）構造のヘテロショットキー構造をキャ
ップ層に用いる効果は著しい。さらに、InAlAs層のドー
ピングも、（i/p+/i）、（n-/p+/i）等、いろいろな変
種が考えられるが、実質的には、第５図のエネルギーバ
ンド構造となり、本発明に含まれる。
以上、詳細に説明したように、本発明によれば、長
波長（1.3〜1.5μｍ）用のpinFETであり、１回の結晶
成長で作製でき、量産性に優れ、ヘテロMSMホトダイ
オードおよびヘテロMESFETの両者共プレーナ構造であ
り、暗電流が小さく（すなわち、実効的なｎ型のショ
ットキー障壁のφn effが高く）、光キャリアの応答性
が高速である、受光覆用OEIC構造を提供することができ
る。
波長（1.3〜1.5μｍ）用のpinFETであり、１回の結晶
成長で作製でき、量産性に優れ、ヘテロMSMホトダイ
オードおよびヘテロMESFETの両者共プレーナ構造であ
り、暗電流が小さく（すなわち、実効的なｎ型のショ
ットキー障壁のφn effが高く）、光キャリアの応答性
が高速である、受光覆用OEIC構造を提供することができ
る。
第１図は、本発明の一実施例の受光用OEICの断面図、第
２図（ａ）は、従来の受光用OEICの断面図、第２図
（ｂ）は、第２図（ａ）のMSMホトダイオード動作地の
エネルギーバンド図、第３図（ａ）は、本発明の別の実
施例の受光用OEICの断面図、第３図（ｂ）は、第３図
（ａ）のヘテロMSMホトダイオード動作時のエネルギー
バンド図、第４図は、理想的な非対称ヘテロMSMホトダ
イオードの動作時のエネルギーバンド図、第５図は、第
１図のヘテロMSMホトダイオードの動作時のエネルギー
バンド図、第６図は、第１図の受光用OEICのヘテロMESF
ETの断面図である。 １……ヘテロMSMホトダイオード ２……ヘテロMESFET ３……半絶縁性InP基板 ４、４′……アンドープInAlAsバッファ層 ５……ｎ型InGaAs光吸収層層 ５′……ｎ型InGaAs能動層 ６……ショットキー電極 ６′……ショットキーゲート電極 ７……（−）側電極 ８……（＋）側電極 ９……ソース・オーミック電極 10……ドレイン・オーミック電極 12、12′……ｐ型InAlAsキャップ層 11、11′……アンドープInAlAsキャップ層 21……MSMホトダイオード 22……MESFET 23……半絶縁性GaAs基板 24……高抵抗GaAs光吸収層 24′……高抵抗GaAs能動層 25……ｎ型GaAs活性層 26……ショットキー電極 26′……ショットキーゲート電極 27……（−）側電極 28……（＋）側電極 29……ソース・オーミック電極 30……ドレイン・オーミック電極 31……ヘテロMSMホトダイオード 32……ヘテロMESFET 33……半絶縁性InP基板 41、41′……アンドープInAlAsバッファ層 34……ｎ型InGaAs光吸収層 34′……ｎ型InGaAs能動層 35、35′……アンドープInAlAsキャップ層 36……ショットキー電極 36′……ショットキーゲート電極 37……（−）側電極 38……（＋）側電極 39……ソース・オーミック電極 40……ドレイン・オーミック電極
２図（ａ）は、従来の受光用OEICの断面図、第２図
（ｂ）は、第２図（ａ）のMSMホトダイオード動作地の
エネルギーバンド図、第３図（ａ）は、本発明の別の実
施例の受光用OEICの断面図、第３図（ｂ）は、第３図
（ａ）のヘテロMSMホトダイオード動作時のエネルギー
バンド図、第４図は、理想的な非対称ヘテロMSMホトダ
イオードの動作時のエネルギーバンド図、第５図は、第
１図のヘテロMSMホトダイオードの動作時のエネルギー
バンド図、第６図は、第１図の受光用OEICのヘテロMESF
ETの断面図である。 １……ヘテロMSMホトダイオード ２……ヘテロMESFET ３……半絶縁性InP基板 ４、４′……アンドープInAlAsバッファ層 ５……ｎ型InGaAs光吸収層層 ５′……ｎ型InGaAs能動層 ６……ショットキー電極 ６′……ショットキーゲート電極 ７……（−）側電極 ８……（＋）側電極 ９……ソース・オーミック電極 10……ドレイン・オーミック電極 12、12′……ｐ型InAlAsキャップ層 11、11′……アンドープInAlAsキャップ層 21……MSMホトダイオード 22……MESFET 23……半絶縁性GaAs基板 24……高抵抗GaAs光吸収層 24′……高抵抗GaAs能動層 25……ｎ型GaAs活性層 26……ショットキー電極 26′……ショットキーゲート電極 27……（−）側電極 28……（＋）側電極 29……ソース・オーミック電極 30……ドレイン・オーミック電極 31……ヘテロMSMホトダイオード 32……ヘテロMESFET 33……半絶縁性InP基板 41、41′……アンドープInAlAsバッファ層 34……ｎ型InGaAs光吸収層 34′……ｎ型InGaAs能動層 35、35′……アンドープInAlAsキャップ層 36……ショットキー電極 36′……ショットキーゲート電極 37……（−）側電極 38……（＋）側電極 39……ソース・オーミック電極 40……ドレイン・オーミック電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福沢 董 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 三島 友義 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 内田 陽子 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭62−190779（ＪＰ，Ａ) 特開 昭59−92580（ＪＰ，Ａ) 特表 昭62−501883（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半絶縁性化合物半導体基板上に１回の結晶
成長で形成され、島状に分離された多層ヘテロエピタキ
シャル層内に、受光素子としてのヘテロショットキーホ
トダイオードと、能動素子としてのヘテロショットキー
ゲート電界効果トランジスタとがそれぞれ形成され、こ
れらの素子がモノリシック集積されて受光用OEICが構成
された半導体装置において、 上記半導体基板がInP基板からなり、 上記ホトダイオードの光吸収層および上記電界効果トラ
ンジスタの能動層が、ｎ型InGaAs層からなり、 上記ホトダイオードのヘテロキャップ層が、（p+/i）
型、（i/p+/i）型、（n-/p+/i）型InAlAs層からなり、 上記ホトダイオードの負側電極が、上記InAlAsキャップ
層上に形成されたショットキー電極からなり、 上記ホトダイオードの正側電極が、上記ｎ型InGaAs層上
に形成されたオーミック電極、または上記キャップ層の
上部を除去したｉ型InAlAs層上に形成されたショットキ
ー電極からなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63170958A JP2741763B2 (ja) | 1988-07-11 | 1988-07-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63170958A JP2741763B2 (ja) | 1988-07-11 | 1988-07-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0228383A JPH0228383A (ja) | 1990-01-30 |
| JP2741763B2 true JP2741763B2 (ja) | 1998-04-22 |
Family
ID=15914534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63170958A Expired - Lifetime JP2741763B2 (ja) | 1988-07-11 | 1988-07-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2741763B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10132583A1 (de) * | 2001-07-05 | 2003-01-23 | Siemens Ag | Rückseitenbestrahlbares MSM-Modul |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4771325A (en) * | 1985-02-11 | 1988-09-13 | American Telephone & Telegraph Co., At&T Bell Laboratories | Integrated photodetector-amplifier device |
| JPS62190779A (ja) * | 1986-02-18 | 1987-08-20 | Nippon Telegr & Teleph Corp <Ntt> | 集積形受光器 |
-
1988
- 1988-07-11 JP JP63170958A patent/JP2741763B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0228383A (ja) | 1990-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| US7829915B2 (en) | Avalanche photodiode | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| EP0452801B1 (en) | Semiconductor device having light receiving element and method of producing the same | |
| US6566724B1 (en) | Low dark current photodiode | |
| US6759694B1 (en) | Semiconductor phototransistor | |
| US5942771A (en) | Semiconductor photodetector | |
| US4608586A (en) | Back-illuminated photodiode with a wide bandgap cap layer | |
| Jang et al. | Long-wavelength In/sub 0.53/Ga/sub 0.47/As metamorphic pin photodiodes on GaAs substrates | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| US5391910A (en) | Light receiving device | |
| JP2741763B2 (ja) | 半導体装置 | |
| KR20000024447A (ko) | 애벌란치형 광검출기 및 제작 방법 | |
| KR100509355B1 (ko) | 포토 다이오드의 구조 및 제조 방법 | |
| JPS6244709B2 (ja) | ||
| Jang et al. | The impact of a large bandgap drift region in long-wavelength metamorphic photodiodes | |
| US6525348B1 (en) | Two terminal edge illuminated epilayer waveguide phototransistor | |
| JPH05343731A (ja) | 受光素子 | |
| JPH08316522A (ja) | Ｈｅｍｔ型光検出部を備えた光検出器 | |
| US4999695A (en) | MSM type semiconductor light responsive element | |
| Antreasyan et al. | Monolithically integrated InGaAs-pin InP-MISFET PINFET grown by chloride vapor phase epitaxy | |
| JP2813217B2 (ja) | 半導体装置 | |
| JPH0529642A (ja) | 半導体光検出素子 | |
| KR100444820B1 (ko) | 광검출기와 이종접합 바이폴라 트랜지스터가 집적된 장파장 반도체 광수신 칩 | |
| Jang et al. | Wavelength dependent characteristics of high-speed metamorphic photodiodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |