KR100212056B1 - P-i-n fet 제작 방법 - Google Patents

P-i-n fet 제작 방법 Download PDF

Info

Publication number
KR100212056B1
KR100212056B1 KR1019960006520A KR19960006520A KR100212056B1 KR 100212056 B1 KR100212056 B1 KR 100212056B1 KR 1019960006520 A KR1019960006520 A KR 1019960006520A KR 19960006520 A KR19960006520 A KR 19960006520A KR 100212056 B1 KR100212056 B1 KR 100212056B1
Authority
KR
South Korea
Prior art keywords
layer
light
electronic device
fet
inp
Prior art date
Application number
KR1019960006520A
Other languages
English (en)
Other versions
KR970067948A (ko
Inventor
김성준
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960006520A priority Critical patent/KR100212056B1/ko
Publication of KR970067948A publication Critical patent/KR970067948A/ko
Application granted granted Critical
Publication of KR100212056B1 publication Critical patent/KR100212056B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10337—Indium gallium arsenide [InGaAs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
p-i-n FET 제작방법
2. 발명이 해결하려고 하는 기술적 과제
본 발명의 과제는 수신단 제작시 수광소자와 전자소자를 단일칩을 집적하면서도 시스템의 성능향상, 생산원가의 절감, 신뢰성 증가 및 집적화에 따르는 기능성의 증가를 이루도록 하는 p-i-n FET제작방법을 제공하는데 있다.
3. 발명의 해결방법의 요지
본 발명에서는 p-i-n FET를 제작시, 반 절연성 InP기판 위에 한번의 에피성장을 통해 수광소자와 전자소자 구조를 형성시키는데, 이때 상기 수광소자와 상기 전자소자의 p층을 선택적 확산을 통해 형성시킨다.
4. 발명의 중요한 용도
빛을 전기로 바꾸어 주는 수광소자와 전기적 신호를 증폭하는 전자소자.

Description

p-i-n FET 제작 방법
제1도는 종래의 수신단 회로도.
제2도는 광수신소자와 트랜지스터가 단일 기판에 구성되어 있는 예를 보여주는 종래의 구조 단면도.
제3도는 본 발명의 p-i-n FET 구조를 나타낸 단면도.
제4(a)도 내지 제4(d)도는 제3도와 같은 p-i-n FET구조를 제작시 수광소자와 전자소자에 p층을 형성할 때까지의 과정을 보여주는 도면.
제5도는 본 발명의 다른 실시예는 p-i-n FET 구조를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
20 : 반절연설 InP기판 22 : 비도프된 버퍼 InP층
23 : 채널층 24 : 게이트층
25 : 흡수층 26 : 수광소자의 비도프된 InP층
본 발명은 광디바이스에 관한 것으로, 특히 관신호를 전기적 신호로 바꿔 주는 수신단 광전자 집적회로에 p-i-n FET를 제작하는 방법에 관한 것이다.
광섬유가 지니는 광대역 특성을 이용하려는 광통신 기술은 반도체 레이저와 저손실 광섬유의 실용화로 인하여 비약적으로 발전하여 많은 실용화가 이루어져 있으며 그 응용범위를 넓혀 가고 있다. 현재의 광통신시스템은, 신호의 처리는, 전기적으로 신호의 전달은 빛으로 이용하기 때문에 기본적로 광신호를 전기적 신호로 바꾸어 주는 수신단 및 그 반대로 전기적 신호를 광신호로 바꾸어 주는 전송단으로 구성된다.
상기한 수신단 및 전송단에는 전기를 빛으로 바꾸어 주는 발광소자, 빛을 전기로 바꾸어 주는 수광소자와, 및 이러한 광소자들을 구동하고 전기적 신호처리를 하기 위한 전자소자들이 필요하다. 현존하는 광통신 시스템은 이러한 광소자와 전자소자를 하이브리드(hybrid) 형태로 집적한 것이 대부분인데, 최근 광소자와 전자소자들을 하나의 기판위에 접접시키려는 광전자 집적회로에 대한 연구가 많이 진행되고 있다.
광전자 집적회로는 사용물질에 따라 크게 GaAs를 기초로 한 것과 InP를 기초로 한 것으로 나눌 수 있다. GaAs를 기초로 한 광전자집적회로는 주로 단파장(0.8 - 0.9) 영역의 빛을 이용하며 성숙된 GaAs기술을 이용하여 고속전자회로의 구현이 가능하고 근거리 광통신 혹은 자유공간을 통한 통신시스템에 이용될 것이다. 그리고, InP를 기초로 한 광전자 집적회로는 광섬유의 손실이 가장 작은 장파장(1.3 ~ 1.55)영역의 빛을 이용하는 장거리 광통신시스템에 사용될 것인데, 잠재적으로 우수한 전기적 특성을 활용하여 그 응용범위를 넓혀나갈 것으로 예측되고 있다.
광전자 집적회로는 또한 그 사용목적에 따라 전송단(transmitter) 광전자집적회로, 수신단(receiver) 광전자집적회로, 스위치(switch)등으로 구분되며, 이들은 각자 필요한 발광소자, 수광소자 및 전자소자들로 구성된다.
상기한 수신단 광전자집적회로는 기본적으로 빛을 전기로 바꾸어 주는 수광소자와 전기적 신호를 증폭하는 증폭기 회로로서 구성된다. 상기 수광소자로는 MSM, APD, P-I-N 수광다이오드, 포토컨덕터(Photoconductor)등이 이용될 수 있으며 사용되는 빛의 파장구간에서 InP기판에 격자정합된 InGaAs 물질이 사용된다.
상기한 수광소자 중에서 MSM은 금속과 반도체 사이의 쇼트키(Schottky) 장벽을 이용하여 공핍층을 형성하여 공핍층에서의광생성 전류를 이용하는 것으로서 같은 면적의 p-i-n 수광다이오드에 비하여 정전용량이 작고 공정이 간단하기 때문에 주로 쇼트키(Schottky) 장벽이 우수한 GaAs 물질에서 이용되며 장파장영역에서 사용되는 InGaAs 물질에서는 쇼트키(Schottky) 장벽이 좋지않기 때문에 아직까지 잘 사용되고 있지 않다.
또한 수광소자 중에서 APD의 경우는 광생성된 전류가 사태증폭(Avalanche multiplication)과정을 통하여 증폭되므로 이득을 가질 수 있지만 구조가 복잡하고 화합물 반도체를 사용한 구조에서는 잡음이 많은 단점이 있으며 또한 사태증폭 과정에 의한 시간지연 때문에 고속운용이 힘들다는 문제가 있다.
수광소자 중에서 포토 컨덕터(Photoconductor)의 경우는 광생성된 캐리어에 의한 저항의 변화를 이용하여 빛을 감지하는 것으로서 이득을 가지며 구조가 간단하다는 장점을 갖고 있지만 암전류가 커서 잡음특성이 문제가 된다.
한편 수광소자 중에서 p-i-n 수광다이오드는 역방향 전압을 가하여 형성된 공핍층에서의 광생성전류를 이용하는 것으로서 암전류가 작고 고속운용이 가능하며 구조가 비교적 간단하기 때문에 특히 장파장영역의 광전자 집적회로에 많이 이용되고 있다.
상기한 수신단은 빛을 수광하는 수광소자와 수신된 증폭하는 회로를 구성하는 트랜지스터로 이루어져 있다. InP계열의 트랜지스터는 JFET(Junction Field Effect Transistor), HBT(Heterojunction Bipolar Trasistor), HEMT(High Electron Mobility Transistor)등이 있다.
이중에 HBT, HEMT 등이 JFET에 비해 대역폭, 증폭도 등의 특성이 우수하지만 그 구조가 복잡하며, 또한 양질의 에피층이 필요하기 때문에 아직까지는 단일칩으로 상용화에 적당하지 않다. 반면에 JFET은 구조가 간단하며 특히 FLC(Fiber Loop Carrier)적용을 위한 155Mbps(Mega bit per second)의 비트율(bit rate)에 적합한 구조를 가지고 있으며, 상기한 비트율(bit rate)의 적용을 위해 구조가 복잡한 HBT 나 HEMT와 같은 전자소자의 사용없이 수광소자와의 연결공정이 용이하여 단일칩으로 상용화에 적당하다.
종래의 하이브리드(hybrid) 형태는 광수신소자와 증폭단을 구성하는 트랜지스터, 저항 등의 요소가 모두 개별적으로 제작된 후 PCB기판위에 집적된 하이브리드(hybrid)로 연결된 상태이다. 그러므로 제품화된 장파장용 광수신기는 모두 하이브리드(hybrid) 형태로 되어 있다. 그예로 현재 사용중인 미국 PCO사의 광수신기는 하이브리드(hybrid)형태로 수신소자와 트랜지스터가 모두 단일 소자로 되어 있으며 저항과 커패시터는 칩 저항과 칩 커패시터로 되어 있다. 수광소자는 p-i-n 트랜지스터는 GaAs MESFET으로 구성되어 있다. 상기한 수신기의 PCB기판을 나타낸 도면의 회로도는 제1도에 도시되어 있다.
제1도를 참조하면, 수신기는 모두 14개의 단자를 가지는데 Vcc 2개(1)(2), 출력단자 1개(3), p-i-n 바이어스 단자 1개(4), FET 바이어스 단자 2개(5)(6), 드레인 전류 모니터(drain current monitor) 단자1개(7), AGC(Automatic Gain Control) 단자 1개(8), 케이스 접지(Case ground) 단자 3개, 비연결 (Not connect) 단자 3개로 이루어지며, 하이임피던스 (High impedance) 형태의 수신단으로 구성되어 있으며 등화기(equlizer)는 없다. 증폭단은 부하로 저항을 사용하였고 구동 트랜지스터는 두 개가 FET(9)(10)로 케스케이트를 이루었다. 출력단은 소오스폴로우(source follower)로 이루어져 50Ω을 구동하도록 되어있다. 또한 증폭단에 흐르는 전류를 모니터링하여 자동이득조절(AGC)을 하는 외부회로에서 이득을 조정하도록 되어있다.
상기한 종래의 광수신기는 반도체로 만들어진 광수신소자와 트랜지스터는 본딩 와이어(bonding wire)로 연결되어 있고, 칩저항, 칩커패시터도 광수신소자, 트랜지스터와 다른 기판에 제작되어 납땜 증의 방법으로 붙여져 있다. 이와 같은 구조는 연결공정의 어려움, 패키징할때의 어려움, 면적의 증가 및 가격의 상승을 가져온다.
또한 광수신소자와 트랜지스터가 단일기판에 집적되어 있는 일예도 있다. 제2도는 광수신소자와 트랜지스터가 단일 기판에 구성되어 있는 경우를 설명하기 위한 개략도이다.
상기한 제2도에서와 같이 선택한 에피성장을 이용하여 p-i-n FET구조를 나타낸 단면도이다. 반절연성 InP기판(10)을 화학적 에칭을 통해 먼저 핏(pit)(12)을 형성하고 상기 핏(12) 위에 선택적인 에피성장을 통해 수광소자를 구성하는 n-InP(13), i-InGaAs(14), p-InP(15)를 순차적으로 성장시킨다. 다음 선택적 에칭을 이용하여 에칭을 한 다음 전자소자를 구성하기 위해 다시 선택적 에피성장으로 i-InGaAs(16), p-InP(17)을 성장시킨 다음 전기적 동작을 할 수 있도록 전극(18)(19)을 형성시켜 소자를 완성한다.
상기한 제2도의 구조는 두 번의 선택적 에피성장을 통해 소자를 제작하기 때문에 에피성장이 어려울 뿐만 아니라 p-InP층(15)(17)을 형성할 때 도판트(dopant)로 사용되는 소오스(source)로 Zn가 대표적으로 사용되는데, 상기 Zn의 확산계수가 비교적 커서 에피성장 중에도 각각(14)(16)층으로 확산되어 들어간다. 이런 문제들은 소자의 재현성 및 신뢰성에 크게 영향을 미친다.
따라서 본 발명의 목적은 수신단 제작시 수광소자와 전자소자를 단일칩으로 집적하면서 시스템의 성능향상, 생산원가의 절감, 신뢰성 증가 및 집적화에 따르는 기능성의 증가를 이루도록 하는 p-i-n FET 제작방법을 제공하는데 있다.
본 발명의 다른 목적은 수광소자와 전자소자의 p층을 형성하는 경우 나타나는 소자의 성능저하와 같은 문제점을 해결하는데 있다.
상기한 목적에 따라, 본 발명에서는 p-i-n FET를 제작시, 반 절연성 InP 기판위에 한번의 에피성장을 통해 수광소자와 전자소자 구조를 형성시키는 것을 특징으로 한다. 그리고, 상기 수광소자와 상기 전자소자의 p층을 선택적 확산을 통해 형성시키는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 도면들 중 동일한 부호 또는 동일한 부품은 가능한한 어느곳에든지 동일한 참조번호 내지 동일한 참조부호로 나타내고 있음을 유의하여야 한다.
제3도는 본 발명의 p-i-n FET제작을 위한 소자 구조도이다.
제3도에 도시된 소자구조는 반 절연성 InP기판(20)에 재성장을 이용하지 않고 모든 에피를 한 번에 MOCVD나 MBE로 성장시켜 화학적 에칭과 확산으로 각 소자를 구현할 수 있으며, 상기 기판(20)이 반절연성이므로 소자간의 격리가 잘 되어 대용량 IC(intergrated circuit)와 같은 집적회로에 적합한 특징으로 가지고 있다.
제3도와 같은 구조의 소자들을 제작하기 위해선, 먼저 반 절연성 InP기판(20) 위에 반 절연성을 만들기 위해 사용된 Fe와 같은 도판트가 전자소자의 채널층(23)으로 침투되는 것을 막아 주기 위한 비도프된 버퍼(undoped buffer) Inp층(22)을 0.3 ~0.5정도 성장시킨다. 그리고 상기 버퍼 InP층(22)위에 전자 소자(JFET)의 채널층(23)으로 사용되는 0.15의 n-InGaAs층을, 다시 상기 전자소자(JFET)의 게이트(gate)로 사용되는 0.3~0.4의 비도프된 (undoped) Inp층(이하 게이트층이라 칭함)(24), 수광소자(p-i-n)의 흡수층(25)으로 쓰이는 3의 i-InGaAs층, 그리고 상기 수광소자의 P형 옴(ohmic) 접촉을 위한 0.3 ~ 0.4정도의 비도프된(undoped) InP층(이하 수광소자의 비도프된 InP층이라 칭함)(26)을 순차적으로 MOCVD 나 MBE를 이용하여 한번에 성장시킨다.
상기한 수광소자의 비도프된(undoped) InP층(26)과 전자소자의 게이트층(24)은 선택적 확산을 통해 동시에 p층으로 만드는 특징을 가지고 있다. 상기 p층을 형성할 때 사용되는 확산원으로는 Cd3P2이나 Zn3P2이며, 본 발명에 따른 p층 형성 방법은 종래의 샘플에 의한 확산방법과 달리 열증착기를 이용하여 대면적인 샘플을 한꺼번에 확산할 수 있다는 특징이 있다. 이러한 특징은 상기한 종래의 기술에서와 같이 에피성장 중에 p형을 만드는 경우와 비교하여 원하는 부분만 p층을 형성시키는 장점이 있으며, 상기한 성장 중의 다른층으로의 확산을 방지하는 특징을 가지고 있다. 그리고 나서 p층으로 만들어진 수광소자의 비도프된 Inp층(26)과 전자소자의 게이트층(24) 위에 전기적 동작을 하기 위한 p형 금속(27) 및 n형 금속(28)을 증착하고 소자를 완성한다.
상기한 바와 같이 채널층(23)의 도핑농도는 JFET의 전류레벨과 기생저항에 영향을 미치므로 8 ×1016㎝-3으로 하였으며 두께는 FET의 출력단 저항, FET의 기생 저항 Rs, Rd등에 큰 영향을 미치므로 0.15로 하였다.
비도프된(undoped) InP층 즉, FET의 게이트층(24)에는 Cd이나 Zn를 확산시켜서 p+형이 되도록 한다. 이렇게 하여 n형 채널과 pn접합을 이루어지게 되며, 이것은 FET에 흐르는 전류를 조절한다. 흡수층(25)은 빛을 흡수하는 p-i-n의 p층으로 Cd 나 Zn를 확산시켜 p-i-n 의 p층을 이루도록 한다.
상기한 전자소자의 게이트층(24)과 수광소자의 p층(26)의 형성은 Cd이나 Zn를 통해 동시에 선택적 확산이 이루어지는 특징을 가지고 있으며, 종래의 성장중에 p층을 곧바로 형성할 때 나타나는 다른 층으로의 확산으로 인한 소자이 성능저하 및 소자의 재현성과 같은 문제점들을 해결할 수 있는 특징을 가지고 있다. 아울러 n-InGaAs 채널층(23)은 전자소자의 n형 금속(28)과 동시에 상기 채널층(23) 위에 수광소자의 n형 금속(28)으로 사용하여 전자소자의 n형 금속과 수광소자의 n형 금속으로 공유할 수 있는 특징을 가지고 있다.
상기한 p층을 형성하는 방법은, 반 절연성 InP기판(20) 상에 에피성장을 통하여 제4(a)도에 도시한 바와 같은 반도체 충돌(22)~(26)을 형성시키고, 포토리소 그래피 공정을 통해 제4(b)도와 같이 포토레지스터(photoresist)PR를 형성시킨다. 그후 선택적 에칭을 하여 제4(c)도와 같이 만들고, 그후 수광소자의 비도프된 InP(26)와 전자소자의 게이트층(24) 즉, 비된 InP층의 일정 영역에 포토리소그래피 공정을 이용, 선택적 확산을 통해 p층(32)을 형성한다.
[본 발명의 다른 실시예]
제5도는 본 발명의 다른 실시예인 p-i-n FET구조를 나타낸 단면도이다. 먼저 n-InP기판(42) 위헤 흡수층 i-InGaAs(44), p-InP(46), n-InGaAs채널층(48), 기르고 전자소자의 게이트에 해당하는 비도프된 InP층(50)을 순차적으로 MOCVD 나 MBE를 이용하여 성장시킨 후 전극(52)(54)(56)을 형성시켜 소자를 완성한다. 제5도도 제3도와 마찬가지로 한번에 에피층을 형성하고 또한 P-InP(46)이 p-i-n 수광소자의 p층이 되는 동시에 전자소자의 게이트(50)와 전자소자의 채널층(48) 아래에 있으므로 pnp구조가 되어 자동적으로 전류를 차단하는 차단층으로 작용하는 장점이 있으며 구조가 비교적 간단하고 제작하기가 쉬운 장점이 있다. 상기한 전자소자의 게이트(50)는 Cd이나 Zn를 확산시켜 p형을 형성한다.
상술한 바와 같이 본 발명은 하이브리드(hybrid) 형태의 방법에 의한 집적화에 기인하여 생기는 연결공정 및 패키징할때의 어려움, 면적의 증가 및 가격의 상승, 기능성 등의 문제점 등을 단일 칩으로 집적화 함으로써 시스템의 성능향상, 생산원가의 절감, 신뢰성 증감 및 집적화에 따르는 기능성의 증가를 이룰 수 있다.
또한 제3도에 도시한 바와 같이 p층의 형성은 전자소자의 게이트(24)와 수광소자의 p층(26)을 확산을 통해 동시에 이루어지는 특징을 가지고 있으며, 성장시 p층을 곧바로 형설할 때 나타나는 문제점 등을 해결할 수 있다. 즉 에피에 의해 p층을 형성한 경우에 통상 p층 도판트로 쓰이는 Zn의 경우 확산속도가 비교적 빨라 성장 중에도 다른 층으로 확산될 수 있다. 그러므로 이러한 방법은 상기한 확산방법에 의한 p층 형성보다 소자의 재현성이나 신뢰성에 상당한 문제점들을 가지고 있다. 본 발명에서는 먼저 도판트가 첨가되지 않은 층(24)(26)을 형성한 후 확산공정을 통해 p층을 형성시킴으로 이러한 문제점들을 일시에 해결하였다.

Claims (5)

  1. 광신호를 전기적 신호로 바꿔주는 광디바이스 수신단에서 p-i-n FET를 제작하는 방법에 있어서, 반 절연성 InP기판 상에 한 번의 에피성장을 통하여 비도프된 버퍼 InP층, 상기 전자소자의 채널층으로 사용되는 n-InGaAs층, 상기 전자소자의 게이트로 사용되는 비도프된 InP층, 상기 수광소자의 흡수층으로 사용되는 i-InGaAs층, 상기 수광소자의 옴 접촉을 위한 비도프된 InP층을 차례로 형성시 과정과, 포토리소그래피 공정을 통해 수광소자 형성 부분에 포토레지스트를 형성시킨후 선택적 에칭을 수행하는 과정과, 상기 수광소자의 비도프된 InP층과 상기 전자소자의 게이트로 사용된 비도프된 InP층의 일정 영역에 포토리소그래피 공정을 이용, 선택적 확산을 통해 p층을 형성하는 과정으로 이루어짐을 특징으로 하는 p-i-n FET제작방법.
  2. 제1항에 있어서, 상기 수광소자와 상기 전자소자의 p층을 선택적 확산을 동시에 형성시키는 것을 특징으로 하는 p-i-n FET제작방법.
  3. 제2항에 있어서, 상기 p층을 확산시키는 방법은, 열증착기를 이용해서 확산원을 증착시키는 것을 특징으로 하는 p-i-n FET제작방법.
  4. 제2항에 있어서, 상기 전자소자가 기생저항 Rs, Rd등에 영향을 주지않는 정도의 0.15의 채널층을 가지는 것을 특징으로 하는 p-i-n FET제작방법.
  5. 제4항에 있어서, 상기 전자소자의 채널층의 도핑농도는 전류레벨과 기생저항에 영향을 미치지 않는 8 ×1016㎝-3으로 하는 것을 특징으로 하는 p-i-n FET 제작방법.
KR1019960006520A 1996-03-12 1996-03-12 P-i-n fet 제작 방법 KR100212056B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960006520A KR100212056B1 (ko) 1996-03-12 1996-03-12 P-i-n fet 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960006520A KR100212056B1 (ko) 1996-03-12 1996-03-12 P-i-n fet 제작 방법

Publications (2)

Publication Number Publication Date
KR970067948A KR970067948A (ko) 1997-10-13
KR100212056B1 true KR100212056B1 (ko) 1999-08-02

Family

ID=19452893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006520A KR100212056B1 (ko) 1996-03-12 1996-03-12 P-i-n fet 제작 방법

Country Status (1)

Country Link
KR (1) KR100212056B1 (ko)

Also Published As

Publication number Publication date
KR970067948A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
Campbell et al. InP/InGaAs heterojunction phototransistors
US6384462B1 (en) Planar hetero-interface photodetector
Kasahara et al. Monolithically integrated In 0.53 Ga 0.47 As-PIN/InP-MISFET photoreceiver
US5185272A (en) Method of producing semiconductor device having light receiving element with capacitance
EP0452801B1 (en) Semiconductor device having light receiving element and method of producing the same
Kim et al. Monolithic integration of InGaAs pin photodetector with full ion-implanted InP JFET amplifier
Yano et al. Low-noise current optoelectronic integrated receiver with internal equalizer for gigabit-per-second long-wavelength optical communications
WO2016168808A1 (en) Decoupled absorption/gain region bipolar phototransistor
KR100212056B1 (ko) P-i-n fet 제작 방법
Bach et al. Ultrafast monolithically integrated InP-based photoreceiver: OEIC-design, fabrication, and system application
Renaud et al. GaInAs monolithic photoreceiver integrating pin/JFET with diffused junctions and a resistor
US6525348B1 (en) Two terminal edge illuminated epilayer waveguide phototransistor
Scavennec et al. High-gain low-noise GaAlAs-GaAs phototransistors
Antreasyan et al. Monolithically integrated InGaAs-pin InP-MISFET PINFET grown by chloride vapor phase epitaxy
Lo et al. A monolithically integrated In/sub 0.53/Ga/sub 0.47/As optical receiver with voltage-tunable transimpedance
EP0286348A2 (en) Vertically integrated photodetector-amplifier
US6624449B1 (en) Three terminal edge illuminated epilayer waveguide phototransistor
US6541803B1 (en) High-speed high electron mobility transistor photodetector using low temperature gallium arsenide
KR920002092B1 (ko) 매립형 쇼트키 전극을 이용한 고속 수광소자
US7259444B1 (en) Optoelectronic device with patterned ion implant subcollector
Romer et al. 700 Mb/s monolithically integrated four-channel receiver array OEIC using ion-implanted InGaAs JFET technology
Blaser et al. High performance monolithically integrated InP photoreceivers
JP2741763B2 (ja) 半導体装置
Albrecht et al. Monolithically integrated InAlAs/InGaAs/InP: Fe photodiode junction field-effect transistor structure grown by MOVPE
JPS63181371A (ja) 光電子集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080404

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee