JPS63233563A - 光電子集積回路 - Google Patents
光電子集積回路Info
- Publication number
- JPS63233563A JPS63233563A JP62069408A JP6940887A JPS63233563A JP S63233563 A JPS63233563 A JP S63233563A JP 62069408 A JP62069408 A JP 62069408A JP 6940887 A JP6940887 A JP 6940887A JP S63233563 A JPS63233563 A JP S63233563A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- light
- emitter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000031700 light absorption Effects 0.000 claims description 22
- 230000003287 optical effect Effects 0.000 claims description 20
- 230000005693 optoelectronics Effects 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 14
- 125000005842 heteroatom Chemical group 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 3
- 238000010521 absorption reaction Methods 0.000 claims 2
- 230000005684 electric field Effects 0.000 abstract description 3
- 230000000644 propagated effect Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 4
- 238000005253 cladding Methods 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 206010008631 Cholera Diseases 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Optical Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば光通信に使用する先導波路と受光素
子および光信号電流を増幅するトランジスタを同一基板
上に集積した光電子集積回路に関するものである。
子および光信号電流を増幅するトランジスタを同一基板
上に集積した光電子集積回路に関するものである。
（従来の技術）
第４図は、例えばに、ＫＡＳＡＨＡＲＡｅｔａｌ、、
Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ Ｖｏｌ、１
９．Ｎｏ、２２ ｐ９０５〜９０６に示された従来の光
電子集積回路の構造を示す側断面図である。
Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ Ｖｏｌ、１
９．Ｎｏ、２２ ｐ９０５〜９０６に示された従来の光
電子集積回路の構造を示す側断面図である。
この図において、２１は段差を設けた半絶縁性ＩｎＰか
らなる基板、２２はｎ”−１ｎＰからなるコンタクト層
、２３はｎ−−Ｉ ｎＧａＡｓＰからなる光吸収層、２
４はｐ−１ｎＰからなる窓層、２５はｐ−ＩｎＧａＡｓ
Ｐからなるコンタクト層で、これらの各層は基板２１上
に順次液相エピタキシャル成長を行うことにより形成さ
れている。２６は前記窓層２４の一部にＺｎ拡散された
ｐ′″領域、２７はＳ ｉ Ｏ２からなる絶縁層で、電
界効果型トランジスタ（以下ＦＥＴと略す）を構成する
ために、コンタクト層２２の一部を開口した部分に形成
されている。２８はＡｕＧｅＮｉ／Ａｕからなるソース
・ドレイン電極、３０はＡｕＺ ｎ ／ Ａ ｕからな
るアノード電極、３１は前記ゲート電極２８と接続され
たＡｆｌからなるカソード電極、３２は信号光である。
らなる基板、２２はｎ”−１ｎＰからなるコンタクト層
、２３はｎ−−Ｉ ｎＧａＡｓＰからなる光吸収層、２
４はｐ−１ｎＰからなる窓層、２５はｐ−ＩｎＧａＡｓ
Ｐからなるコンタクト層で、これらの各層は基板２１上
に順次液相エピタキシャル成長を行うことにより形成さ
れている。２６は前記窓層２４の一部にＺｎ拡散された
ｐ′″領域、２７はＳ ｉ Ｏ２からなる絶縁層で、電
界効果型トランジスタ（以下ＦＥＴと略す）を構成する
ために、コンタクト層２２の一部を開口した部分に形成
されている。２８はＡｕＧｅＮｉ／Ａｕからなるソース
・ドレイン電極、３０はＡｕＺ ｎ ／ Ａ ｕからな
るアノード電極、３１は前記ゲート電極２８と接続され
たＡｆｌからなるカソード電極、３２は信号光である。
次に、その動作について説明する。
ｐｉｎフォトダイオード構造の受光素子部は、アノード
電極３０とカソード電極３１の間で逆バイアスされるこ
とにより、光吸収層２３中に空乏層が拡がる。この空乏
層内で信号光３２が吸収されて電子と正孔が生成され、
生成された電子と正孔は空乏層内の電界で分離、ドリフ
トされて光電流として外部に取り出される。この電流に
よって発生した電圧（フォトダイオードはアースとの間
に抵抗器が接続されているため）は、ＦＥＴのゲート電
極２日に印加され、ソース・ドレイン電極２９間で増幅
された信号電流として取り出される。
電極３０とカソード電極３１の間で逆バイアスされるこ
とにより、光吸収層２３中に空乏層が拡がる。この空乏
層内で信号光３２が吸収されて電子と正孔が生成され、
生成された電子と正孔は空乏層内の電界で分離、ドリフ
トされて光電流として外部に取り出される。この電流に
よって発生した電圧（フォトダイオードはアースとの間
に抵抗器が接続されているため）は、ＦＥＴのゲート電
極２日に印加され、ソース・ドレイン電極２９間で増幅
された信号電流として取り出される。
このような光受信系における前置増幅器としてのＦＥＴ
は、光信号電流を熱雑音に影響されないレベルまで増幅
する機能を持っており、受信信号のＳＮＲ（信号対雑音
比）を決定している。
は、光信号電流を熱雑音に影響されないレベルまで増幅
する機能を持っており、受信信号のＳＮＲ（信号対雑音
比）を決定している。
信号光の変調度を１００％とした場合、最小受信光強度
Ｐ ｗｉｎは次式で与えられることが知られている。
Ｐ ｗｉｎは次式で与えられることが知られている。
ただし、ｈニブラン、り定数、シ：光の振動数。
ｋ：ボルツマン定数、Ｔ：絶対温度、η：受光素子の量
子効率、ｑ：電子の電荷＋ Ｆ ｔ ’増幅器の雑音指
数、Ｂ：帯域＊ ＲＬ ：負荷抵抗値、（Ｓ／Ｎ）：所
望の信号対雑音比である。
子効率、ｑ：電子の電荷＋ Ｆ ｔ ’増幅器の雑音指
数、Ｂ：帯域＊ ＲＬ ：負荷抵抗値、（Ｓ／Ｎ）：所
望の信号対雑音比である。
入力信号の検出限界は負荷抵抗値ＲＬを大きくする程下
げることができる。したがって、入力インピーダンスの
高いＦＥＴを前置増幅器に使用すると受信感度を上げる
うえで有利である。
げることができる。したがって、入力インピーダンスの
高いＦＥＴを前置増幅器に使用すると受信感度を上げる
うえで有利である。
また、このように受光素子と前置増幅器を同一基板上に
形成することは、個別の素子で回路を組む場合に比べて
配線等に伴う容量を低減させることができ、受信系の帯
域を改善することができる。さらに、配線の減少により
コストの低減、信頼性の向上、小形化にも寄与する。
形成することは、個別の素子で回路を組む場合に比べて
配線等に伴う容量を低減させることができ、受信系の帯
域を改善することができる。さらに、配線の減少により
コストの低減、信頼性の向上、小形化にも寄与する。
上記のような従来の光電子集積回路は、受信感度を上げ
るために用いる前置増幅器としてのＦＥＴの人力インピ
ーダンスが大きいので、受光素子の容量とＦＥＴの入力
インピーダンスに基づく波形ひずみが高速応答の場合に
は無視できなくなる。このため数百Ｍ ｂ、／ ｓ以上
の伝送速度では低入力インピーダンスの前置増幅器を用
いる必要があり、また、ＭＩＳ型（Ｍｅｔａｌ Ｉｎ５
ｕｌａｔｏｒ Ｓｅｍ１−ｃｎｄｕｃｔｏｒ） Ｆ Ｅ
Ｔは、絶縁膜と半導体の界面が不安定で、時間に対し
て電流ドリフトが生じるなどの問題点があった。
るために用いる前置増幅器としてのＦＥＴの人力インピ
ーダンスが大きいので、受光素子の容量とＦＥＴの入力
インピーダンスに基づく波形ひずみが高速応答の場合に
は無視できなくなる。このため数百Ｍ ｂ、／ ｓ以上
の伝送速度では低入力インピーダンスの前置増幅器を用
いる必要があり、また、ＭＩＳ型（Ｍｅｔａｌ Ｉｎ５
ｕｌａｔｏｒ Ｓｅｍ１−ｃｎｄｕｃｔｏｒ） Ｆ Ｅ
Ｔは、絶縁膜と半導体の界面が不安定で、時間に対し
て電流ドリフトが生じるなどの問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、数百Ｍ ｂ ／ ｓ以上の高速の信号伝送に対し
て電流ドリフトを生じることなく安定した状態を保って
使用でき、かつ光ファイバとの結合が容易な光電子集積
回路を得ることを目的とする。
ので、数百Ｍ ｂ ／ ｓ以上の高速の信号伝送に対し
て電流ドリフトを生じることなく安定した状態を保って
使用でき、かつ光ファイバとの結合が容易な光電子集積
回路を得ることを目的とする。
この発明に係る光電子集積回路は、ベース層と、このベ
ース層とそれぞれ接合し、少なくともその一方の禁制帯
幅がベース層の禁制帯幅よりも大きいエミッタ層および
コレクタ層とから構成される前置増幅器としてのヘテロ
・バイポーラ・トランジスタと、このヘテロ・バイポー
ラ・トランジスタと同一チップ上に形成され、アノード
層とカソード層間にその禁制帯幅がベース層と同じかそ
れよりも小さい光吸収層を備えるとともに、アノード層
またはカソード層がベース層と共通に構成された受光素
子と、この受光素子と同一チップ上に形成され、光吸収
層まで光を導波するその禁制帯幅が光吸収層より大きい
光導波路層とから構成したものである。
ース層とそれぞれ接合し、少なくともその一方の禁制帯
幅がベース層の禁制帯幅よりも大きいエミッタ層および
コレクタ層とから構成される前置増幅器としてのヘテロ
・バイポーラ・トランジスタと、このヘテロ・バイポー
ラ・トランジスタと同一チップ上に形成され、アノード
層とカソード層間にその禁制帯幅がベース層と同じかそ
れよりも小さい光吸収層を備えるとともに、アノード層
またはカソード層がベース層と共通に構成された受光素
子と、この受光素子と同一チップ上に形成され、光吸収
層まで光を導波するその禁制帯幅が光吸収層より大きい
光導波路層とから構成したものである。
この発明においては、光導波路層に入射された信号光が
、光導波路層内を受光素子内の光吸収層まで導波されて
電流に変換され、この受光素子によフて変換された電流
はヘテロ・バイポーラ・トランジスタのベースに供給さ
れて増幅されたのち、信号電流として取り出される。
、光導波路層内を受光素子内の光吸収層まで導波されて
電流に変換され、この受光素子によフて変換された電流
はヘテロ・バイポーラ・トランジスタのベースに供給さ
れて増幅されたのち、信号電流として取り出される。
（実施例〕
第１図はこの発明の光電子集積回路の一実施例の構造を
示す側断面図である。
示す側断面図である。
この図において、１は半絶縁性ＩｎＰからなる基板、２
はｎ−ＩｎＰからなるエミッタ（コレクタ）層、３はｐ
”−ＩｎＧａＡｓからなるベース・アノード層、４はｎ
−−Ｉ ｎＧａＡｓからなる光吸収層で、これらの各層
は基板１上にエピタキシャル成長を行うことにより形成
されてりする。５はＩ ｎＧａＡｓＰからなる光導波路
層で、光吸収層４の一部とベース・アノード層３の一部
をエツチングで除去した後、エミッタ（コレクタ）層２
上にエピタキシャル成長を行うことにより形成されてい
る。６は前記ベース・アノード層３上にエピタキシャル
成長を行うことにより形成されたｎ−ＩｎＰからなるコ
レクタ（エミッタ）層、７はクラッド層およびカソード
層としてのｎ−ＩｎＰ層で、光吸収層４上および光導波
路層５上にエピタキシャル成長を行うことにより形成さ
れている。８はｐ９領域で、受光素子部の基板１側から
ベース・アノード層３を通して、光吸収層４の一部にま
で熱拡散を行うことによりて形成されている。９はエミ
ッタ（コレクタ）電極、１０はベース・アノード電極、
１１はコレクタ（エミッタ）電極、１２はカソード電極
、１３は信号光である。
はｎ−ＩｎＰからなるエミッタ（コレクタ）層、３はｐ
”−ＩｎＧａＡｓからなるベース・アノード層、４はｎ
−−Ｉ ｎＧａＡｓからなる光吸収層で、これらの各層
は基板１上にエピタキシャル成長を行うことにより形成
されてりする。５はＩ ｎＧａＡｓＰからなる光導波路
層で、光吸収層４の一部とベース・アノード層３の一部
をエツチングで除去した後、エミッタ（コレクタ）層２
上にエピタキシャル成長を行うことにより形成されてい
る。６は前記ベース・アノード層３上にエピタキシャル
成長を行うことにより形成されたｎ−ＩｎＰからなるコ
レクタ（エミッタ）層、７はクラッド層およびカソード
層としてのｎ−ＩｎＰ層で、光吸収層４上および光導波
路層５上にエピタキシャル成長を行うことにより形成さ
れている。８はｐ９領域で、受光素子部の基板１側から
ベース・アノード層３を通して、光吸収層４の一部にま
で熱拡散を行うことによりて形成されている。９はエミ
ッタ（コレクタ）電極、１０はベース・アノード電極、
１１はコレクタ（エミッタ）電極、１２はカソード電極
、１３は信号光である。
次に、その動作について説明する。
受光素子部のｐｉｎフォトダイオードの動作は従来のも
のと同様であり、逆バイアスされることによって、空乏
層は光吸収層４中に拡がり、エミッタ（コレクタ）層２
およびｎ−ＩｎＰ層７のクラッド層としての領域にはさ
まれた光導波路層５に入射された信号光１３は、この光
導波路層５中を光吸収層４に向って伝搬され、光吸収層
４の空乏層中で吸収されて、電子と正孔を生成する。生
成された電子と正孔は電界により、ｐｉｎ接合に対して
逆方向の電流となって流れる。この電流はベース・アノ
ード層３の受光素子部の領域から前置増幅器としてのヘ
テロ・バイポーラ・トランジスタのベースとなる同じベ
ース・アノード層３の領域に供給され、増幅された信号
電流としてエミッタ（コレクタ）電極９とコレクタ（エ
ミッタ）電極１１より取り出される。
のと同様であり、逆バイアスされることによって、空乏
層は光吸収層４中に拡がり、エミッタ（コレクタ）層２
およびｎ−ＩｎＰ層７のクラッド層としての領域にはさ
まれた光導波路層５に入射された信号光１３は、この光
導波路層５中を光吸収層４に向って伝搬され、光吸収層
４の空乏層中で吸収されて、電子と正孔を生成する。生
成された電子と正孔は電界により、ｐｉｎ接合に対して
逆方向の電流となって流れる。この電流はベース・アノ
ード層３の受光素子部の領域から前置増幅器としてのヘ
テロ・バイポーラ・トランジスタのベースとなる同じベ
ース・アノード層３の領域に供給され、増幅された信号
電流としてエミッタ（コレクタ）電極９とコレクタ（エ
ミッタ）電極１１より取り出される。
ヘテロ・バイポーラ・トランジスタでは、エミッタ層を
形成する半導体層の禁制帯幅をベース層のそれよりも大
きく取ることにより、ベースからエミッタへの少数キャ
リアの逆注入を抑え、エミッタ注入効率、すなわち電流
利得を高くすることができる。このため、ベース層のド
ーピングを上げて、ベース抵抗値を下げることができ、
また、エミッタ層またはコレクタ層のドーピングを下げ
ることによってエミッタ・ベース接合容量およびコレラ
・ベース接合容量等を下げることができる。
形成する半導体層の禁制帯幅をベース層のそれよりも大
きく取ることにより、ベースからエミッタへの少数キャ
リアの逆注入を抑え、エミッタ注入効率、すなわち電流
利得を高くすることができる。このため、ベース層のド
ーピングを上げて、ベース抵抗値を下げることができ、
また、エミッタ層またはコレクタ層のドーピングを下げ
ることによってエミッタ・ベース接合容量およびコレラ
・ベース接合容量等を下げることができる。
したがって、この発明の光電子集積回路は、前置増幅器
としてヘテロ゛・バイポーラ・トランジスタを用いたの
で、ベース抵抗値が低くなるうえ、エミッタ・ベース接
合容量およびコレクタ・ベース接合容量が小さくなるた
め、高速動作が可能になる。また、ヘテロ・バイポーラ
・トランジスタの入力インピーダンスがＦＥＴのそれに
比べて小さいことによっても高速動作が可能になるほか
、ＭＩＳ型ＦＥＴと違って絶縁膜と半導体間の界面順位
が存在しないため、時間に対する電流ドリフトが生じず
、安定した動作を得ることができる。
としてヘテロ゛・バイポーラ・トランジスタを用いたの
で、ベース抵抗値が低くなるうえ、エミッタ・ベース接
合容量およびコレクタ・ベース接合容量が小さくなるた
め、高速動作が可能になる。また、ヘテロ・バイポーラ
・トランジスタの入力インピーダンスがＦＥＴのそれに
比べて小さいことによっても高速動作が可能になるほか
、ＭＩＳ型ＦＥＴと違って絶縁膜と半導体間の界面順位
が存在しないため、時間に対する電流ドリフトが生じず
、安定した動作を得ることができる。
また、ｐｉｎフォトダイオードのアノード層とヘテロ・
バイポーラ・トランジスタのベース層とを共通に形成し
たことにより、ｐｉｎフォ、トダイオードとヘテロ・バ
イポーラ・トランジスタ間の配線を省略でき、不用な容
量やインダクタンスが低減されることによっても高速化
に有利となっている。
バイポーラ・トランジスタのベース層とを共通に形成し
たことにより、ｐｉｎフォ、トダイオードとヘテロ・バ
イポーラ・トランジスタ間の配線を省略でき、不用な容
量やインダクタンスが低減されることによっても高速化
に有利となっている。
さらに、この発明の光電子集積回路は受光素子部の光吸
収層４まで信号光を導波するための光導波路層５を備え
ているため、効率良く信号光１３を受光素子部の光吸収
層４に供給することができ、光ファイバとの接続も容易
であるうえ、光分波器、光スィッチ等を先導波路部に形
成することによって高機能化を図ることができる。
収層４まで信号光を導波するための光導波路層５を備え
ているため、効率良く信号光１３を受光素子部の光吸収
層４に供給することができ、光ファイバとの接続も容易
であるうえ、光分波器、光スィッチ等を先導波路部に形
成することによって高機能化を図ることができる。
すなわち、このように、高速応答可能なヘテロ・バイポ
ーラ・トランジスタと光導波路層を有するｐｉｎフォト
ダイオードを同一基板上に集積化することにより高速型
の光電子集積回路を構成することができる。
ーラ・トランジスタと光導波路層を有するｐｉｎフォト
ダイオードを同一基板上に集積化することにより高速型
の光電子集積回路を構成することができる。
また、第２図はこの発明の光電子集積回路の他の実施例
の構造を示す側断面図である。
の構造を示す側断面図である。
この図において、第１図と同一符号は同一部分を示し、
７ａはカソード層としてのｎ−ＩｎＰ層、７ｂはクラッ
ド層としてのｎ−ＩｎＰ層ｔある。
７ａはカソード層としてのｎ−ＩｎＰ層、７ｂはクラッ
ド層としてのｎ−ＩｎＰ層ｔある。
第１図に示した光電子集積回路では、ｐ′″領域８を基
板１側からｐ型不純物を熱拡散することにより形成した
が、この実施例では、第２図に示すように、基板１側と
は反対の光吸収層４および光導波路５側から熱拡散を行
ってｐ０領域８を形成し、このｐ０領域８上および光吸
収層４とコレクタ（エミッタ）層６の間のベース・アノ
ード層３上にベース・アノード電極１０を形成している
。
板１側からｐ型不純物を熱拡散することにより形成した
が、この実施例では、第２図に示すように、基板１側と
は反対の光吸収層４および光導波路５側から熱拡散を行
ってｐ０領域８を形成し、このｐ０領域８上および光吸
収層４とコレクタ（エミッタ）層６の間のベース・アノ
ード層３上にベース・アノード電極１０を形成している
。
なお、上記実施例ではｐ型不純物を熱拡散することによ
りｐ“領域８を形成したが、イオン注入法などを用いて
もよい。
りｐ“領域８を形成したが、イオン注入法などを用いて
もよい。
また、上記実施例では基板を半絶縁性ＩｎＰから構成し
た場合を説明したが、ｎ”−ＩｎＰから構成しても同様
である。
た場合を説明したが、ｎ”−ＩｎＰから構成しても同様
である。
さらに、上記実施例ではＩｎＰ系材料から構成した場合
について述べたが、ＧａＡｓ系材料を用いても同様のも
のを構成することができる。
について述べたが、ＧａＡｓ系材料を用いても同様のも
のを構成することができる。
この発明は以上説明したとおり、ベース層と、このベー
ス層とそれぞれ接合し、少なくともその一方の禁制帯幅
がベース層の禁制帯幅よりも大きいエミッタ層およびコ
レクタ層とから構成される前置増幅器としてのヘテロ・
バイポーラ・トランジスタと、このヘテロ・バイポーラ
・トランジスタと同一チップ上に形成され、アノード層
とカソード層間にその禁制帯幅がベース層と同じかそれ
よりも小さい光吸収層を備えるとともに、アノード層ま
たはカソード層がベース層と共通に構成された受光素子
と、この受光素子と同一チップ上に形成され、光吸収層
まで光を導波するその禁制帯幅が光吸収層より大きい光
導波路層とから構成したので、高速応答が可能なうえ、
電流ドリフトの少ない良好な動作特性を有し、また、容
易に光ファイバとの結合ができるという効果がある。
ス層とそれぞれ接合し、少なくともその一方の禁制帯幅
がベース層の禁制帯幅よりも大きいエミッタ層およびコ
レクタ層とから構成される前置増幅器としてのヘテロ・
バイポーラ・トランジスタと、このヘテロ・バイポーラ
・トランジスタと同一チップ上に形成され、アノード層
とカソード層間にその禁制帯幅がベース層と同じかそれ
よりも小さい光吸収層を備えるとともに、アノード層ま
たはカソード層がベース層と共通に構成された受光素子
と、この受光素子と同一チップ上に形成され、光吸収層
まで光を導波するその禁制帯幅が光吸収層より大きい光
導波路層とから構成したので、高速応答が可能なうえ、
電流ドリフトの少ない良好な動作特性を有し、また、容
易に光ファイバとの結合ができるという効果がある。
第１図はこの発明の光電子集積回路の一実施例の構造を
示す側断面図、第２図はこの発明の光電子集積回路の他
の実施例の構造を示す側断面図、第３図は従来の光電子
集積回路の構造を示す側断面図である。 図において、１は基板、２はエミッタ（コレクタ）層、
３はベース・アノード層、４は光吸収層、５は光導波路
層、６はコレクタ（エミッタ）層、７．７ａ、７ｂはｎ
−ＩｎＰ層、８はｐ０領域、９はエミッタ（コレクタ）
電極、１０はベース・アノード電極、１１はコレクタ（
エミッタ）電極、１２はカソード電極、１３は信号光で
ある。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図
示す側断面図、第２図はこの発明の光電子集積回路の他
の実施例の構造を示す側断面図、第３図は従来の光電子
集積回路の構造を示す側断面図である。 図において、１は基板、２はエミッタ（コレクタ）層、
３はベース・アノード層、４は光吸収層、５は光導波路
層、６はコレクタ（エミッタ）層、７．７ａ、７ｂはｎ
−ＩｎＰ層、８はｐ０領域、９はエミッタ（コレクタ）
電極、１０はベース・アノード電極、１１はコレクタ（
エミッタ）電極、１２はカソード電極、１３は信号光で
ある。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図
Claims (2)
- （１）ベース層と、このベース層とそれぞれ接合し、少
なくともその一方の禁制帯幅が前記ベース層の禁制帯幅
よりも大きいエミッタ層およびコレクタ層とから構成さ
れる前置増幅器としてのヘテロ・バイポーラ・トランジ
スタと、このヘテロ・バイポーラ・トランジスタと同一
チップ上に形成され、アノード層とカソード層間にその
禁制帯幅が前記ベース層と同じかそれよりも小さい光吸
収層を備えるとともに、前記アノード層または前記カソ
ード層が前記ベース層と共通に構成された受光素子と、
この受光素子と同一チップ上に形成され、前記光吸収層
まで光を導波するその禁制帯幅が前記光吸収層より大き
い光導波路層とから構成したことを特徴とする光電子集
積回路。 - （２）アノード層が、基板側から不純物を光吸収層の一
部にまで熱拡散することにより形成されたものであるこ
とを特徴とする特許請求の範囲第（１）項記載の光電子
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069408A JPS63233563A (ja) | 1987-03-23 | 1987-03-23 | 光電子集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069408A JPS63233563A (ja) | 1987-03-23 | 1987-03-23 | 光電子集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63233563A true JPS63233563A (ja) | 1988-09-29 |
Family
ID=13401747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62069408A Pending JPS63233563A (ja) | 1987-03-23 | 1987-03-23 | 光電子集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63233563A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032885A (en) * | 1988-12-17 | 1991-07-16 | Sumitomo Electric Industries, Ltd. | Semiconductor device including a light receiving element, an amplifier, and an equalizer having a capacitor with the same laminate structure as the light receiving element |
| JPH0774384A (ja) * | 1993-07-08 | 1995-03-17 | Sumitomo Electric Ind Ltd | 光電子集積回路及びその製造方法 |
-
1987
- 1987-03-23 JP JP62069408A patent/JPS63233563A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032885A (en) * | 1988-12-17 | 1991-07-16 | Sumitomo Electric Industries, Ltd. | Semiconductor device including a light receiving element, an amplifier, and an equalizer having a capacitor with the same laminate structure as the light receiving element |
| JPH0774384A (ja) * | 1993-07-08 | 1995-03-17 | Sumitomo Electric Ind Ltd | 光電子集積回路及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3292894B2 (ja) | 集積化受光回路 | |
| US5063426A (en) | InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor | |
| EP0452801A2 (en) | Semiconductor device having light receiving element and method of producing the same | |
| Schow et al. | A 1-Gb/s monolithically integrated silicon NMOS optical receiver | |
| US5475256A (en) | Opto-electronic integrated circuit | |
| US4969152A (en) | Photo-lasertransistor | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| JPH0451988B2 (ja) | ||
| JPS63233563A (ja) | 光電子集積回路 | |
| Kamitsuna et al. | A 82-GHz-optical-gain-cutoff-frequency InP/InGaAs double-hetero-structure phototransistor (DHPT) and its application to a 40-GHz-band OEMMIC photoreceiver | |
| Cowles et al. | 7.1 GHz bandwidth monolithically integrated In/sub 0.53/Ga/sub 0.47/As/In/sub 0.52/Al/sub 0.48/As PIN-HBT transimpedance photoreceiver | |
| US6525348B1 (en) | Two terminal edge illuminated epilayer waveguide phototransistor | |
| US6624449B1 (en) | Three terminal edge illuminated epilayer waveguide phototransistor | |
| JPS63181371A (ja) | 光電子集積回路 | |
| JP2670553B2 (ja) | 半導体受光・増幅装置 | |
| KR100444820B1 (ko) | 광검출기와 이종접합 바이폴라 트랜지스터가 집적된 장파장 반도체 광수신 칩 | |
| JP2570424B2 (ja) | 半導体受光素子 | |
| JPS62190779A (ja) | 集積形受光器 | |
| JP3138997B2 (ja) | 光電子集積回路 | |
| KR100540554B1 (ko) | 이종접합 광트랜지스터를 검출소자로 하는 광수신기 광전집적회로 | |
| JP4459472B2 (ja) | 光検出器 | |
| JP2741763B2 (ja) | 半導体装置 | |
| JPH06132511A (ja) | 受光集積素子 | |
| JP2712208B2 (ja) | 受光素子 | |
| KR100212056B1 (ko) | P-i-n fet 제작 방법 |