JPH10144948A - フォトダイオード - Google Patents
フォトダイオードInfo
- Publication number
- JPH10144948A JPH10144948A JP8293720A JP29372096A JPH10144948A JP H10144948 A JPH10144948 A JP H10144948A JP 8293720 A JP8293720 A JP 8293720A JP 29372096 A JP29372096 A JP 29372096A JP H10144948 A JPH10144948 A JP H10144948A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- diffusion layer
- photodiode
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 応答速度が向上されたフォトダイオードを提
供する。 【解決手段】 Ｐ型の基板と、基板上に設けられたＮ-
型のエピタキシャル層と、エピタキシャル層上に設けら
れたＰ型の拡散層と、基板とエピタキシャル層との境に
設けられたＮ+型の埋め込み拡散層と、エピタキシャル
層に設けられＮ+型の埋め込み拡散層に接続するＮ+型の
拡散層と、前記Ｎ+型の埋め込み拡散層の周囲設けられ
た第１のＰ型の接合分離拡散層とを具備するフォトダイ
オードにおいて、Ｎ+型の埋め込み拡散層と前記エピタ
キシャル層を分離するＰ型の埋め込み拡散層と、前記Ｐ
型の拡散層の周囲に設けられエピタキシャル層の前記Ｐ
型の拡散層の直下の部分とその他の部分とを分離する第
２のＰ型の接合分離層とを具備し、前記Ｐ型の拡散層と
前記第１，第２のＰ型の接合分離層とＮ+型拡散層とが
同電位とされたことを特徴とするフォトダイオードであ
る。
供する。 【解決手段】 Ｐ型の基板と、基板上に設けられたＮ-
型のエピタキシャル層と、エピタキシャル層上に設けら
れたＰ型の拡散層と、基板とエピタキシャル層との境に
設けられたＮ+型の埋め込み拡散層と、エピタキシャル
層に設けられＮ+型の埋め込み拡散層に接続するＮ+型の
拡散層と、前記Ｎ+型の埋め込み拡散層の周囲設けられ
た第１のＰ型の接合分離拡散層とを具備するフォトダイ
オードにおいて、Ｎ+型の埋め込み拡散層と前記エピタ
キシャル層を分離するＰ型の埋め込み拡散層と、前記Ｐ
型の拡散層の周囲に設けられエピタキシャル層の前記Ｐ
型の拡散層の直下の部分とその他の部分とを分離する第
２のＰ型の接合分離層とを具備し、前記Ｐ型の拡散層と
前記第１，第２のＰ型の接合分離層とＮ+型拡散層とが
同電位とされたことを特徴とするフォトダイオードであ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、応答速度が向上さ
れたフォトダイオードに関するものである。
れたフォトダイオードに関するものである。
【０００２】
【従来の技術】ＰＮＰ型トランジスタやＮＰＮ型トラン
ジスタを作成するバイポーラプロセスを用いても、フォ
トダイオードを作ることができる。図３はバイポーラプ
ロセスで作成されるフォトダイオードの従来例を示した
構成図である。
ジスタを作成するバイポーラプロセスを用いても、フォ
トダイオードを作ることができる。図３はバイポーラプ
ロセスで作成されるフォトダイオードの従来例を示した
構成図である。
【０００３】図３で、１はＰ型の基板、２は基板１上に
形成されたＮ-型のエピタキシャル層、３はエピタキシ
ャル層２上に形成されたＰ型の拡散層、４は基板１とエ
ピタキシャル層２の境界に形成されたＮ+型の埋め込み
拡散層である。
形成されたＮ-型のエピタキシャル層、３はエピタキシ
ャル層２上に形成されたＰ型の拡散層、４は基板１とエ
ピタキシャル層２の境界に形成されたＮ+型の埋め込み
拡散層である。
【０００４】５はエピタキシャル層２上にＰ型の拡散層
３とは分離して形成され、埋め込み拡散層４まで到達す
る深さに設けられたＮ+型の拡散層である。６はフォト
ダイオードを、他の回路から分離する第１のＰ型の接合
分離層である。この場合は、Ｐ型の接合分離拡散層７と
Ｐ型の接合分離埋込層８とよりなる。
３とは分離して形成され、埋め込み拡散層４まで到達す
る深さに設けられたＮ+型の拡散層である。６はフォト
ダイオードを、他の回路から分離する第１のＰ型の接合
分離層である。この場合は、Ｐ型の接合分離拡散層７と
Ｐ型の接合分離埋込層８とよりなる。
【０００５】ここで、Ｐ型の拡散層３の出力端子をＢ、
Ｎ+型の拡散層５の出力端子をＣ、第１のＰ型の接合分
離層の出力端子をＳとする。
Ｎ+型の拡散層５の出力端子をＣ、第１のＰ型の接合分
離層の出力端子をＳとする。
【０００６】図３ではＮＰＮ型トランジスタを作るバイ
ポーラプロセスを用いてフォトダイオードを作成する例
を示している。ＮＰＮ型トランジスタを作るときは、エ
ピタキシャル層２はコレクタ領域、Ｐ型拡散層３はベー
ス領域、Ｎ+型拡散層がエミッタ領域になる。
ポーラプロセスを用いてフォトダイオードを作成する例
を示している。ＮＰＮ型トランジスタを作るときは、エ
ピタキシャル層２はコレクタ領域、Ｐ型拡散層３はベー
ス領域、Ｎ+型拡散層がエミッタ領域になる。
【０００７】図３のフォトダイオードでは、Ｐ型拡散層
３がアノード側、Ｎ+型拡散層４がカソード側になって
ＰＮ接合をなしている。バイポーラプロセスでは、基板
電位は通常は最低電位である接地電位に接続される。Ｐ
型拡散層３は接合分離層６とともに接地電位ＧＮＤに接
続されている。
３がアノード側、Ｎ+型拡散層４がカソード側になって
ＰＮ接合をなしている。バイポーラプロセスでは、基板
電位は通常は最低電位である接地電位に接続される。Ｐ
型拡散層３は接合分離層６とともに接地電位ＧＮＤに接
続されている。
【０００８】図３のフォトダイオードでは、キャリアの
拡散により、エピタキシャル層２内の正孔はＰ型拡散層
３へ移動し、基板１内の電子は埋め込み拡散層５へ移動
する。Ｐ型拡散層３周辺のエピタキシャル層２、及び、
埋め込み拡散層５周辺の基板１には破線に示すように空
乏層ができる。
拡散により、エピタキシャル層２内の正孔はＰ型拡散層
３へ移動し、基板１内の電子は埋め込み拡散層５へ移動
する。Ｐ型拡散層３周辺のエピタキシャル層２、及び、
埋め込み拡散層５周辺の基板１には破線に示すように空
乏層ができる。
【０００９】図３の集積回路では、ベース・コレクタ間
フォトダイオードＤ１（これをＢＣフォトダイオードと
する）と、サブストレート・コレクタ間フォトダイオー
ドＤ２（これをＳＣフォトダイオードとする）とが作成
される。ＢＣフォトダイオード Ｄ１はＰ型拡散層３と
エピタキシャル層２とから構成され、ＳＣフォトダイオ
ード Ｄ２は基板１とエピタキシャル層２とから構成さ
れる。
フォトダイオードＤ１（これをＢＣフォトダイオードと
する）と、サブストレート・コレクタ間フォトダイオー
ドＤ２（これをＳＣフォトダイオードとする）とが作成
される。ＢＣフォトダイオード Ｄ１はＰ型拡散層３と
エピタキシャル層２とから構成され、ＳＣフォトダイオ
ード Ｄ２は基板１とエピタキシャル層２とから構成さ
れる。
【００１０】ＢＣフォトダイオードは、エピタキシャル
層２の不純物濃度を低くして空乏層を広げたり、エピタ
キシャル層２の厚さを最適化すること等により、周波数
特性を向上することができる。
層２の不純物濃度を低くして空乏層を広げたり、エピタ
キシャル層２の厚さを最適化すること等により、周波数
特性を向上することができる。
【００１１】これに対してＳＣフォトダイオードは、照
射光の波長にも依存するが、基板１が不純物濃度が低い
ものを使用していないため、ＳＣフォトダイオードの空
乏層は薄く、基板１に発生するキャリアは拡散によりほ
とんどが空乏層に到達することから、周波数特性は悪
い。空乏層はキャリアが速く移動できる領域である。こ
のため、空乏層が広がるほどキャリアが速く動ける領域
が大きくなり、周波数特性が向上する。
射光の波長にも依存するが、基板１が不純物濃度が低い
ものを使用していないため、ＳＣフォトダイオードの空
乏層は薄く、基板１に発生するキャリアは拡散によりほ
とんどが空乏層に到達することから、周波数特性は悪
い。空乏層はキャリアが速く移動できる領域である。こ
のため、空乏層が広がるほどキャリアが速く動ける領域
が大きくなり、周波数特性が向上する。
【００１２】図４は図３のＢＣフォトダイオードが出力
する電流信号を電圧信号に変換する回路の構成例を示し
た図である。図４で、Ａ１はオペアンプ、Ｒ１は抵抗、
Ｄ１はＢＣフォトダイオード、Ｄ２はＳＣフォトダイオ
ードである。ＢＣフォトダイオード Ｄ１とＳＣフォト
ダイオード Ｄ２は、共にアノードは接地電位ＧＮＤ、
カソードはオペアンプＡ１の入力端子に接続されてい
る。ＶｒｅｆはオペアンプＡ１に与えられた基準電圧で
ある。ＢＣフォトダイオードが出力する電流信号を、電
圧信号に変換するのは、電圧信号の方が電流信号に比べ
て信号処理をする上で扱いやすいためである。
する電流信号を電圧信号に変換する回路の構成例を示し
た図である。図４で、Ａ１はオペアンプ、Ｒ１は抵抗、
Ｄ１はＢＣフォトダイオード、Ｄ２はＳＣフォトダイオ
ードである。ＢＣフォトダイオード Ｄ１とＳＣフォト
ダイオード Ｄ２は、共にアノードは接地電位ＧＮＤ、
カソードはオペアンプＡ１の入力端子に接続されてい
る。ＶｒｅｆはオペアンプＡ１に与えられた基準電圧で
ある。ＢＣフォトダイオードが出力する電流信号を、電
圧信号に変換するのは、電圧信号の方が電流信号に比べ
て信号処理をする上で扱いやすいためである。
【００１３】図４の回路では、ＢＣフォトダイオードと
ＳＣフォトダイオードが並列に接続されているため、Ｓ
Ｃフォトダイオードは、ＢＣフォトダイオードに対して
寄生フォトダイオードとして作用する。このことによ
り、高速動作をするＢＣフォトダイオードと低速動作す
るＳＣフォトダイオードが並列接続されているため、周
波数特性はこれらのフォトダイオードを合成した特性に
なる。従って、周波数特性はＳＣフォトダイオードの特
性で制限されてしまう。
ＳＣフォトダイオードが並列に接続されているため、Ｓ
Ｃフォトダイオードは、ＢＣフォトダイオードに対して
寄生フォトダイオードとして作用する。このことによ
り、高速動作をするＢＣフォトダイオードと低速動作す
るＳＣフォトダイオードが並列接続されているため、周
波数特性はこれらのフォトダイオードを合成した特性に
なる。従って、周波数特性はＳＣフォトダイオードの特
性で制限されてしまう。
【００１４】これに加えて、図３のフォトダイオードで
は、エピタキシャル層２の不純物濃度を低くすると空乏
層が広がり、周波数特性が良くなる。ところが、エピタ
キシャル層２の不純物濃度を低くすると、エピタキシャ
ル層２の抵抗値が高くなり、トランジスタの動作速度が
低下する。そのため、エピタキシャル層２の不純物濃度
は下げすぎることはできず、逆バイアスをかけても空乏
層は十分なまで広がらない。このことから、図３のフォ
トダイオードでは十分な周波数特性が得られなかった。
は、エピタキシャル層２の不純物濃度を低くすると空乏
層が広がり、周波数特性が良くなる。ところが、エピタ
キシャル層２の不純物濃度を低くすると、エピタキシャ
ル層２の抵抗値が高くなり、トランジスタの動作速度が
低下する。そのため、エピタキシャル層２の不純物濃度
は下げすぎることはできず、逆バイアスをかけても空乏
層は十分なまで広がらない。このことから、図３のフォ
トダイオードでは十分な周波数特性が得られなかった。
【００１５】
【発明が解決しようとする課題】本発明は、上述した問
題点を解決するためになされたものであり、ＢＣフォト
ダイオードがＳＣフォトダイオードと並列接続される構
成をとっても、ＢＣフォトダイオードはＳＣフォトダイ
オードによる寄生ダイオードの影響を受けることがな
く、しかも動作速度を低下させることなく、十分な周波
数特性が得られるフォトダイオードを実現することを目
的とする。即ち、本発明の目的は、応答速度が向上され
たフォトダイオードを提供するにある。
題点を解決するためになされたものであり、ＢＣフォト
ダイオードがＳＣフォトダイオードと並列接続される構
成をとっても、ＢＣフォトダイオードはＳＣフォトダイ
オードによる寄生ダイオードの影響を受けることがな
く、しかも動作速度を低下させることなく、十分な周波
数特性が得られるフォトダイオードを実現することを目
的とする。即ち、本発明の目的は、応答速度が向上され
たフォトダイオードを提供するにある。
【００１６】
【課題を解決するための手段】この目的を達成するため
に、本発明は、 （１）Ｐ型の基板と、該基板上に設けられたＮ-型のエ
ピタキシャル層と、該エピタキシャル層上に設けられた
Ｐ型の拡散層と、前記基板と前記エピタキシャル層との
境に設けられたＮ+型の埋め込み拡散層と、前記エピタ
キシャル層に設けられ前記Ｎ+型の埋め込み拡散層まで
到達する深さに設けられたＮ+型の拡散層と、前記Ｎ+型
の埋め込み拡散層の周囲に前記Ｐ型の基板まで到達する
深さに前記エピタキシャル層に設けられた第１のＰ型の
接合分離拡散層とを具備するフォトダイオードにおい
て、前記エピタキシャル層に設けられ該Ｎ+型の埋め込
み拡散層と前記エピタキシャル層を分離するＰ型の埋め
込み拡散層と、前記Ｐ型の拡散層の周囲に設けられ該Ｐ
型の埋め込み拡散層まで到達する深さに前記エピタキシ
ャル層に設けられ該エピタキシャル層の前記Ｐ型の拡散
層の直下の部分とその他の部分とを分離する第２のＰ型
の接合分離層とを具備し、前記Ｐ型の拡散層と前記第
１，第２のＰ型の接合分離層とＮ+型拡散層とが同電位
とされたことを特徴とするフォトダイオード。 （２）前記Ｎ-型のエピタキシャル層に逆バイアス電圧
が印加されるようにされたことを特徴とする請求項１記
載のフォトダイオード。 （３）前記Ｎ-型のエピタキシャル層が接地電位に接続
され、Ｐ型の拡散層が信号変換回路の入力端子に接続さ
れたことを特徴とする請求項１又は請求項２記載のフォ
トダイオード。を構成したものである。
に、本発明は、 （１）Ｐ型の基板と、該基板上に設けられたＮ-型のエ
ピタキシャル層と、該エピタキシャル層上に設けられた
Ｐ型の拡散層と、前記基板と前記エピタキシャル層との
境に設けられたＮ+型の埋め込み拡散層と、前記エピタ
キシャル層に設けられ前記Ｎ+型の埋め込み拡散層まで
到達する深さに設けられたＮ+型の拡散層と、前記Ｎ+型
の埋め込み拡散層の周囲に前記Ｐ型の基板まで到達する
深さに前記エピタキシャル層に設けられた第１のＰ型の
接合分離拡散層とを具備するフォトダイオードにおい
て、前記エピタキシャル層に設けられ該Ｎ+型の埋め込
み拡散層と前記エピタキシャル層を分離するＰ型の埋め
込み拡散層と、前記Ｐ型の拡散層の周囲に設けられ該Ｐ
型の埋め込み拡散層まで到達する深さに前記エピタキシ
ャル層に設けられ該エピタキシャル層の前記Ｐ型の拡散
層の直下の部分とその他の部分とを分離する第２のＰ型
の接合分離層とを具備し、前記Ｐ型の拡散層と前記第
１，第２のＰ型の接合分離層とＮ+型拡散層とが同電位
とされたことを特徴とするフォトダイオード。 （２）前記Ｎ-型のエピタキシャル層に逆バイアス電圧
が印加されるようにされたことを特徴とする請求項１記
載のフォトダイオード。 （３）前記Ｎ-型のエピタキシャル層が接地電位に接続
され、Ｐ型の拡散層が信号変換回路の入力端子に接続さ
れたことを特徴とする請求項１又は請求項２記載のフォ
トダイオード。を構成したものである。
【００１７】
【作用】以上の構成において、従来例で問題となってい
たＳＣ寄生フォトダイオードは、本発明の構成では、Ｓ
１Ｃ２寄生フォトダイオードにあたる。しかし、Ｓ１Ｃ
２フォトダイオード及びＳ２Ｃ２フォトダイオードは、
Ｓ１，Ｃ２，Ｓ２，Ｂがシヨートされているので、ＢＣ
１フォトダイオードに影響を与えない。
たＳＣ寄生フォトダイオードは、本発明の構成では、Ｓ
１Ｃ２寄生フォトダイオードにあたる。しかし、Ｓ１Ｃ
２フォトダイオード及びＳ２Ｃ２フォトダイオードは、
Ｓ１，Ｃ２，Ｓ２，Ｂがシヨートされているので、ＢＣ
１フォトダイオードに影響を与えない。
【００１８】ＢＣ１フォトダイオードに並列接続される
寄生ダイオードは、Ｓ２Ｃ１フォトダイオードである。
Ｓ２Ｃ１フォトダイオードは、Ｐ領域で発生するキャリ
アは、Ｓ２Ｃ２フォトダイオードによって殆ど吸収され
る。従って、寄生フォトダイオードＳ２Ｃ１の影響を抑
制することにより、高速動作可能なフォトダイオードが
得られる。
寄生ダイオードは、Ｓ２Ｃ１フォトダイオードである。
Ｓ２Ｃ１フォトダイオードは、Ｐ領域で発生するキャリ
アは、Ｓ２Ｃ２フォトダイオードによって殆ど吸収され
る。従って、寄生フォトダイオードＳ２Ｃ１の影響を抑
制することにより、高速動作可能なフォトダイオードが
得られる。
【００１９】更に、Ｎ-のエピタキシャル層に逆バイア
ス電圧が印加されれば、逆バイアス電圧によって、Ｎ領
域は空乏化されるので、従来例の寄生ダイオードと比較
して応答周波数が改善される。
ス電圧が印加されれば、逆バイアス電圧によって、Ｎ領
域は空乏化されるので、従来例の寄生ダイオードと比較
して応答周波数が改善される。
【００２０】更に、信号変換回路を同時に作り込めば、
大きな信号が得られるフォトダイオードが得られる。
大きな信号が得られるフォトダイオードが得られる。
【００２１】更に加えるに、Ｐ型の埋め込み拡散層は、
Ｎ+型の埋め込み拡散層と同時に作り込め、第２のＰ型
の接合分離層はＰ型の接合分離拡散層と同時に作り込め
るので、製造工程を追加する必要がなく、製造工程追加
なしに周波数特性が向上されたフォトダイオードが得ら
れる。
Ｎ+型の埋め込み拡散層と同時に作り込め、第２のＰ型
の接合分離層はＰ型の接合分離拡散層と同時に作り込め
るので、製造工程を追加する必要がなく、製造工程追加
なしに周波数特性が向上されたフォトダイオードが得ら
れる。
【００２２】また、エピタキシャル層の中に拡散層を形
成し、ＰＮ接合面を増やしているため、フォトダイオー
ドが逆バイアスされたときに生成される空乏層が多くな
る。このため、エピタキシャル層の不純物濃度を下げす
ぎることなく空乏層を広げることができる。これによっ
て、動作速度を低下させることなく十分な周波数特性が
得られる。以下、実施例に基づき詳細に説明する。
成し、ＰＮ接合面を増やしているため、フォトダイオー
ドが逆バイアスされたときに生成される空乏層が多くな
る。このため、エピタキシャル層の不純物濃度を下げす
ぎることなく空乏層を広げることができる。これによっ
て、動作速度を低下させることなく十分な周波数特性が
得られる。以下、実施例に基づき詳細に説明する。
【００２３】
【発明の実施の形態】図１は本発明の一実施例の要部構
成説明図である。図において、図３と同一記号の構成は
同一機能を表わす。以下、図３と相違部分のみ説明す
る。
成説明図である。図において、図３と同一記号の構成は
同一機能を表わす。以下、図３と相違部分のみ説明す
る。
【００２４】１１は、Ｎ+型の埋め込み拡散層４に接し
て設けられ、Ｎ+型の埋め込み拡散層４とエピタキシャ
ル層２を分離するＰ型の埋め込み拡散層である。１２
は、Ｐ型の拡散層３の周囲に設けられ、Ｐ型の埋め込み
拡散層１１まで到達する深さに、エピタキシャル層２に
設けられ、エピタキシャル層２のＰ型の拡散層３の直下
の部分と、その他の部分とを分離する第２のＰ型の接合
分離層である。
て設けられ、Ｎ+型の埋め込み拡散層４とエピタキシャ
ル層２を分離するＰ型の埋め込み拡散層である。１２
は、Ｐ型の拡散層３の周囲に設けられ、Ｐ型の埋め込み
拡散層１１まで到達する深さに、エピタキシャル層２に
設けられ、エピタキシャル層２のＰ型の拡散層３の直下
の部分と、その他の部分とを分離する第２のＰ型の接合
分離層である。
【００２５】ここで、Ｐ型の拡散層３の出力端子をＢ、
Ｎ-型のエピタキシャル層２の出力端子をＣ１、Ｎ+型の
拡散層５の出力端子をＣ２、第１のＰ型の接合分離層６
の出力端子をＳ１、第２のＰ型の接合分離層１２の出力
端子をＳ２とする。
Ｎ-型のエピタキシャル層２の出力端子をＣ１、Ｎ+型の
拡散層５の出力端子をＣ２、第１のＰ型の接合分離層６
の出力端子をＳ１、第２のＰ型の接合分離層１２の出力
端子をＳ２とする。
【００２６】そして、図１のフォトダイオードは、Ｐ型
の拡散層３と第１，第２のＰ型の接合分離層６、１２と
Ｎ+型拡散層５とが同電位とされている。
の拡散層３と第１，第２のＰ型の接合分離層６、１２と
Ｎ+型拡散層５とが同電位とされている。
【００２７】図２は図１のフォトダイオードが用いられ
る信号変換回路の構成例を示した図である。図２で、Ｄ
３はＢＣ１フォトダイオード、Ｄ４はＳ２Ｃ１フォトダ
イオード、Ｄ５はＳ２Ｃ２フォトダイオード、Ｄ６はＳ
１Ｃ２フォトダイオードである。
る信号変換回路の構成例を示した図である。図２で、Ｄ
３はＢＣ１フォトダイオード、Ｄ４はＳ２Ｃ１フォトダ
イオード、Ｄ５はＳ２Ｃ２フォトダイオード、Ｄ６はＳ
１Ｃ２フォトダイオードである。
【００２８】以上の構成において、図３従来例で問題と
なっていた寄生フォトダイオードＳＣは、本発明の構成
では、寄生フォトダイオードＳ１Ｃ２にあたる。しか
し、Ｓ１Ｃ２フォトダイオード及びＳ２Ｃ２フォトダイ
オードは、Ｓ１，Ｃ２，Ｓ２，Ｂがシヨートされている
ので、ＢＣ１フォトダイオードに影響を与えない。
なっていた寄生フォトダイオードＳＣは、本発明の構成
では、寄生フォトダイオードＳ１Ｃ２にあたる。しか
し、Ｓ１Ｃ２フォトダイオード及びＳ２Ｃ２フォトダイ
オードは、Ｓ１，Ｃ２，Ｓ２，Ｂがシヨートされている
ので、ＢＣ１フォトダイオードに影響を与えない。
【００２９】ＢＣ１フォトダイオードに並列接続される
寄生ダイオードは、Ｓ２Ｃ１フォトダイオードである。
Ｓ２Ｃ１フォトダイオードは、Ｐ領域で発生するキャリ
アは、Ｓ２Ｃ２フォトダイオードによって殆ど吸収され
る。従って、寄生フォトダイオードＳ２Ｃ１の影響を抑
制することにより、高速動作可能なフォトダイオードが
得られる。
寄生ダイオードは、Ｓ２Ｃ１フォトダイオードである。
Ｓ２Ｃ１フォトダイオードは、Ｐ領域で発生するキャリ
アは、Ｓ２Ｃ２フォトダイオードによって殆ど吸収され
る。従って、寄生フォトダイオードＳ２Ｃ１の影響を抑
制することにより、高速動作可能なフォトダイオードが
得られる。
【００３０】更に、図２に示す如く、Ｃ１端子に逆バイ
アス電圧が印加されれば、逆バイアス電圧によって、Ｎ
領域は空乏化されるので、図３従来例の寄生ダイオード
と比較して応答周波数が改善される。
アス電圧が印加されれば、逆バイアス電圧によって、Ｎ
領域は空乏化されるので、図３従来例の寄生ダイオード
と比較して応答周波数が改善される。
【００３１】更に、オペアンプＡ１を同時に作り込め
ば、更に大きな信号が得られるフォトダイオードが得ら
れる。
ば、更に大きな信号が得られるフォトダイオードが得ら
れる。
【００３２】更に加えるに、Ｐ型の埋め込み拡散層１１
は、Ｎ+型の埋め込み拡散層４と同時に作り込め、第２
のＰ型の接合分離層１２はＰ型の接合分離拡散層７と同
時に作り込めるので、製造工程を追加する必要がなく、
製造工程追加なしに周波数特性が向上されたフォトダイ
オードが得られる。
は、Ｎ+型の埋め込み拡散層４と同時に作り込め、第２
のＰ型の接合分離層１２はＰ型の接合分離拡散層７と同
時に作り込めるので、製造工程を追加する必要がなく、
製造工程追加なしに周波数特性が向上されたフォトダイ
オードが得られる。
【００３３】また、エピタキシャル層２の中に拡散層１
１を形成し、ＰＮ接合面を増やしているため、フォトダ
イオードが逆バイアスされたときに生成される空乏層が
多くなる。このため、エピタキシャル層１１の不純物濃
度を下げすぎることなく空乏層を広げることができる。
これによって、動作速度を低下させることなく十分な周
波数特性が得られる。
１を形成し、ＰＮ接合面を増やしているため、フォトダ
イオードが逆バイアスされたときに生成される空乏層が
多くなる。このため、エピタキシャル層１１の不純物濃
度を下げすぎることなく空乏層を広げることができる。
これによって、動作速度を低下させることなく十分な周
波数特性が得られる。
【００３４】なお、前述の実施例においては、オペアン
プＡ１を使用すると説明したが、これに限ることはな
い。要するに、信号変換回路であればよい。
プＡ１を使用すると説明したが、これに限ることはな
い。要するに、信号変換回路であればよい。
【００３５】
【発明の効果】以上詳細に説明したように、本発明の請
求項１によれば、 （１）寄生フォトダイオードの影響を抑制することによ
り、高速動作可能なフォトダイオードが得られる。
求項１によれば、 （１）寄生フォトダイオードの影響を抑制することによ
り、高速動作可能なフォトダイオードが得られる。
【００３６】（２）Ｐ型の埋め込み拡散層は、Ｎ+型の
埋め込み拡散層と同時に作り込め、第２のＰ型の接合分
離層はＰ型の接合分離拡散層と同時に作り込めるので、
製造工程を追加する必要がなく、製造工程追加なしに周
波数特性が向上されたフォトダイオードが得られる。
埋め込み拡散層と同時に作り込め、第２のＰ型の接合分
離層はＰ型の接合分離拡散層と同時に作り込めるので、
製造工程を追加する必要がなく、製造工程追加なしに周
波数特性が向上されたフォトダイオードが得られる。
【００３７】（３）エピタキシャル層の中に拡散層を形
成し、ＰＮ接合面を増やしているため、フォトダイオー
ドが逆バイアスされたときに生成される空乏層が多くな
る。このため、エピタキシャル層の不純物濃度を下げす
ぎることなく空乏層を広げることができる。これによっ
て、動作速度を低下させることなく十分な周波数特性が
得られる。
成し、ＰＮ接合面を増やしているため、フォトダイオー
ドが逆バイアスされたときに生成される空乏層が多くな
る。このため、エピタキシャル層の不純物濃度を下げす
ぎることなく空乏層を広げることができる。これによっ
て、動作速度を低下させることなく十分な周波数特性が
得られる。
【００３８】本発明の請求項２によれば、Ｎ-型のエピ
タキシャル層に、逆バイアス電圧が印加されるようにし
たので、逆バイアス電圧によって、Ｎ領域は空乏化され
るので、応答周波数特性が更に向上されたフォトダイオ
ードが得られる。
タキシャル層に、逆バイアス電圧が印加されるようにし
たので、逆バイアス電圧によって、Ｎ領域は空乏化され
るので、応答周波数特性が更に向上されたフォトダイオ
ードが得られる。
【００３９】本発明の請求項３によれば、信号変換回路
を同時に作り込む様にしたので、更に大きな信号が容易
に得られるフォトダイオードが得られる。
を同時に作り込む様にしたので、更に大きな信号が容易
に得られるフォトダイオードが得られる。
【００４０】従って、本発明によれば、応答速度が向上
されたフォトダイオードを実現することが出来る。
されたフォトダイオードを実現することが出来る。
【図１】本発明の一実施例の要部構成説明図である。
【図２】図１のフォトダイオードが適用される信号変換
回路の一実施例を示した図である。
回路の一実施例を示した図である。
【図３】従来より一般に使用されている従来例の構成説
明図である。
明図である。
【図４】図３のフォトダイオードが適用される信号変換
回路の一実施例を示した図である。
回路の一実施例を示した図である。
１ 基板 ２ Ｎ~型エピタキシャル層 ３ Ｐ型の拡散層 ４ Ｎ+型の埋め込み拡散層 ５ Ｎ+型の拡散層 ６ 第１のＰ型の接合分離層 ７ Ｐ型の接合分離拡散層 ８ Ｐ型の接合分離埋め込み層 １１ Ｐ型の埋め込み拡散層 １２ 第２のＰ型の接合分離層
Claims (3)
- 【請求項１】Ｐ型の基板と、 該基板上に設けられたＮ-型のエピタキシャル層と、 該エピタキシャル層上に設けられたＰ型の拡散層と、 前記基板と前記エピタキシャル層との境に設けられたＮ
+型の埋め込み拡散層と、 前記エピタキシャル層に設けられ前記Ｎ+型の埋め込み
拡散層まで到達する深さに設けられたＮ+型の拡散層
と、 前記Ｎ+型の埋め込み拡散層の周囲に前記Ｐ型の基板ま
で到達する深さに前記エピタキシャル層に設けられた第
１のＰ型の接合分離層とを具備するフォトダイオードに
おいて、 前記エピタキシャル層に設けられ前記Ｎ+型の埋め込み
拡散層と前記エピタキシャル層を分離するＰ型の埋め込
み拡散層と、 前記Ｐ型の拡散層の周囲に設けられ該Ｐ型の埋め込み拡
散層まで到達する深さに前記エピタキシャル層に設けら
れ該エピタキシャル層の前記Ｐ型の拡散層の直下の部分
とその他の部分とを分離する第２のＰ型の接合分離層と
を具備し、 前記Ｐ型の拡散層と前記第１，第２のＰ型の接合分離層
とＮ+型拡散層とが同電位とされたことを特徴とするフ
ォトダイオード。 - 【請求項２】前記Ｎ-型のエピタキシャル層に逆バイア
ス電圧が印加されるようにされたことを特徴とする請求
項１記載のフォトダイオード。 - 【請求項３】前記Ｎ-型のエピタキシャル層が接地電位
に接続され、前記Ｐ型の拡散層が信号変換回路の入力端
子に接続されたことを特徴とする請求項１又は請求項２
記載のフォトダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8293720A JPH10144948A (ja) | 1996-11-06 | 1996-11-06 | フォトダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8293720A JPH10144948A (ja) | 1996-11-06 | 1996-11-06 | フォトダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10144948A true JPH10144948A (ja) | 1998-05-29 |
Family
ID=17798378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8293720A Pending JPH10144948A (ja) | 1996-11-06 | 1996-11-06 | フォトダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10144948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045125A (ja) * | 2003-07-24 | 2005-02-17 | Hamamatsu Photonics Kk | 光検出素子の製造方法 |
| JP2009506543A (ja) * | 2005-08-23 | 2009-02-12 | ノーブル ピーク ヴィジョン コーポレーション | 低雑音半導体光検出器 |
-
1996
- 1996-11-06 JP JP8293720A patent/JPH10144948A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045125A (ja) * | 2003-07-24 | 2005-02-17 | Hamamatsu Photonics Kk | 光検出素子の製造方法 |
| JP2009506543A (ja) * | 2005-08-23 | 2009-02-12 | ノーブル ピーク ヴィジョン コーポレーション | 低雑音半導体光検出器 |
| US8766393B2 (en) | 2005-08-23 | 2014-07-01 | Infrared Newco, Inc. | Low-noise semiconductor photodetectors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6590273B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US5858810A (en) | Photo sensor and method for forming the same | |
| JP2800827B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH09129741A (ja) | 半導体集積回路とその製造方法 | |
| JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
| JP2003224253A (ja) | 光半導体集積回路装置およびその製造方法 | |
| US5994162A (en) | Integrated circuit-compatible photo detector device and fabrication process | |
| JPH06232151A (ja) | 半導体装置 | |
| JPH10144948A (ja) | フォトダイオード | |
| US6703647B1 (en) | Triple base bipolar phototransistor | |
| JPH1168146A (ja) | 受光素子を有する半導体装置とその製造方法 | |
| US5942749A (en) | Photodetector having means for processing optical input signals | |
| JP3047063B2 (ja) | フォトダイオード | |
| JPS6136713B2 (ja) | ||
| JP2568074B2 (ja) | 光センサ集積回路 | |
| JPH11121768A (ja) | 半導体集積回路 | |
| JP4043246B2 (ja) | 光半導体集積回路装置 | |
| JP3553715B2 (ja) | 光半導体装置 | |
| JPH04151874A (ja) | 半導体装置 | |
| JP4100474B2 (ja) | 光半導体装置及びその製造方法 | |
| JP4459472B2 (ja) | 光検出器 | |
| JPH06291352A (ja) | 受光素子および回路内蔵受光素子 | |
| JPH09260501A (ja) | ホトダイオード内蔵半導体集積回路 | |
| JPH10200148A (ja) | フォト・ダイオード素子を有する半導体集積回路装置及びその製造方法 | |
| JPS61150383A (ja) | 半導体装置 |