JPH10200148A - フォト・ダイオード素子を有する半導体集積回路装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 クロストーク対策を行うとともに、隣接する
フォト・ダイオード素子間隔をプロセスが許容する最小
間隔とし、入力光を効率よく電流に変換できるフォト・
ダイオード素子を有する半導体集積回路装置を得る。 【解決手段】 Ｐ型半導体基板１に堆層したＮ型のエピ
タキシャル層２と、このエピタキシャル層の表面上に形
成された複数のＰ型の拡散層領域４，５との夫々の接合
部をダイオード領域となすフォト・ダイオード素子を有
し、これらのフォト・ダイオード素子が上記エピタキシ
ャル層の表面から上記半導体基板の内部に達するまでの
Ｐ型の分離層領域により他の半導体素子と分離されて形
成される半導体集積回路装置であって、上記複数のフォ
ト・ダイオード素子の隣接するフォト・ダイオード素子
の間隙の直下に、クロストークの要因となる正孔の吸収
帯をなすＰ型埋込み層領域２６を設けたことを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、同一チップ上に、
複数の隣接するフォト・ダイオード素子と、他の半導体
素子もしくは半導体回路とを有する半導体集積回路装置
の上記隣接するフォト・ダイオード素子の一方に照射さ
れた光により、他方のフォト・ダイオード素子に僅かの
出力を生ずるクロストークの対策を行うとともに、隣接
するフォト・ダイオード素子の間隔をプロセスが許容す
る最小間隔まで近づけて、入力光を効率よく電流に変換
することに関する。

【０００２】

【従来の技術】従来、この種のフォト・ダイオード素子
を有する半導体集積回路装置として、例えば、図６，図
７に示す半導体集積回路装置の構成が知られている。図
６は従来のフォト・ダイオード素子を有する半導体集積
回路装置の縦構造を示す要部断面図である。図７は図６
の半導体集積回路装置の平面構造を示す要部平面図であ
る。図６，図７において、１はＰ型半導体基板（Ｐ−ｓ
ｕｂ）、２はこの半導体基板上に堆積したＮ型のエピタ
キシャル層（Ｎ−ｅｐｉ）で、上記Ｎ型のエピタキシャ
ル層２の表面から上記半導体基板１の表面までＰ型の分
離層領域１８，１９によりフォト・ダイオード素子の形
成領域と、他の半導体素子もしくは半導体回路の形成領
域とが分離されている。

【０００３】４，５は上記Ｎ型のエピタキシャル層２の
表面のフォト・ダイオード素子の形成領域に形成された
Ｐ型の拡散層領域で上記Ｎ型のエピタキシャル層との接
合部でそれぞれフォト・ダイオード素子のダイオード領
域が形成されている。ここでは、上記フォト・ダイオー
ド素子の形成領域に形成された隣接するフォト・ダイオ
ード素子の一方のフォト・ダイオード素子に照射光（例
えばレーザ光）２０が照射された状態が示されている。
３は上記Ｎ型のエピタキシャル層２の表面に形成された
高濃度のＮ型領域でフォト・ダイオード素子共通のカソ
ード電極取り出し領域、６は上記Ｎ型のエピタキシャル
層２の表面の隣接するフォト・ダイオード素子間に形成
されたＰ型の拡散層領域で、クロストークの要因となる
正孔の吸収帯をなす。７は上記カソード電極取り出し領
域３にオーミック接触されたアルミ電極、８，９は上記
Ｎ型のエピタキシャル層２とそれぞれの接合部でフォト
・ダイオード素子のダイオード領域を形成するＰ型の拡
散層領域４，５の電位をとるためのアルミ電極、１０は
上記Ｎ型のエピタキシャル層２のフォト・ダイオード素
子の形成領域と、他の半導体素子もしくは半導体回路の
形成領域とのＰ型の分離層領域を最低電位に接続するア
ルミ電極である。

【０００４】図６，７に示すフォト・ダイオード素子を
有する半導体集積回路装置のフォト・ダイオード素子に
期待される動作は、フォト・ダイオード素子の形成領域
に形成された隣接するフォト・ダイオード素子の一方へ
の照射光２０によって、Ｐ型の拡散層領域４及びその直
下のＮ型のエピタキシャル層で励起された正孔が全て経
路１６，１７を経て、アルミ電極８に至る光電流になる
ことである。

【０００５】ところが、実際の動作は、図６に示すよう
に照射光２０によって励起された正孔は以下のように様
々な経路を移動する。経路１２を経て、上記Ｐ型半導体
基板１内で励起された正孔がこの半導体集積回路装置の
最低電位箇所へ向かう。経路１３を経て、上記Ｎ型のエ
ピタキシャル層２内で励起された正孔が拡散によってＮ
型のエピタキシャル層２とＰ型半導体基板１の接合部ま
で移動し、その接合部の電界によってＰ型半導体基板１
へ向かう。経路１４を経て、上記Ｎ型のエピタキシャル
層２内で励起された正孔が拡散によって、隣接するフォ
ト・ダイオード素子を形成するＰ型の拡散層領域５とＮ
型のエピタキシャル層２の接合部まで移動し、その接合
部の電界によってＰ型の拡散層領域５へ向かう。

【０００６】経路１５を経て、上記Ｎ型のエピタキシャ
ル層２内で励起された正孔が拡散によって、隣接するフ
ォト・ダイオード素子の間にあるクロストークの要因と
なる正孔の吸収帯をなすＰ型の拡散層領域６とＮ型のエ
ピタキシャル層２の接合部まで移動し、その接合部の電
界によってＰ型の拡散層領域６へ向かう。ここで注目す
べきことは、いま、この正孔の吸収帯をなすＰ型の拡散
層領域６をもたないとすると、この正孔は上記Ｐ型の拡
散層領域４または５のいずれかへ移動する。経路１６を
経て、上記Ｎ型のエピタキシャル層２内で励起する正孔
が拡散によって、Ｐ型の拡散層領域４とＮ型のエピタキ
シャル層２の接合部まで移動し、その接合部の電界によ
ってＰ型の拡散層領域４へ向かう。経路１７を経て、上
記Ｐ型の拡散層領域４内で励起する正孔が拡散によって
上記アルミ電極８へ移動する。

【０００７】図６では、隣接するフォト・ダイオード素
子の一方のフォト・ダイオード素子への照射光により、
他方のフォト・ダイオード素子に僅かな出力が現れるク
ロストークは正孔の経路１４が要因となることを示して
いる。

【０００８】

【発明が解決しようとする課題】従来のフォト・ダイオ
ード素子を有する半導体集積回路装置は、クロストーク
対策として、以上のようにＮ型のエピタキシャル層の表
面に形成された隣接する複数のＰ型の拡散層領域（それ
ぞれが上記Ｎ型のエピタキシャル層との接合部でフォト
・ダイオード素子のダイオード領域を形成している）の
間のＮ型のエピタキシャル層の表面に、クロストークの
要因となる正孔の吸収帯をなすＰ型の拡散層領域を形成
して、隣接する一方のフォト・ダイオード素子を形成す
るＰ型の拡散層領域に入力光が照射されたとき、それに
よって励起された正孔が他方の光が照射されていないフ
ォト・ダイオード素子を形成するＰ型の拡散層領域への
正孔の移動を抑える工夫はなされていた。

【０００９】しかし、従来のフォト・ダイオード素子を
有する半導体集積回路装置では、以上のように、Ｐ型半
導体基板上に堆積されたＮ型のエピタキシャル層の表面
に、正孔の吸収帯をなすＰ型の拡散層領域が、隣接する
Ｐ型の拡散層領域の間に設けられているため、隣接する
Ｐ型の拡散層領域の間隙を小さくして接近させることが
できず、入力光を効率よく電流に変換することができな
いという課題があった。

【００１０】この発明は上記のような課題を解決するた
めになされたもので、クロストーク対策を行うととも
に、隣接するフォト・ダイオード素子の間隔をプロセス
が許容する最小間隔まで近づけて、光入力を効率よく電
流に変換できるフォト・ダイオード素子を有する半導体
集積回路装置とその製造方法を得ることを目的とする。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に係わる発明のフォト・ダイオード素子
を有する半導体集積回路装置は、Ｐ型半導体基板に堆層
したＮ型のエピタキシャル層と、このエピタキシャル層
の表面上に形成された複数のＰ型の拡散層領域とのそれ
ぞれの接合部をダイオード領域となすフォト・ダイオー
ド素子を有し、これらのフォト・ダイオード素子が上記
エピタキシャル層の表面から上記半導体基板の内部に達
するまでのＰ型の分離層領域により他の半導体素子もし
くは半導体回路から分離されて形成される半導体集積回
路装置であって、上記複数のフォト・ダイオード素子の
隣接するフォト・ダイオード素子の間隙の直下に、クロ
ストークの要因となる正孔の吸収帯をなすＰ型の埋め込
み層領域を形成することを特徴とする。

【００１２】また、請求項２に係わる発明の請求項１記
載のフォト・ダイオード素子を有する半導体集積回路装
置の製造方法は、以下の工程を備えたことを特徴とす
る。 （１）Ｐ型半導体基板上に、Ｐ型不純物を注入し、フォ
ト・ダイオード素子の形成領域と他の半導体素子もしく
は半導体回路の形成領域とを分離するＰ型の埋め込み層
領域（下面分離層領域）とともに、上記フォト・ダイオ
ード素子の形成領域に形成される複数のフォト・ダイオ
ード素子の隣接するフォト・ダイオード素子の間隙の直
下に、クロストークの要因となる正孔の吸収帯をなすＰ
型の埋め込み層領域を形成する工程、（２）上記Ｐ型半
導体基板上にＮ型のエピタキシャル層を堆積した後アニ
ールすることにより、先に形成したＰ型の埋め込み層領
域を上記Ｎ型のエピタキシャル層側へ成長させる工程、
（３）上記Ｎ型のエピタキシャル層の表面上の、上記下
面分離層領域の上部位置にＰ型不純物を注入して熱拡散
し、Ｐ型の拡散層領域（上面分離層領域）を形成して、
先に形成したＰ型の埋め込み層領域（下面分離層領域）
と結合して、上記Ｎ型のエピタキシャル層の表面から上
記Ｐ型半導体基板の内部に達するまでフォト・ダイオー
ド素子の形成領域と他の半導体素子もしくは半導体回路
の形成領域とを分離するＰ型の分離層領域を形成する工
程、（４）上記Ｎ型のエピタキシャル層上のフォト・ダ
イオード素子の形成領域に、上記Ｎ型のエピタキシャル
層との接合部にフォト・ダイオード素子のダイオード領
域を形成する複数のＰ型の拡散層領域を形成する工程、
（５）上記Ｎ型のエピタキシャル層上のフォト・ダイオ
ード素子の形成領域に、Ｎ型不純物を選択的に注入し
て、上記エピタキシャル層の電位を引出すＮ型の拡散層
領域を形成する工程。

【００１３】また、請求項３に係わる発明のフォト・ダ
イオード素子を有する半導体集積回路装置の製造方法
は、以下の工程を備えたことを特徴とする。 （１）Ｐ型半導体基板上に、Ｐ型不純物を注入し、フォ
ト・ダイオード素子の形成領域と他の半導体素子として
Ｐ型拡散抵抗素子の形成領域とを分離するＰ型の埋め込
み層領域（下面分離層領域）とともに、上記フォト・ダ
イオード素子の形成領域に形成される複数のフォト・ダ
イオード素子の隣接するフォト・ダイオード素子の間隙
の直下に、クロストークの要因となる正孔の吸収帯をな
すＰ型の埋め込み層領域を形成する工程、（２）上記Ｐ
型半導体基板上のＰ型拡散抵抗素子の形成領域に、Ｎ型
不純物を注入し、後記のＮ型のエピタキシャル層の電位
をとるためのＮ型の埋め込み層領域を形成する工程、
（３）上記Ｐ型半導体基板上にＮ型のエピタキシャル層
を堆積した後アニールすることにより、先に形成したＰ
型の埋め込み層領域及びＮ型の埋め込み層領域をを上記
Ｎ型のエピタキシャル層側へ成長させる工程、（４）上
記Ｎ型のエピタキシャル層の表面上の、上記下面分離層
領域の上部位置にＰ型不純物を注入して熱拡散し、Ｐ型
の拡散層領域（上面分離層領域）を形成して、先に形成
したＰ型の埋め込み層領域（下面分離層領域）と結合し
て、上記Ｎ型のエピタキシャル層の表面から上記Ｐ型半
導体基板の内部に達するまでフォト・ダイオード素子の
形成領域と他の半導体素子としてＰ型拡散抵抗素子の形
成領域とを分離するＰ型の分離層領域を形成する工程、
（５）上記Ｎ型のエピタキシャル層の表面上の、上記フ
ォト・ダイオード素子の形成領域にＰ型不純物を選択的
に注入し熱拡散して、上記Ｎ型のエピタキシャル層との
接合部にフォト・ダイオード素子のダイオード領域を形
成する複数のＰ型の拡散層領域を、及び上記Ｐ型拡散抵
抗素子の形成領域にＰ型不純物を選択的に注入し熱拡散
して、抵抗を形成するＰ型の拡散層領域を形成する工
程、（６）上記Ｎ型のエピタキシャル層の表面上の、上
記フォト・ダイオード素子の形成領域、及び上記Ｐ型拡
散抵抗素子の形成領域にそれぞれＮ型不純物を選択的に
注入して、Ｎ型のエピタキシャル層の電位を引出すＮ型
の拡散層領域を形成する工程。

【００１４】

【発明の実施の形態】

実施の形態１．この発明の実施の形態１について図１，
２を参照して説明する。図１は、この発明の実施の形態
１を示すフォト・ダイオード素子を有する半導体集積回
路装置の縦構造を示す要部構成図である。図２は、図１
のフォト・ダイオード素子を有する半導体集積回路装置
の平面構造を示す要部構成図である。図１，２におい
て、１はＰ型半導体基板（Ｐ−ｓｕｂ）、２はこの半導
体基板１上に形成されたＮ型のエピタキシャル層（Ｎ−
ｅｐｉ）、４，５は上記Ｎ型のエピタキシャル層２の表
面のフォト・ダイオード素子の形成領域に形成されたＰ
型の拡散層領域で、上記Ｎ型のエピタキシャル層との接
合部でそれぞれフォト・ダイオード素子のダイオード領
域が形成される。３は上記Ｎ型のエピタキシャル層２の
表面に形成された高濃度のＮ型領域でフォト・ダイオー
ド素子共通のカソード電極取り出し領域である。

【００１５】７は上記カソード電極取り出し領域３にオ
ーミック接触されたアルミ電極、８，９は上記Ｎ型のエ
ピタキシャル層２とそれぞれの接合部でフォト・ダイオ
ード素子のダイオード領域を形成するたＰ型の拡散層領
域４，５の電位をとるためのアルミ電極、１０は上記Ｎ
型のエピタキシャル層２のフォト・ダイオード素子の形
成領域と、他の半導体素子もしくは半導体回路の形成領
域とのＰ型の分離層領域を最低電位に接続するアルミ電
極である。

【００１６】以下に、図１を参照して、Ｐ型の拡散層領
域４とＮ型のエピタキシャル層２との接合部で形成され
るフォト・ダイオード素子のダイオード領域に対して、
照射光２０（Ｐ型の拡散層領域４のみに光が照射されて
いる）が照射されている場合に、励起されるキャリアの
うち、正孔の経路について説明する。図１において、励
起され正孔は経路１２，１３，１６，１７，２７，２８
を移動する。（ここで注目すべき点は、フォト・ダイオ
ード素子は通常逆方向にバイアスして使用し、正孔は常
に上記Ｎ型のエピタキシャル層より低い電位へ移動する
点である。） このうちフォト・ダイオード素子の光電流に寄与するも
のは、Ｐ型の拡散層領域４とＮ型のエピタキシャル層２
の間の接合部を通過する経路１６，１７を移動する正孔
のみである。

【００１７】図１において、１２，１３，２７，２８の
経路で移動する正孔の動作について説明する。１２の経
路で移動する正孔は、励起する位置がＰ型半導体基板１
の中であるため、平均寿命時間の拡散を経て、再結合し
て消滅する。１３の経路で移動する正孔は、Ｎ型のエピ
タキシャル層の中で励起されるが、Ｎ型のエピタキシャ
ル層に印加される電界はその大部分がＮ型のエピタキシ
ャル層２とＰ型半導体基板１の接合部に集中してかか
り、Ｎ型のエピタキシャル層２の中には電位の傾きは存
在しないため、拡散によって移動する。Ｐ型半導体基板
１の方向に拡散した正孔は、空乏層まで到達すると電界
によって加速されＰ型半導体基板を移動する。その後は
１２の経路で移動する正孔と同様、平均寿命時間の拡散
を経て、再結合して消滅する。この正孔については、Ｎ
型のエピタキシャル層からＰ型半導体基板に対して流れ
る光電流に寄与する。（フォト・ダイオード素子の光電
流には寄与していないことに注意）

【００１８】２７，２８の経路で移動する正孔は、Ｎ型
のエピタキシャル層２の中で励起されるが、１３の経路
で移動する正孔と同様の理由で、拡散によって移動す
る。下面分離層領域と同じ工程で作り込まれた正孔の吸
収帯はＰ型の埋め込み層であるため、Ｐ型半導体基板と
電気的に接続されている。２６のＰ型の埋め込み層領域
（下面分離層領域）方向に拡散した正孔は、空乏層まで
到達すると電界によって加速され、Ｐ型の埋め込み層領
域２６に移動し、その後は１２の経路で移動する正孔と
同様、平均寿命時間の拡散を経て、再結合して消滅す
る。この正孔はＮ型のエピタキシャル層からＰ型半導体
基板に対して流れる光電流に寄与するがフォト・ダイオ
ード素子の光電流には寄与していない。

【００１９】以上のように、フォト・ダイオード素子の
形成領域とその他の半導体素子もしくは半導体回路とを
分離する分離層領域が、Ｐ型の拡散層領域を用いた上面
分離層領域と、Ｐ型の埋め込み層領域を用いた下面分離
層領域とによって形成されるプロセスにより、隣接する
フォト・ダイオード素子間の距離をプロセスが許容する
最小に設計しても、上記隣接するフォト・ダイオード素
子の間隙の直下に下面分離層領域を設けることにより、
クロストークの要因となる正孔を抑えることができる。

【００２０】図３は、図１のフォト・ダイオード素子間
隔をプロセスが許容する最小値とすることの効果を説明
する模式図である。従来のフォト・ダイオード素子を有
する半導体集積回路装置の場合を示す図３（ｂ）と、こ
の発明のフォト・ダイオード素子を有する半導体集積回
路装置を示す図３（ａ）とを比較して、所定の光照射範
囲に対して、従来のフォト・ダイオード素子を有する半
導体集積回路装置の場合には、正孔の吸収帯をなすＰ型
の拡散層領域が、互いに隣接するＰ型の拡散層領域間に
設けられているため、隣接するＰ型の拡散層領域の間隙
を小さくすることができず、図３（ａ）に図示するよう
に、所定の光照射範囲内にＰ型の拡散層領域が形成でき
ず無駄になる光があり、入力光を電流に変換する効率が
上がらないう課題を解決することができる。

【００２１】実施の形態２．この発明の実施の形態２
は、図１に示したフォト・ダイオード素子と他の半導体
回路としてＩＶ変換アンプを有する半導体集積回路装置
に関するものである。図４はこの発明の実施の形態２を
示すフォト・ダイオード素子を有する半導体集積回路装
置の回路図である。り図４において、フォト・ダイオー
ド素子３０，３４は、図１に示す２つのＰ型の拡散層領
域４，５それぞれがＮ型のエピタキシャル層２との接合
部でフォト・ダイオード素子のダイオード領域を形成し
ている隣接しているフォト・ダイオード素子である。３
１，３５はそれぞれフォト・ダイオード素子３０，３４
に対応するＩＶ変換アンプ、３２，３６はそれぞれフォ
ト・ダイオード素子３０，３４に光が照射されたとき発
生する光電流を電圧に変換する変換抵抗、３３，３７は
それぞれＩＶ変換アンプ３１，３５の出力端子、３８は
上記ＩＶ変換アンプ３１，３５にリファレンス電圧を供
給する電源、である。

【００２２】図４の動作について説明する。ここで、隣
接する２つのフォト・ダイオード素子のいずれにも光が
照射されていない状態では、それぞれのＩＶ変換アンプ
３１，３５のそれぞれの出力端子３３，３７はリファレ
ンス電源３８の電位となる。いま、フォト・ダイオード
素子３０に光が照射されると、フォト・ダイオード素子
３０が発生する光電流を変換抵抗３２が電圧に変換し、
発生した電位差がリファレンス電位に加えられてＩＶ変
換アンプの出力端子３３に出力される。一方、フォト・
ダイオード素子３４に光が照射されると、フォト・ダイ
オード素子３４が発生する光電流を変換抵抗３６が電圧
に変換し、発生した電位差がリファレンス電位に加えら
れてＩＶ変換アンプの出力端子３７に出力される。

【００２３】このフォト・ダイオード素子を有する半導
体集積回路装置の理想的な動作としては、フォト・ダイ
オード素子３０に光を照射した時はＩＶ変換アンプの出
力端子３３にのみ出力電圧が発生し、他方のＩＶ変換ア
ンプの出力端子３７はリファレンス電源の電位から変化
しないことが望ましい。逆に、フォト・ダイオード素子
３４に光を照射した時はＩＶ変換アンプの出力端子３７
にのみ出力電圧が発生し、他方のＩＶ変換アンプの出力
端子３３はリファレンス電源の電位から変化しないこと
が望ましい。

【００２４】この発明の実施の形態２を示すフォト・ダ
イオード素子を有する半導体集積回路装置の、フォト・
ダイオード素子の構成は実施の形態１を示す図１，２の
構成を備えていて、クロストーク対策がとられるととも
に、図１，２のフォト・ダイオード素子間隔をプロセス
が許容する最小間隔まで近づけ、最小化することができ
光入力を効率よく電流に変換することができる。

【００２５】実施の形態３．この発明の実施の形態３
は、図１に示したフォト・ダイオード素子を有する半導
体集積回路装置の製造方法に関するものである。図５に
示す製造工程図を参照して説明する。ここで説明するス
テップ（工程）の順は図５の左側に記したステップ（工
程）順による。

【００２６】先ず、Ｐ型半導体基板上に、Ｐ型不純物を
注入し、フォト・ダイオード素子の形成領域と他の半導
体素子もしくは半導体回路の形成領域とを分離するＰ型
の埋め込み層領域（下面分離層領域）とともに、上記フ
ォト・ダイオード素子の形成領域に形成される複数のフ
ォト・ダイオード素子の隣接するフォト・ダイオード素
子の間隙の直下に、クロストークの要因となる正孔の吸
収帯をなすＰ型の埋め込み層領域を形成する（ＳＴ
１）、

【００２７】次いで、上記Ｐ型半導体基板上にＮ型のエ
ピタキシャル層を堆積した後アニールすることにより、
先に形成したＰ型の埋め込み層領域を上記Ｎ型のエピタ
キシャル層側へ成長させる（ＳＴ２）、

【００２８】次いで、上記Ｎ型のエピタキシャル層の表
面上の、上記下面分離層領域の上部位置にＰ型不純物を
注入して熱拡散し、Ｐ型の拡散層領域（上面分離層領
域）を形成して、先に形成したＰ型の埋め込み層領域
（下面分離層領域）と結合して、上記Ｎ型のエピタキシ
ャル層の表面から上記Ｐ型半導体基板の内部に達するま
でフォト・ダイオード素子の形成領域と他の半導体素子
もしくは半導体回路の形成領域とを分離するＰ型の分離
層領域を形成する（ＳＴ３）、

【００２９】次いで、上記Ｎ型のエピタキシャル層上の
フォト・ダイオード素子の形成領域に、上記Ｎ型のエピ
タキシャル層との接合部にフォト・ダイオード素子のダ
イオード領域を形成する複数のＰ型の拡散層領域を形成
する（ＳＴ４）、

【００３０】次いで、上記Ｎ型のエピタキシャル層上の
フォト・ダイオード素子の形成領域に、Ｎ型不純物を選
択的に注入して、上記エピタキシャル層の電位を引出す
Ｎ型の拡散層領域を形成する（ＳＴ５）、

【００３１】この発明の実施の形態３を示すフォト・ダ
イオード素子を有する半導体集積回路装置の製造方法に
よれば、実施の形態１を示す図１，２の構成のフォト・
ダイオード素子を有する半導体集積回路装置としてクロ
ストーク対策がとられるとともに、図１，２のフォト・
ダイオード素子間隔をプロセスが許容する最小間隔まで
近づけ、最小化することができ光入力を効率よく電流に
変換することができる。

【００３２】実施の形態４．この発明の実施の形態４
は、例えば図１に示したフォト・ダイオード素子と他の
半導体素子としてＰ型拡散抵抗素子を有する半導体集積
回路装置の製造方法に関するものである。図５に示す製
造工程図を参照して説明する。ここで説明するステップ
（工程）順は図５の右側に記したステップ（工程）順に
よる。

【００３３】先ず、Ｐ型半導体基板上に、Ｐ型不純物を
注入し、フォト・ダイオード素子の形成領域と他の半導
体素子としてＰ型拡散抵抗素子の形成領域とを分離する
Ｐ型の埋め込み層領域（下面分離層領域）とともに、上
記フォト・ダイオード素子の形成領域に形成される複数
のフォト・ダイオード素子の隣接するフォト・ダイオー
ド素子の間隙の直下に、クロストークの要因となる正孔
の吸収帯をなすＰ型の埋め込み層領域を形成する工程
（ＳＴ１１）、

【００３４】次いで、上記Ｐ型半導体基板上のＰ型拡散
抵抗素子の形成領域に、Ｎ型不純物を注入し、後記のＮ
型のエピタキシャル層の電位をとるためのＮ型の埋め込
み層領域を形成する工程（ＳＴ１２）、

【００３５】次いで、上記Ｐ型半導体基板上にＮ型のエ
ピタキシャル層を堆積した後アニールすることにより、
先に形成したＰ型の埋め込み層領域及びＮ型の埋め込み
層領域をを上記Ｎ型のエピタキシャル層側へ成長させる
工程（ＳＴ１３）、

【００３６】次いで、上記Ｎ型のエピタキシャル層の表
面上の、上記下面分離層領域の上部位置にＰ型不純物を
注入して熱拡散し、Ｐ型の拡散層領域（上面分離層領
域）を形成して、先に形成したＰ型の埋め込み層領域
（下面分離層領域）と結合して、上記Ｎ型のエピタキシ
ャル層の表面から上記Ｐ型半導体基板の内部に達するま
でフォト・ダイオード素子の形成領域と他の半導体素子
としてＰ型拡散抵抗素子の形成領域とを分離するＰ型の
分離層領域を形成する工程（ＳＴ１４）、

【００３７】次いで、上記Ｎ型のエピタキシャル層の表
面上の、上記フォト・ダイオード素子の形成領域にＰ型
不純物を選択的に注入し熱拡散して、上記Ｎ型のエピタ
キシャル層との接合部にフォト・ダイオード素子のダイ
オード領域を形成する複数のＰ型の拡散層領域を、及び
上記Ｐ型拡散抵抗素子の形成領域にＰ型不純物を選択的
に注入し熱拡散して、抵抗を形成するＰ型の拡散層領域
を形成する工程（ＳＴ１５）、

【００３８】次いで、上記Ｎ型のエピタキシャル層の表
面上の、上記フォト・ダイオード素子の形成領域、及び
上記Ｐ型拡散抵抗素子の形成領域にそれぞれＮ型不純物
を選択的に注入して、Ｎ型のエピタキシャル層の電位を
引出すＮ型の拡散層領域を形成する工程（ＳＴ１６）。

【００３９】この発明の実施の形態４を示すフォト・ダ
イオード素子を有する半導体集積回路装置の製造方法に
よれば、フォト・ダイオード素子として例えば実施の形
態１を示す図１，２の構成のものとし、他の半導体素子
としてＰ型拡散抵抗素子を有する半導体集積回路装置の
クロストーク対策がとられるとともに、フォト・ダイオ
ード素子間隔をプロセスが許容する最小間隔まで近づ
け、最小化することができ光入力を効率よく電流に変換
することができる。また、この様な構成のフォト・ダイ
オード素子を有する半導体集積回路装置の製造工程は、
図５に示すＰ型拡散抵抗素子の製造工程の中に組入れて
一体化することが容易に可能である。

【００４０】

【発明の効果】以上のように、請求項１に係わる発明の
フォト・ダイオード素子を有する半導体集積回路装置に
よれば、クロストークを抑えるとともに、フォト・ダイ
オード素子間隔をプロセスが許容する最小間隔まで小さ
くすることができ光入力を効率よく電流に変換すること
が可能なフォト・ダイオード素子を有する半導体集積回
路装置を得ることができる。

【００４１】また、請求項２に係わる発明のフォト・ダ
イオード素子を有する半導体集積回路装置の製造方法に
よれば、クロストークを抑えるとともに、フォト・ダイ
オード素子間隔をプロセスが許容する最小間隔まで小さ
くすることができ光入力を効率よく電流に変換すること
が可能な請求項１記載のフォト・ダイオード素子を有す
る半導体集積回路装置の製造方法を得ることができる。

【００４２】また、請求項３に係わる発明のフォト・ダ
イオード素子を有する半導体集積回路装置の製造方法に
よれば、請求クロストークを抑えるとともに、フォト・
ダイオード素子間隔をプロセスが許容する最小間隔まで
小さくすることができ光入力を効率よく電流に変換する
ことが可能な、且つ同一チップに形成されるフォト・ダ
イオード素子の他の半導体素子の製造工程に容易に組入
れることが可能なフォト・ダイオード素子を有する半導
体集積回路装置の製造方法を得ることができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１を示すフォト・ダイ
オード素子を有する半導体集積回路装置の縦構造を示す
要部断面図である。

【図２】 図１の半導体集積回路装置の平面構造を示す
要部平面図である。

【図３】 図１のフォト・ダイオード素子間隔をプロセ
スが許容する最小値とすることの効果を説明する模式図
である。

【図４】 この発明の実施の形態２を示すフォト・ダイ
オード素子を有する半導体集積回路装置の回路図であ
る。

【図５】 この発明の実施の形態３を示すフォト・ダイ
オード素子を有する半導体集積回路装置の製造工程図で
ある。

【図６】 従来のフォト・ダイオード素子を有する半導
体集積回路装置の縦構造を示す要部断面図である。

【図７】 図６の半導体集積回路装置の平面構造を示す
要部平面図である。

【符号の説明】

１ Ｐ型半導体基板、 ２ Ｎ型のエピタキシャル層、 ３ 高濃度Ｎ層からなるカソード電極引出し領域、 ４，５ Ｎ型のエピタキシャル層との接合部でフォト・
ダイオード素子のダイオード領域を形成するＰ型の拡散
層領域、 ７ Ｎ型のエピタキシャル層の電位をとるアルミ電極、 ８，９ Ｐ型の拡散層領域４，５の電位をとるアルミ電
極、 １０ フォト・ダイオード素子の形成領域と他の半導体
素子もしくは半導体回路の形成領域とを分離するＰ型の
分離層領域を最低電位に接続する電極、 １１ 電子の経路、 １２，１３，１４，１５，１６，１７ 正孔の経路、 ２０ Ｐ型の拡散層領域４とＮ型のエピタキシャル層２
の接合部をフォト・ダイオード素子のダイオード領域と
なすフォト・ダイオード素子の照射光（例えばレーザ
光）、 ２１ フォト・ダイオード素子と同一チップ上に形成さ
れる他の半導体素子もしくは半導体回路とを分離するＰ
型の分離層領域、 ２２，２３ Ｎ型のエピタキシャル層の上面分離層領
域、 ２４，２５ Ｎ型のエピタキシャル層の下面分離層領
域、 ２６ クロストークの要因となる正孔の吸収帯をなすＰ
型の埋め込み層領域、 ２７，２８ 正孔の経路、 ２９ フォト・ダイオード素子と同一チップ上に形成さ
れる他の半導体素子もしくは半導体回路とを分離するＰ
型の分離層領域、 ３０は図１のＰ型の拡散層領域を用いたフォト・ダイオ
ード素子、 ３１はフォト・ダイオード素子３０と同一チップ上に形
成されたＩＶ変換アンプ、 ３２はフォト・ダイオード素子３０に光を照射して発生
する光電流を電圧に変換する変換抵抗、 ３３はＩＶ変換アンプ３１の出力端子、 ３４は図１のＰ型拡散層領域５を用いたフォト・ダイオ
ード素子、 ３５はフォト・ダイオード素子３４と同一チップ上に形
成されたＩＶ変換アンプ、 ３６はフォト・ダイオード素子３４に光を照射して発生
する光電流を電圧に変換する変換抵抗、 ３７はＩＶ変換アンプ３５の出力端子、 ３８はＩＶ変換アンプ３１，３５にリファレンス電圧を
供給する電源、 ４０はＰ型埋め込み領域、 ４１はＮ型埋め込み領域、 ４２はＰ型上面分離領域、 ４３はＰ型拡散層領域、 ４４はＮ型拡散層領域である。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 Ｐ型半導体基板に堆層したＮ型のエピタ
   キシャル層と、このエピタキシャル層の表面上に形成さ
   れた複数のＰ型の拡散層領域とのそれぞれの接合部をダ
   イオード領域となすフォト・ダイオード素子を有し、 これらのフォト・ダイオード素子が上記エピタキシャル
   層の表面から上記半導体基板の内部に達するまでのＰ型
   の分離層領域により他の半導体素子もしくは半導体回路
   から分離されて形成される半導体集積回路装置であっ
   て、 上記複数のフォト・ダイオード素子の隣接するフォト・
   ダイオード素子の間隙の直下に、クロストークの要因と
   なる正孔の吸収帯をなすＰ型の埋め込み層領域を形成す
   ることを特徴とするフォト・ダイオード素子を有する半
   導体集積回路装置。
2. 【請求項２】 以下の工程を備えたことを特徴とする請
   求項１記載のフォト・ダイオード素子を有する半導体集
   積回路装置の製造方法、（１）Ｐ型半導体基板上に、Ｐ
   型不純物を注入し、フォト・ダイオード素子の形成領域
   と他の半導体素子もしくは半導体回路の形成領域とを分
   離するＰ型の埋め込み層領域（下面分離層領域）ととも
   に、上記フォト・ダイオード素子の形成領域に形成され
   る複数のフォト・ダイオード素子の隣接するフォト・ダ
   イオード素子の間隙の直下に、クロストークの要因とな
   る正孔の吸収帯をなすＰ型の埋め込み層領域を形成する
   工程、（２）上記Ｐ型半導体基板上にＮ型のエピタキシ
   ャル層を堆積した後アニールすることにより、先に形成
   したＰ型の埋め込み層領域を上記Ｎ型のエピタキシャル
   層側へ成長させる工程、（３）上記Ｎ型のエピタキシャ
   ル層の表面上の、上記下面分離層領域の上部位置にＰ型
   不純物を注入して熱拡散し、Ｐ型の拡散層領域（上面分
   離層領域）を形成して、先に形成したＰ型の埋め込み層
   領域（下面分離層領域）と結合して、上記Ｎ型のエピタ
   キシャル層の表面から上記Ｐ型半導体基板の内部に達す
   るまでフォト・ダイオード素子の形成領域と他の半導体
   素子もしくは半導体回路の形成領域とを分離するＰ型の
   分離層領域を形成する工程、（４）上記Ｎ型のエピタキ
   シャル層上のフォト・ダイオード素子の形成領域に、上
   記Ｎ型のエピタキシャル層との接合部にフォト・ダイオ
   ード素子のダイオード領域を形成する複数のＰ型の拡散
   層領域を形成する工程、（５）上記Ｎ型のエピタキシャ
   ル層上のフォト・ダイオード素子の形成領域に、Ｎ型不
   純物を選択的に注入して、上記エピタキシャル層の電位
   を引出すＮ型の拡散層領域を形成する工程。
3. 【請求項３】 以下の工程を備えたことを特徴とするフ
   ォト・ダイオード素子を有する半導体集積回路装置の製
   造方法、（１）Ｐ型半導体基板上に、Ｐ型不純物を注入
   し、フォト・ダイオード素子の形成領域と他の半導体素
   子としてＰ型拡散抵抗素子の形成領域とを分離するＰ型
   の埋め込み層領域（下面分離層領域）とともに、上記フ
   ォト・ダイオード素子の形成領域に形成される複数のフ
   ォト・ダイオード素子の隣接するフォト・ダイオード素
   子の間隙の直下に、クロストークの要因となる正孔の吸
   収帯をなすＰ型の埋め込み層領域を形成する工程、
   （２）上記Ｐ型半導体基板上のＰ型拡散抵抗素子の形成
   領域に、Ｎ型不純物を注入し、後記のＮ型のエピタキシ
   ャル層の電位をとるためのＮ型の埋め込み層領域を形成
   する工程、（３）上記Ｐ型半導体基板上にＮ型のエピタ
   キシャル層を堆積した後アニールすることにより、先に
   形成したＰ型の埋め込み層領域及びＮ型の埋め込み層領
   域をを上記Ｎ型のエピタキシャル層側へ成長させる工
   程、（４）上記Ｎ型のエピタキシャル層の表面上の、上
   記下面分離層領域の上部位置にＰ型不純物を注入して熱
   拡散し、Ｐ型の拡散層領域（上面分離層領域）を形成し
   て、先に形成したＰ型の埋め込み層領域（下面分離層領
   域）と結合して、上記Ｎ型のエピタキシャル層の表面か
   ら上記Ｐ型半導体基板の内部に達するまでフォト・ダイ
   オード素子の形成領域と他の半導体素子としてＰ型拡散
   抵抗素子の形成領域とを分離するＰ型の分離層領域を形
   成する工程、（５）上記Ｎ型のエピタキシャル層の表面
   上の、上記フォト・ダイオード素子の形成領域にＰ型不
   純物を選択的に注入し熱拡散して、上記Ｎ型のエピタキ
   シャル層との接合部にフォト・ダイオード素子のダイオ
   ード領域を形成する複数のＰ型の拡散層領域を、及び上
   記Ｐ型拡散抵抗素子の形成領域にＰ型不純物を選択的に
   注入し熱拡散して、抵抗を形成するＰ型の拡散層領域を
   形成する工程、（６）上記Ｎ型のエピタキシャル層の表
   面上の、上記フォト・ダイオード素子の形成領域、及び
   上記Ｐ型拡散抵抗素子の形成領域にそれぞれＮ型不純物
   を選択的に注入して、Ｎ型のエピタキシャル層の電位を
   引出すＮ型の拡散層領域を形成する工程。