JP2010098239A - 光半導体装置及び光半導体装置の製造方法 - Google Patents
光半導体装置及び光半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010098239A JP2010098239A JP2008269879A JP2008269879A JP2010098239A JP 2010098239 A JP2010098239 A JP 2010098239A JP 2008269879 A JP2008269879 A JP 2008269879A JP 2008269879 A JP2008269879 A JP 2008269879A JP 2010098239 A JP2010098239 A JP 2010098239A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration impurity
- conductivity type
- type
- high concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
【課題】p−型半導体層とn−半導体層側の両方に空乏層を拡大することができる光半導体装置を提供する。
【解決手段】第1導電型半導体基板(p−半導体基板)1と、第1導電型半導体基板(p−半導体基板)1の表層に形成された第1導電型高濃度不純物埋込層(p+型埋込層)2と、第1導電型高濃度不純物埋込層(p+型埋込層)2の表層に形成された第1導電型低濃度不純物層(p−型半導体層)3と,第1導電型低濃度不純物層(p−型半導体層)3の内に設けられ、第1導電型高濃度不純物埋込層(p+型埋込層)2に接していない第2導電型低濃度不純物層(n−型拡散層)5と、第2導電型低濃度不純物層(n−型拡散層)5の内に設けられ、第1導電型低濃度不純物層(p−型拡散層)3に接していない第2導電型高濃度不純物層(n+型拡散層)6と、を有する。
【選択図】図1
【解決手段】第1導電型半導体基板(p−半導体基板)1と、第1導電型半導体基板(p−半導体基板)1の表層に形成された第1導電型高濃度不純物埋込層(p+型埋込層)2と、第1導電型高濃度不純物埋込層(p+型埋込層)2の表層に形成された第1導電型低濃度不純物層(p−型半導体層)3と,第1導電型低濃度不純物層(p−型半導体層)3の内に設けられ、第1導電型高濃度不純物埋込層(p+型埋込層)2に接していない第2導電型低濃度不純物層(n−型拡散層)5と、第2導電型低濃度不純物層(n−型拡散層)5の内に設けられ、第1導電型低濃度不純物層(p−型拡散層)3に接していない第2導電型高濃度不純物層(n+型拡散層)6と、を有する。
【選択図】図1
Description
本発明は、光半導体装置に関し、特に高感度、高速応答の性能を有する受光装置(フォトダイオード)に関する。
関連する受光装置としては、例えば特許文献1に記載されたものがある。同文献に記載された受光装置を図5に示す。この受光装置は、p−型半導体基板21上にエピタキシャル成長により形成されたn型半導体層22の表面に、p+型表面拡散層32と、n型半導体層より、不純物濃度が高いn+型表面拡散層31とが互いに接しないように、すなわち離間して交互に形成されている。これらの表面拡散層が形成された受光領域は、p+型分離層23に囲まれている。p+型分離層23は、n型半導体層22の厚さ方向にその表面から底面を経て、p−型半導体基板21の内部に至っている(段落[0021])。
レーザ光の受光に伴い、n型半導体層22に発生した少数キャリアである正孔27は、n型半導体層22の周縁に生じた空乏層まで拡散により移動する。この関連技術では、n型半導体層22とp−型半導体基板21およびP+型分離層23との界面近傍に生じた空乏層30とともに、p+型表面拡散層12の周囲にも空乏層20が広がっている。このため、正孔27の拡散走行時間は、n型半導体層22の厚さ方向については約半分に短縮される(段落[0023])。
また、関連する光電子集積回路として、例えば特許文献2に記載されたものがある。同文献に記載された光電子集積回路を図6に示す。図6は光電子集積回路の概略断面図であり、半導体基板としてシリコン基板、受光素子としてpinフォトダイオード、発光素子としての半導体発光素子が同一基板上に構成されている。
この光集積回路に用いられているフォトダイオードにおいて、受光面61から入射した入射光62は、カソード層55とアノードであるシリコン基板41で吸収され、これにより電子と正孔の対が発生する。この時、フォトダイオード44に逆バイアスを印加すると、低不純物濃度であるシリコン基板41側に空乏層が広がり、空乏層近傍で発生した電子と正孔の対のうち、電子は、カソード層55からカソードコンタクト層57に、正孔は、分離層54を経由してアノードコンタクト層59に、拡散またはドリフトすることにより、それぞれ分離されて到達する光電流が発生する。この光電流を受けて、npnトランジスタや抵抗素子や容量素子により形成された電子回路により、増幅や信号処理されて出力され、光ディスクの記録や再生信号となる(段落[0013])。
特開2001−135849号公報
特開2004−349432号公報
しかしながら、上記特許文献記載の関連技術は、以下の点で改善の余地を有していた。
フォトダイオードの高感度・高速応答を実現するには、受光部の半導体層に空乏層を拡大することが必要となる。特許文献1では、n型半導体層22の表面に、p+型表面拡散層32を設け、逆バイアスを印加することにより空乏層を多少拡げている。しかしp+型表面拡散層は全面でなく、また空乏層がn型拡散層22には広がるが、p+型表面拡散層32にはほとんど広がらないため充分ではない。
フォトダイオードの高感度・高速応答を実現するには、受光部の半導体層に空乏層を拡大することが必要となる。特許文献1では、n型半導体層22の表面に、p+型表面拡散層32を設け、逆バイアスを印加することにより空乏層を多少拡げている。しかしp+型表面拡散層は全面でなく、また空乏層がn型拡散層22には広がるが、p+型表面拡散層32にはほとんど広がらないため充分ではない。
フォトダイオードに印加するバイアス電圧を変えないで受光部の空乏層を拡大するには、受光部の不純物濃度を下げる方法が一般的である。しかし、不純物濃度を下げすぎると表面が反転してリーク電流が増大する不具合が生じるため、この方法にも限界がある。特許文献2にも、図6に示すようにp−型半導体層71上にn型半導体層55を有するフォトダイオードが示されている。しかしn型半導体層55には、npnトランジスタの領域となるため低濃度化はできず、n型半導体層55側に空乏層を大きく拡げることはできなかった。
本発明によれば、第1導電型半導体基板と、その半導体基板の表層に形成された第1導電型高濃度不純物埋込層と、その第1導電型高濃度不純物埋込層の表層に形成された第1導電型低濃度不純物層と、その第1導電型低濃度半導体層の内に設けられ、その第1導電型高濃度不純物埋込層に接していない第2導電型低濃度不純物層と、その第2導電型低濃度不純物層の内に設けられ、その第1導電型低濃度不純物層に接していない第2導電型高濃度不純物層と、を有する光半導体装置、が提供される。
この発明によれば、第1導電型半導体基板の表層に、第1導電型高濃度不純物埋込層を形成する工程と、その第1導電型高濃度不純物埋込層の上に第1導電型低濃度不純物層を形成する工程と、その第1導電型低濃度不純物層の一部に、その第1導電型低濃度不純物層の上面と、その第1導電型高濃度不純物埋込層に面する第1導電型高濃度不純物層を形成する工程と、その第1導電型低濃度不純物層の内に、その第1導電型高濃度不純物埋込層及びその第1導電型高濃度不純物層に接しないように第2導電型低濃度不純物層を形成する工程と、その第2導電型低濃度不純物層の内に、その第1導電型低濃度不純物層に接しないように第2導電型高濃度不純物層を形成する工程と、を有する光半導体装置の製造方法、が提供される。
本発明によれば、光半導体装置の受光領域にp−型不純物層とn−型不純物層の接合が設けられているので、その接合に逆バイアスが印加された場合、ほぼ同じ厚さの空乏層が両方の低濃度不純物領域に広がり、高感度・高速応答の光半導体装置を実現できる。
本発明によれば、受光領域のpn接合に、逆バイアスを印加した場合に、p型低濃度不純物層とn型低濃度不純物層の両方に、ほぼ同じ厚さの空乏層を広げることができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
はじめに、本実施形態の光半導体装置に用いるフォトダイオードの構成について図1を用いて説明する。本実施の形態による光半導体装置は、第1導電型半導体基板(p−型半導体基板)1と、第1導電型半導体基板(p−型半導体基板)1の表層に形成された第1導電型高濃度不純物埋込層(p+型埋込層)2と、第1導電型高濃度不純物埋込層(p+型埋込層)2の表層に形成された第1導電型低濃度不純物層(p−型半導体層)3と、第1導電型低濃度不純物層(p−型半導体層)3の内に設けられ、第1導電型高濃度不純物埋込層(p+型埋込層)2に接していない第2導電型低濃度不純物層(n−型拡散層)5と、第2導電型低濃度不純物層(n−型拡散層)5の内に設けられ、第1導電型低濃度不純物層(p−型半導体層)3に接していない第2導電型高濃度不純物層(n+型拡散層)6と、を有する。
このように受光領域として、p型及びn型が共に不純物濃度、印加バイアス電圧が同等条件の場合、空乏層幅が大きくなる。その結果として、高感度・高速応答が実現できる。
尚、上記第1導電型低濃度不純物層(pー型半導体層)3内に、第1導電型低濃度不純物層(pー型半導体層)3の上面と第1導電型高濃度不純物埋込層(p+型埋込層)2に面する第1導電型高濃度不純物層(p+型分離層)4を設けてもよい。
この構成により、光半導体装置の一主面から電極を取り出すことができるようになる。すなわち、第1導電型高濃度不純物層(p+型分離層)4に接続された第1の電極(アノード電極)8と、第2導電型高濃度不純物層(n+型拡散層)6に接続された第2の電極(カソード電極)9とを、有する光半導体装置が提供できる。
また、上記第1導電型低濃度不純物層(p−型半導体層)3と、第2導電型低濃度不純物層(n−型拡散層)5と、第2導電型高濃度不純物層(n+型拡散層)6及び第1導電型高濃度不純物層(p+型分離層)4それぞれの上に絶縁膜7を有してもよい。この絶縁膜7は、酸化膜、その酸化膜上のリンガラス等の表面安定化膜、さらには窒化膜、ポリィミド膜等の表面保護膜との複合の絶縁膜であってもよい。これ等の絶縁膜により、接合が保護され、安定したフォトダイオード特性を得ることができる。
図1に示すように、第1導電型高濃度不純物層(p+型分離層)4上及び第2導電型高濃度不純物層(n+型拡散層)6上の酸化膜からなる絶縁膜7を、フォトリソグラフィーにより選択的にエッチングして、穴を開ける。続いて、それぞれ第1導電型高濃度不純物層(p+型分離層)4と第2導電型高濃度不純物層(n+型拡散層)6に接続された第1の電極(アノード電極)8と、第2の電極(カソード電極)9をそれぞれ絶縁膜7上に設けてもよい。
これらの電極により、光半導体装置の上面からフォトダイオードに逆バイアスを印加できる。すなわち、第1導電型高濃度不純物層(p+型分離層)4に接続された第1電極(アノード電極)8には負の電圧を、第2導電型高濃度不純物層(n+型拡散層)6に接続された第2電極(カソード電極)9には正の電圧を同等条件で印加する。
深さ方向にのみに層構造を形成してもよいが、受光部表面での量子効率を向上するためには、図2の櫛型、図3の格子型構造のように拡散層を2次元平面的に周期構造として形成し、フォトダイオード最表面に空乏層が発生している。
図2に、受光表面に空乏層が発生する構造の一例を示す。第1導電型高濃度不純物層(p+型分離層)4と第2導電型高濃度不純物層(n+型拡散層)6が櫛型状に形成されている。第1導電型高濃度不純物層(p+型分離層)4には第1の電極(アノード電極)8が、第2導電型高濃度不純物層(n+型拡散層)6には第2の電極(カソード電極)9が接続されている。第1の電極(アノード電極)8と、第2の電極(カソード電極)9に所定の逆バイアス電圧を同等に印加すると、第1導電型高濃度不純物層(p+型分離層)4と第2導電型高濃度不純物層(n+型拡散層)6に挾まれた、第1導電型低濃度不純物層(p−型半導体層)3と第2導電型低濃度不純物層(n−型拡散層)5にはそれぞれほぼ同じ厚さの空乏層が発生し、厚い空乏層を受光表面に形成することができる。
図3は受光表面に空乏層が発生する複数の格子構造例である。第1導電型高濃度不純物層(p+型分離層)4が各格子状に第1導電型低濃度不純物層(p−型半導体層)3の周りを取り囲み、第1の電極(アノード電極)8に接続されている。複数の第2導電型高濃度不純物層(n+型拡散層)6が各格子の中央に存在し、複数の第2導電型高濃度不純物層(n+型拡散層)6が第2の電極(カソード電極)9に接続されている。第1の電極(アノード電極)8と第2の電極(カソード電極)9に所定の逆バイアス電圧を同等に印加すると各格子の第2導電型高濃度不純物層(n+型拡散層)6と第1導電型高濃度不純物層(p+型分離層)4の間に挟まれた第1導電型低濃度不純物層(p−型半導体層)3と第2導電型低濃度不純物層(n−型拡散層)5には、それぞれほぼ同じ厚さの空乏層が発生し、厚い空乏層を受光表面に形成することができる。
ここで各層の濃度は、例えば第1導電型高濃度不純物層(p+型分離層)4と第2導電型高濃度不純物層(n+型拡散層)6の濃度はそれぞれ1E19cm−3程度、第1導電型低濃度不純物層(p−型半導体層)3と第2導電型低濃度不純物層(n−型拡散層)5の濃度はそれぞれ1E15cm−3程度となっている。
尚、第1導電型低濃度不純物層(p−型半導体層)3の幅と第2導電型低濃度不純物層(n−型拡散層)5の幅は、第1の電極(アノード電極)8と第2の電極(カソード電極)9の間に所望の逆バイアスを印加した際に形成される空乏層の幅とそれぞれ一致するように設計することが望ましい。何故なら上記それぞれの拡散層幅がそれぞれの空乏層幅より小さい場合、空乏層領域が減少して、感度・応答速度の低下を招き、逆に拡散層幅が空乏層幅より大きい場合、空乏化していない中性領域、すなわち無電界領域が受光領域中に残存し、応答速度の低下を招くからである。
上記したように第1導電型低濃度不純物層(p−型半導体層)3と第2導電型低濃度不純物層(n−型拡散層)5の濃度はそれぞれ1E15cm−3である。この濃度は低いほど望ましいが、ダイオードの逆リーク電流が許容できる範囲にしなければならないという制限を受ける。印加するバイアス電圧は2.0Vであり、バイアス電圧も高いほど望ましいが、ダイオードの逆リーク電流が許容できる範囲内という制限を受ける。
図4に上記条件で、第1の電極(アノード電極)8と第2の電極(カソード電極)9の間に逆バイアスを印加した場合の状態を示す。両低濃度層に広がる空乏層幅は各々1.3μm、合計2.6μm(図4の10の箇所)となる。深さ方向に関しても、同様の思想で設計する。
この状態でフォトダイオードが受光すると、電子・正孔対として発生した電子11はカソード電極9に向かって、正孔はアノード電極8に向かってそれぞれ空乏層内を高速にドリフト移動し、低抵抗の高濃度層を経て電極に収集される。
次に本実施の形態の製造方法について説明する。本実施の形態に係る光半導体装置の製造方法は、第1導電型半導体基板(p−型半導体基板)1の表層に、第1導電型高濃度不純物埋込層(p+型埋込層)2を形成する工程と、第1導電型高濃度不純物埋込層(p+型埋込層)2の上に第1導電型低濃度不純物層(p−型半導体層)3を形成する工程と、
第1導電型低濃度不純物層(p−型半導体層)3の一部に、第1導電型低濃度不純物層(p−型半導体層)3の上面と、第1導電型高濃度不純物埋込層(p+型埋込層)2に面する第1導電型高濃度不純物層(p+型分離層)4を形成する工程と、第1導電型低濃度不純物層(p−型半導体層)3の内に、第1導電型高濃度不純物埋込層(p+型埋込層)2及び第1導電型高濃度不純物層(p+型分離層)4に接しないように第2導電型低濃度不純物層(n−型拡散層)5を形成する工程と、第2導電型低濃度不純物層(n−型拡散層)5の内に、第1導電型低濃度不純物層(p−型半導体層)3に接しないように第2導電型高濃度不純物層(n+型拡散層)6を形成する工程と、を有する。
第1導電型低濃度不純物層(p−型半導体層)3の一部に、第1導電型低濃度不純物層(p−型半導体層)3の上面と、第1導電型高濃度不純物埋込層(p+型埋込層)2に面する第1導電型高濃度不純物層(p+型分離層)4を形成する工程と、第1導電型低濃度不純物層(p−型半導体層)3の内に、第1導電型高濃度不純物埋込層(p+型埋込層)2及び第1導電型高濃度不純物層(p+型分離層)4に接しないように第2導電型低濃度不純物層(n−型拡散層)5を形成する工程と、第2導電型低濃度不純物層(n−型拡散層)5の内に、第1導電型低濃度不純物層(p−型半導体層)3に接しないように第2導電型高濃度不純物層(n+型拡散層)6を形成する工程と、を有する。
すなわち、まず第1導電型半導体基板(p−型半導体基板)1のウエハを用意し、その一方の全面にボロン等のp型不純物をイオン注入し、押し込み拡散後不純物濃度が約1E19cm−3の第1導電型高濃度不純物埋込層(p+型埋込層)2を形成する。
次に、第1導電型高濃度不純物埋込層(p+型埋込層)2上にエピタキシャル法によりボロン等のp−型不純物をドープし、1E15cm−3の第1導電型低濃度不純物層(p−型半導体層)3を形成する。
そして、第1導電型低濃度不純物層(p−型半導体層)3の上は表面上にレジストを塗布し(図示せず)、フォトリソグラフィーにより、第1導電型高濃度不純物層(p+型分離層)4を形成する領域上のレジストを選択的に除去する。そしてレジストをマスクとして第1導電型高濃度不純物層(p+型分離層)4を形成する領域にボロン等のp型不純物をイオン注入する。
さらに、レジストを除去後、押し込み拡散を行い、第1導電型高濃度不純物埋込層(p+型埋込層)2に接続される共に不純物濃度が1E19cm−3の第1導電型高濃度不純物層(p+型分離層)4を形成する。
続いてレジストをウエハ上に塗布し(図示せず)、フォトリソグラフィーにより、第2導電型低濃度不純物層(n−型拡散層)5を形成する領域上のレジストを選択的に除去する。そしてレジストをマスクとして第2導電型低濃度不純物層(n−型拡散層)5を形成する領域にリン、アンチモン等のn型不純物をイオン注入する。
レジストを除去後、第1導電型高濃度不純物埋込層(p+型埋込層)2及び第1導電型高濃度不純物層(p+型分離層)4に接しないように押し込み拡散を行い、不純物濃度が1E15cm−3の第2導電型低濃度不純物層(n−型拡散層)5を形成する。
さらに、レジストをウエハ上に塗布し(図示せず)、フォトリソグラフィーにより、第2導電型低濃度不純物層(n+型拡散層)6を形成する領域上のレジストを選択的に除去する。そしてレジストをマスクとして第2導電型高濃度不純物層(n+型拡散層)6を形成する領域にリン、アンチモン等のn型不純物をイオン注入する。
レジストを除去後、第1導電型低濃度不純物層(p−型半導体層)3に接しないように押し込み拡散を行い、不純物濃度が1E19cm−3の第2導電型高濃度不純物層(n+型拡散層)6を形成する。
以上図を参照し、実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、第1導電型半導体基板をn−型半導体基板、第1導電型高濃度不純物埋込層をn+型埋込層、第1導電型低濃度不純物層をn−型半導体層、第2導電型低濃度不純物層をp−型拡散層、そして第2導電型高濃度不純物層をp+型拡散層で形成してもよい。その際、第1導電型高濃度不純物層はn+型分離層となる。
たとえば、第1導電型半導体基板をn−型半導体基板、第1導電型高濃度不純物埋込層をn+型埋込層、第1導電型低濃度不純物層をn−型半導体層、第2導電型低濃度不純物層をp−型拡散層、そして第2導電型高濃度不純物層をp+型拡散層で形成してもよい。その際、第1導電型高濃度不純物層はn+型分離層となる。
また、光半導体装置の製造方法として、第1導電型高濃度不純物埋込層(p+型埋込層)2上にエピタキシャル法により第1導電型低濃度不純物(pー型半導体層)3を形成する実施の形態を示した。しかし、前記第1導電型高濃度不純物埋込層(p+型埋込層)2に第2導電体(n型不純物)をイオン注入し、押込拡散後、第1導電型半導体層(pー型半導体層)3を形成することもできる。
1 :第1導電型半導体基板(p−型半導体基板)
2 :第1導電型高濃度不純物埋込層(p+型埋込層)
3 :第1導電型低濃度不純物層(p−型半導体層)
4 :第1導電型高濃度不純物層(p+型分離層)
5 :第2導電型低濃度不純物層(n−型拡散層)
6 :第2導電型高濃度不純物層(n+型拡散層)
7 :絶縁膜
8 :第1の電極(アノード電極)
9 :第2の電極(カソード電極)
10 :空乏層
11 :正孔
12 :電子
2 :第1導電型高濃度不純物埋込層(p+型埋込層)
3 :第1導電型低濃度不純物層(p−型半導体層)
4 :第1導電型高濃度不純物層(p+型分離層)
5 :第2導電型低濃度不純物層(n−型拡散層)
6 :第2導電型高濃度不純物層(n+型拡散層)
7 :絶縁膜
8 :第1の電極(アノード電極)
9 :第2の電極(カソード電極)
10 :空乏層
11 :正孔
12 :電子
Claims (6)
- 第1導電型半導体基板と、
前記第1導電型半導体基板の表層に形成された第1導電型高濃度不純物埋込層と、
前記第1導電型高濃度不純物埋込層の表層に形成された第1導電型低濃度不純物層と、
第1導電型低濃度不純物層の内に設けられ、前記第1導電型高濃度不純物埋込層に接していない第2導電型低濃度不純物層と、
前記第2導電型低濃度不純物層の内に設けられ、前記第1導電型低濃度不純物層に接していない第2導電型高濃度不純物層と、
を有する光半導体装置。 - 請求項1記載の光半導体装置において、
前記第1導電型低濃度不純物層に設けられ、前記第1導電型低濃度不純物層の上面と前記第1導電型高濃度不純物埋込層とに面する第1導電型高濃度不純物層を有する光半導体装置。 - 請求項2記載の光半導体装置において、
前記第1導電型高濃度不純物層に接続された第1電極と、
前記第2導電型高濃度不純物層に接続された第2電極と、
を有する光半導体装置。 - 請求項3記載の光半導体装置において、
前記第1導電型低濃度不純物層、前記第2導電型低濃度不純物層、前記第2導電型高濃度不純物層及び前記第1導電型高濃度不純物層のそれぞれの表層に、絶縁膜を有する光半導体装置。 - 請求項1乃至4いずれかに記載の光半導体装置において、
前記第1導電型高濃度不純物層と前記第2導電型高濃度不純物層との間に逆バイアス電圧を印加した際に、前記第1導電型低濃度不純物層と、前記第2導電型低濃度不純物層には、ほぼ同じ厚さの空乏層が発生する光半導体装置。 - 第1導電型半導体基板の表層に、第1導電型高濃度不純物埋込層を形成する工程と、
前記第1導電型高濃度不純物埋込層の上に第1導電型低濃度不純物層を形成する工程と、
前記第1導電型低濃度不純物層の一部に、前記第1導電型低濃度不純物層の上面と、前記第1導電型高濃度不純物埋込層に面する第1導電型高濃度不純物層を形成する工程と、
前記第1導電型低濃度不純物層の内に、前記第1導電型高濃度不純物埋込層及び前記第1導電型高濃度不純物層に接しないように第2導電型低濃度不純物層を形成する工程と、
前記第2導電型低濃度不純物層の内に、前記第1導電型低濃度不純物層に接しないように第2導電型高濃度不純物層を形成する工程と、
を有する光半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008269879A JP2010098239A (ja) | 2008-10-20 | 2008-10-20 | 光半導体装置及び光半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008269879A JP2010098239A (ja) | 2008-10-20 | 2008-10-20 | 光半導体装置及び光半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010098239A true JP2010098239A (ja) | 2010-04-30 |
Family
ID=42259699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008269879A Pending JP2010098239A (ja) | 2008-10-20 | 2008-10-20 | 光半導体装置及び光半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010098239A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101680147B1 (ko) | 2015-03-09 | 2016-11-29 | 퍼스트 실리콘 주식회사 | 고내압 고속 스위칭 다이오드 |
CN111180576A (zh) * | 2018-11-09 | 2020-05-19 | 艾普凌科有限公司 | 半导体装置 |
WO2022202006A1 (ja) * | 2021-03-25 | 2022-09-29 | ソニーセミコンダクタソリューションズ株式会社 | 光電変換素子及びその製造方法並びに撮像装置 |
-
2008
- 2008-10-20 JP JP2008269879A patent/JP2010098239A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101680147B1 (ko) | 2015-03-09 | 2016-11-29 | 퍼스트 실리콘 주식회사 | 고내압 고속 스위칭 다이오드 |
CN111180576A (zh) * | 2018-11-09 | 2020-05-19 | 艾普凌科有限公司 | 半导体装置 |
WO2022202006A1 (ja) * | 2021-03-25 | 2022-09-29 | ソニーセミコンダクタソリューションズ株式会社 | 光電変換素子及びその製造方法並びに撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4609430B2 (ja) | アバランシェフォトダイオード | |
KR100253820B1 (ko) | 포토디텍터 및 그의 제조방법 | |
JP3837606B2 (ja) | アバランシェフォトダイオードの製造方法 | |
KR100670828B1 (ko) | 적외선 레이저 레이다의 영상 신호를 검출하기 위한 광검출기 및 그 제조방법 | |
JP2006237610A (ja) | アバランシェフォトダイオードの製造方法 | |
JP2009033043A (ja) | 光半導体装置 | |
JP2006040919A (ja) | アバランシェフォトダイオード | |
JP2009252769A (ja) | 半導体受光素子 | |
JP4861388B2 (ja) | アバランシェホトダイオード | |
JP2010098239A (ja) | 光半導体装置及び光半導体装置の製造方法 | |
KR100898621B1 (ko) | 향상된 감도를 가진 광반도체장치 | |
JP4985298B2 (ja) | アバランシェフォトダイオード | |
JP2005159366A (ja) | フォトダイオード及びその製造方法 | |
JP2008193037A (ja) | フォトディテクタおよびその作製方法 | |
JP4127815B2 (ja) | アバランシェフォトダイオード | |
CN112289883B (zh) | 一种三维半导体雪崩光电探测芯片及其制备方法 | |
JP2004179469A (ja) | 光半導体装置 | |
JP6194524B2 (ja) | ノイズ電流を抑制したフォトダイオード及びそれを形成する方法 | |
JP4191564B2 (ja) | アバランシ・フォトダイオード | |
JP5303793B2 (ja) | フォトダイオード | |
JP2700356B2 (ja) | 受光素子 | |
JP2957837B2 (ja) | 受光素子および回路内蔵受光素子 | |
KR101705725B1 (ko) | 저전압 고이득 고속 광 검출기 및 그의 제조방법 | |
US20240154053A1 (en) | Ge on si photodetector with gain | |
JP2018142581A (ja) | 半導体装置の製造方法、半導体装置 |