JP2010098239A - 光半導体装置及び光半導体装置の製造方法 - Google Patents

Abstract

【課題】ｐ⁻型半導体層とｎ⁻半導体層側の両方に空乏層を拡大することができる光半導体装置を提供する。
【解決手段】第１導電型半導体基板（ｐ⁻半導体基板）１と、第１導電型半導体基板（ｐ⁻半導体基板）１の表層に形成された第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２と、第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２の表層に形成された第１導電型低濃度不純物層（ｐ⁻型半導体層）３と，第１導電型低濃度不純物層（ｐ⁻型半導体層）３の内に設けられ、第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２に接していない第２導電型低濃度不純物層（ｎ⁻型拡散層）５と、第２導電型低濃度不純物層（ｎ⁻型拡散層）５の内に設けられ、第１導電型低濃度不純物層（ｐ⁻型拡散層）３に接していない第２導電型高濃度不純物層（ｎ^＋型拡散層）６と、を有する。
【選択図】図１

Description

本発明は、光半導体装置に関し、特に高感度、高速応答の性能を有する受光装置（フォトダイオード）に関する。

関連する受光装置としては、例えば特許文献１に記載されたものがある。同文献に記載された受光装置を図５に示す。この受光装置は、ｐ⁻型半導体基板２１上にエピタキシャル成長により形成されたｎ型半導体層２２の表面に、ｐ^＋型表面拡散層３２と、ｎ型半導体層より、不純物濃度が高いｎ^＋型表面拡散層３１とが互いに接しないように、すなわち離間して交互に形成されている。これらの表面拡散層が形成された受光領域は、ｐ^＋型分離層２３に囲まれている。ｐ^＋型分離層２３は、ｎ型半導体層２２の厚さ方向にその表面から底面を経て、ｐ⁻型半導体基板２１の内部に至っている（段落[００２１]）。

レーザ光の受光に伴い、ｎ型半導体層２２に発生した少数キャリアである正孔２７は、ｎ型半導体層２２の周縁に生じた空乏層まで拡散により移動する。この関連技術では、ｎ型半導体層２２とｐ⁻型半導体基板２１およびＰ^＋型分離層２３との界面近傍に生じた空乏層３０とともに、ｐ^＋型表面拡散層１２の周囲にも空乏層２０が広がっている。このため、正孔２７の拡散走行時間は、ｎ型半導体層２２の厚さ方向については約半分に短縮される（段落[００２３]）。

また、関連する光電子集積回路として、例えば特許文献２に記載されたものがある。同文献に記載された光電子集積回路を図６に示す。図６は光電子集積回路の概略断面図であり、半導体基板としてシリコン基板、受光素子としてｐｉｎフォトダイオード、発光素子としての半導体発光素子が同一基板上に構成されている。

この光集積回路に用いられているフォトダイオードにおいて、受光面６１から入射した入射光６２は、カソード層５５とアノードであるシリコン基板４１で吸収され、これにより電子と正孔の対が発生する。この時、フォトダイオード４４に逆バイアスを印加すると、低不純物濃度であるシリコン基板４１側に空乏層が広がり、空乏層近傍で発生した電子と正孔の対のうち、電子は、カソード層５５からカソードコンタクト層５７に、正孔は、分離層５４を経由してアノードコンタクト層５９に、拡散またはドリフトすることにより、それぞれ分離されて到達する光電流が発生する。この光電流を受けて、ｎｐｎトランジスタや抵抗素子や容量素子により形成された電子回路により、増幅や信号処理されて出力され、光ディスクの記録や再生信号となる（段落[００１３]）。
特開２００１−１３５８４９号公報 特開２００４−３４９４３２号公報

しかしながら、上記特許文献記載の関連技術は、以下の点で改善の余地を有していた。
フォトダイオードの高感度・高速応答を実現するには、受光部の半導体層に空乏層を拡大することが必要となる。特許文献１では、ｎ型半導体層２２の表面に、ｐ^＋型表面拡散層３２を設け、逆バイアスを印加することにより空乏層を多少拡げている。しかしｐ^＋型表面拡散層は全面でなく、また空乏層がｎ型拡散層２２には広がるが、ｐ^＋型表面拡散層３２にはほとんど広がらないため充分ではない。

フォトダイオードに印加するバイアス電圧を変えないで受光部の空乏層を拡大するには、受光部の不純物濃度を下げる方法が一般的である。しかし、不純物濃度を下げすぎると表面が反転してリーク電流が増大する不具合が生じるため、この方法にも限界がある。特許文献２にも、図６に示すようにｐ⁻型半導体層７１上にｎ型半導体層５５を有するフォトダイオードが示されている。しかしｎ型半導体層５５には、ｎｐｎトランジスタの領域となるため低濃度化はできず、ｎ型半導体層５５側に空乏層を大きく拡げることはできなかった。

本発明によれば、第１導電型半導体基板と、その半導体基板の表層に形成された第１導電型高濃度不純物埋込層と、その第１導電型高濃度不純物埋込層の表層に形成された第１導電型低濃度不純物層と、その第１導電型低濃度半導体層の内に設けられ、その第１導電型高濃度不純物埋込層に接していない第２導電型低濃度不純物層と、その第２導電型低濃度不純物層の内に設けられ、その第１導電型低濃度不純物層に接していない第２導電型高濃度不純物層と、を有する光半導体装置、が提供される。

この発明によれば、第１導電型半導体基板の表層に、第１導電型高濃度不純物埋込層を形成する工程と、その第１導電型高濃度不純物埋込層の上に第１導電型低濃度不純物層を形成する工程と、その第１導電型低濃度不純物層の一部に、その第１導電型低濃度不純物層の上面と、その第１導電型高濃度不純物埋込層に面する第１導電型高濃度不純物層を形成する工程と、その第１導電型低濃度不純物層の内に、その第１導電型高濃度不純物埋込層及びその第１導電型高濃度不純物層に接しないように第２導電型低濃度不純物層を形成する工程と、その第２導電型低濃度不純物層の内に、その第１導電型低濃度不純物層に接しないように第２導電型高濃度不純物層を形成する工程と、を有する光半導体装置の製造方法、が提供される。

本発明によれば、光半導体装置の受光領域にｐ⁻型不純物層とｎ⁻型不純物層の接合が設けられているので、その接合に逆バイアスが印加された場合、ほぼ同じ厚さの空乏層が両方の低濃度不純物領域に広がり、高感度・高速応答の光半導体装置を実現できる。

本発明によれば、受光領域のｐｎ接合に、逆バイアスを印加した場合に、ｐ型低濃度不純物層とｎ型低濃度不純物層の両方に、ほぼ同じ厚さの空乏層を広げることができる。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

はじめに、本実施形態の光半導体装置に用いるフォトダイオードの構成について図１を用いて説明する。本実施の形態による光半導体装置は、第１導電型半導体基板（ｐ⁻型半導体基板）１と、第１導電型半導体基板（ｐ⁻型半導体基板）１の表層に形成された第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２と、第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２の表層に形成された第１導電型低濃度不純物層（ｐ⁻型半導体層）３と、第１導電型低濃度不純物層（ｐ⁻型半導体層）３の内に設けられ、第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２に接していない第２導電型低濃度不純物層（ｎ⁻型拡散層）５と、第２導電型低濃度不純物層（ｎ⁻型拡散層）５の内に設けられ、第１導電型低濃度不純物層（ｐ⁻型半導体層）３に接していない第２導電型高濃度不純物層（ｎ^＋型拡散層）６と、を有する。

このように受光領域として、ｐ型及びｎ型が共に不純物濃度、印加バイアス電圧が同等条件の場合、空乏層幅が大きくなる。その結果として、高感度・高速応答が実現できる。

尚、上記第１導電型低濃度不純物層（ｐ^ー型半導体層）３内に、第１導電型低濃度不純物層（ｐ^ー型半導体層）３の上面と第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２に面する第１導電型高濃度不純物層（ｐ^＋型分離層）４を設けてもよい。

この構成により、光半導体装置の一主面から電極を取り出すことができるようになる。すなわち、第１導電型高濃度不純物層（ｐ^＋型分離層）４に接続された第１の電極（アノード電極）８と、第２導電型高濃度不純物層（ｎ^＋型拡散層）６に接続された第２の電極（カソード電極）９とを、有する光半導体装置が提供できる。

また、上記第１導電型低濃度不純物層（ｐ⁻型半導体層）３と、第２導電型低濃度不純物層（ｎ⁻型拡散層）５と、第２導電型高濃度不純物層（ｎ^＋型拡散層）６及び第１導電型高濃度不純物層（ｐ^＋型分離層）４それぞれの上に絶縁膜７を有してもよい。この絶縁膜７は、酸化膜、その酸化膜上のリンガラス等の表面安定化膜、さらには窒化膜、ポリィミド膜等の表面保護膜との複合の絶縁膜であってもよい。これ等の絶縁膜により、接合が保護され、安定したフォトダイオード特性を得ることができる。

図１に示すように、第１導電型高濃度不純物層（ｐ^＋型分離層）４上及び第２導電型高濃度不純物層（ｎ^＋型拡散層）６上の酸化膜からなる絶縁膜７を、フォトリソグラフィーにより選択的にエッチングして、穴を開ける。続いて、それぞれ第１導電型高濃度不純物層（ｐ^＋型分離層）４と第２導電型高濃度不純物層（ｎ^＋型拡散層）６に接続された第１の電極（アノード電極）８と、第２の電極（カソード電極）９をそれぞれ絶縁膜７上に設けてもよい。

これらの電極により、光半導体装置の上面からフォトダイオードに逆バイアスを印加できる。すなわち、第１導電型高濃度不純物層（ｐ^＋型分離層）４に接続された第１電極（アノード電極）８には負の電圧を、第２導電型高濃度不純物層（ｎ^＋型拡散層）６に接続された第２電極（カソード電極）９には正の電圧を同等条件で印加する。

深さ方向にのみに層構造を形成してもよいが、受光部表面での量子効率を向上するためには、図２の櫛型、図３の格子型構造のように拡散層を２次元平面的に周期構造として形成し、フォトダイオード最表面に空乏層が発生している。

図２に、受光表面に空乏層が発生する構造の一例を示す。第１導電型高濃度不純物層（ｐ^＋型分離層）４と第２導電型高濃度不純物層（ｎ^＋型拡散層）６が櫛型状に形成されている。第１導電型高濃度不純物層（ｐ^＋型分離層）４には第１の電極（アノード電極）８が、第２導電型高濃度不純物層（ｎ^＋型拡散層）６には第２の電極（カソード電極）９が接続されている。第１の電極（アノード電極）８と、第２の電極（カソード電極）９に所定の逆バイアス電圧を同等に印加すると、第１導電型高濃度不純物層（ｐ^＋型分離層）４と第２導電型高濃度不純物層（ｎ^＋型拡散層）６に挾まれた、第１導電型低濃度不純物層（ｐ⁻型半導体層）３と第２導電型低濃度不純物層（ｎ⁻型拡散層）５にはそれぞれほぼ同じ厚さの空乏層が発生し、厚い空乏層を受光表面に形成することができる。

図３は受光表面に空乏層が発生する複数の格子構造例である。第１導電型高濃度不純物層（ｐ^＋型分離層）４が各格子状に第１導電型低濃度不純物層（ｐ⁻型半導体層）３の周りを取り囲み、第１の電極（アノード電極）８に接続されている。複数の第２導電型高濃度不純物層（ｎ^＋型拡散層）６が各格子の中央に存在し、複数の第２導電型高濃度不純物層（ｎ^＋型拡散層）６が第２の電極（カソード電極）９に接続されている。第１の電極（アノード電極）８と第２の電極（カソード電極）９に所定の逆バイアス電圧を同等に印加すると各格子の第２導電型高濃度不純物層（ｎ^＋型拡散層）６と第１導電型高濃度不純物層（ｐ^＋型分離層）４の間に挟まれた第１導電型低濃度不純物層（ｐ⁻型半導体層）３と第２導電型低濃度不純物層（ｎ⁻型拡散層）５には、それぞれほぼ同じ厚さの空乏層が発生し、厚い空乏層を受光表面に形成することができる。

ここで各層の濃度は、例えば第１導電型高濃度不純物層（ｐ^＋型分離層）４と第２導電型高濃度不純物層（ｎ^＋型拡散層）６の濃度はそれぞれ１Ｅ１９ｃｍ^−３程度、第１導電型低濃度不純物層（ｐ⁻型半導体層）３と第２導電型低濃度不純物層（ｎ⁻型拡散層）５の濃度はそれぞれ１Ｅ１５ｃｍ^−３程度となっている。

尚、第１導電型低濃度不純物層（ｐ⁻型半導体層）３の幅と第２導電型低濃度不純物層（ｎ⁻型拡散層）５の幅は、第１の電極（アノード電極）８と第２の電極（カソード電極）９の間に所望の逆バイアスを印加した際に形成される空乏層の幅とそれぞれ一致するように設計することが望ましい。何故なら上記それぞれの拡散層幅がそれぞれの空乏層幅より小さい場合、空乏層領域が減少して、感度・応答速度の低下を招き、逆に拡散層幅が空乏層幅より大きい場合、空乏化していない中性領域、すなわち無電界領域が受光領域中に残存し、応答速度の低下を招くからである。

上記したように第１導電型低濃度不純物層（ｐ⁻型半導体層）３と第２導電型低濃度不純物層（ｎ⁻型拡散層）５の濃度はそれぞれ１Ｅ１５ｃｍ^−３である。この濃度は低いほど望ましいが、ダイオードの逆リーク電流が許容できる範囲にしなければならないという制限を受ける。印加するバイアス電圧は２．０Ｖであり、バイアス電圧も高いほど望ましいが、ダイオードの逆リーク電流が許容できる範囲内という制限を受ける。

図４に上記条件で、第１の電極（アノード電極）８と第２の電極（カソード電極）９の間に逆バイアスを印加した場合の状態を示す。両低濃度層に広がる空乏層幅は各々１．３μｍ、合計２．６μｍ（図４の１０の箇所）となる。深さ方向に関しても、同様の思想で設計する。

この状態でフォトダイオードが受光すると、電子・正孔対として発生した電子１１はカソード電極9に向かって、正孔はアノード電極８に向かってそれぞれ空乏層内を高速にドリフト移動し、低抵抗の高濃度層を経て電極に収集される。

次に本実施の形態の製造方法について説明する。本実施の形態に係る光半導体装置の製造方法は、第１導電型半導体基板（ｐ⁻型半導体基板）１の表層に、第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２を形成する工程と、第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２の上に第１導電型低濃度不純物層（ｐ⁻型半導体層）３を形成する工程と、
第１導電型低濃度不純物層（ｐ⁻型半導体層）３の一部に、第１導電型低濃度不純物層（ｐ⁻型半導体層）３の上面と、第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２に面する第１導電型高濃度不純物層（ｐ^＋型分離層）4を形成する工程と、第１導電型低濃度不純物層（ｐ⁻型半導体層）３の内に、第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２及び第１導電型高濃度不純物層（ｐ^＋型分離層）４に接しないように第２導電型低濃度不純物層（ｎ⁻型拡散層）５を形成する工程と、第２導電型低濃度不純物層（ｎ⁻型拡散層）５の内に、第１導電型低濃度不純物層（ｐ⁻型半導体層）３に接しないように第２導電型高濃度不純物層（ｎ^＋型拡散層）６を形成する工程と、を有する。

すなわち、まず第１導電型半導体基板（ｐ⁻型半導体基板）１のウエハを用意し、その一方の全面にボロン等のｐ型不純物をイオン注入し、押し込み拡散後不純物濃度が約１Ｅ１９ｃｍ^−３の第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２を形成する。

次に、第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２上にエピタキシャル法によりボロン等のｐ⁻型不純物をドープし、１Ｅ１５ｃｍ^−３の第１導電型低濃度不純物層（ｐ⁻型半導体層）３を形成する。

そして、第１導電型低濃度不純物層（ｐ⁻型半導体層）３の上は表面上にレジストを塗布し（図示せず）、フォトリソグラフィーにより、第１導電型高濃度不純物層（ｐ^＋型分離層）４を形成する領域上のレジストを選択的に除去する。そしてレジストをマスクとして第１導電型高濃度不純物層（ｐ^＋型分離層）４を形成する領域にボロン等のｐ型不純物をイオン注入する。

さらに、レジストを除去後、押し込み拡散を行い、第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２に接続される共に不純物濃度が１Ｅ１９ｃｍ^−３の第１導電型高濃度不純物層（ｐ^＋型分離層）４を形成する。

続いてレジストをウエハ上に塗布し（図示せず）、フォトリソグラフィーにより、第２導電型低濃度不純物層（ｎ⁻型拡散層）５を形成する領域上のレジストを選択的に除去する。そしてレジストをマスクとして第２導電型低濃度不純物層（ｎ⁻型拡散層）５を形成する領域にリン、アンチモン等のｎ型不純物をイオン注入する。

レジストを除去後、第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２及び第１導電型高濃度不純物層（ｐ^＋型分離層）4に接しないように押し込み拡散を行い、不純物濃度が１Ｅ１５ｃｍ^−３の第２導電型低濃度不純物層（ｎ⁻型拡散層）５を形成する。

さらに、レジストをウエハ上に塗布し（図示せず）、フォトリソグラフィーにより、第２導電型低濃度不純物層（ｎ^＋型拡散層）６を形成する領域上のレジストを選択的に除去する。そしてレジストをマスクとして第２導電型高濃度不純物層（ｎ^＋型拡散層）６を形成する領域にリン、アンチモン等のｎ型不純物をイオン注入する。

レジストを除去後、第１導電型低濃度不純物層（ｐ⁻型半導体層）３に接しないように押し込み拡散を行い、不純物濃度が１Ｅ１９ｃｍ^−３の第２導電型高濃度不純物層（ｎ^＋型拡散層）６を形成する。

以上図を参照し、実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、第１導電型半導体基板をｎ⁻型半導体基板、第１導電型高濃度不純物埋込層をｎ^＋型埋込層、第１導電型低濃度不純物層をｎ⁻型半導体層、第２導電型低濃度不純物層をｐ⁻型拡散層、そして第２導電型高濃度不純物層をｐ^＋型拡散層で形成してもよい。その際、第１導電型高濃度不純物層はｎ^＋型分離層となる。

また、光半導体装置の製造方法として、第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２上にエピタキシャル法により第１導電型低濃度不純物（ｐ^ー型半導体層）３を形成する実施の形態を示した。しかし、前記第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）２に第２導電体（ｎ型不純物）をイオン注入し、押込拡散後、第１導電型半導体層（ｐ^ー型半導体層）３を形成することもできる。

実施の形態に係る不純物の型、濃度を模式的に示した断面図である。 実施の形態に係る周期的な櫛形の拡散層を示した平面図である。 実施の形態に係る周期的な格子型の拡散層を示した平面図である。 実施の形態に係る第１の電極（アノード電極）と第２の電極（カソード電極）の間に逆バイアスを印加し、両低濃度層に空乏層が形成されたことを示す断面図である。 関連技術に係る受光装置の一形態を示す断面図である。 関連技術に係る光電子集積回路の概略断面図である。

符号の説明

１ ：第１導電型半導体基板（ｐ⁻型半導体基板）
２ ：第１導電型高濃度不純物埋込層（ｐ^＋型埋込層）
３ ：第１導電型低濃度不純物層（ｐ⁻型半導体層）
４ ：第１導電型高濃度不純物層（ｐ^＋型分離層）
５ ：第２導電型低濃度不純物層（ｎ⁻型拡散層）
６ ：第２導電型高濃度不純物層（ｎ^＋型拡散層）
７ ：絶縁膜
８ ：第１の電極（アノード電極）
９ ：第２の電極（カソード電極）
１０ ：空乏層
１１ ：正孔
１２ ：電子

Claims (6)

1. 第１導電型半導体基板と、
   前記第１導電型半導体基板の表層に形成された第１導電型高濃度不純物埋込層と、
   前記第１導電型高濃度不純物埋込層の表層に形成された第１導電型低濃度不純物層と、
   第１導電型低濃度不純物層の内に設けられ、前記第１導電型高濃度不純物埋込層に接していない第２導電型低濃度不純物層と、
   前記第２導電型低濃度不純物層の内に設けられ、前記第１導電型低濃度不純物層に接していない第２導電型高濃度不純物層と、
   を有する光半導体装置。
2. 請求項１記載の光半導体装置において、
   前記第１導電型低濃度不純物層に設けられ、前記第１導電型低濃度不純物層の上面と前記第１導電型高濃度不純物埋込層とに面する第１導電型高濃度不純物層を有する光半導体装置。
3. 請求項２記載の光半導体装置において、
   前記第１導電型高濃度不純物層に接続された第１電極と、
   前記第２導電型高濃度不純物層に接続された第２電極と、
   を有する光半導体装置。
4. 請求項３記載の光半導体装置において、
   前記第１導電型低濃度不純物層、前記第２導電型低濃度不純物層、前記第２導電型高濃度不純物層及び前記第１導電型高濃度不純物層のそれぞれの表層に、絶縁膜を有する光半導体装置。
5. 請求項１乃至４いずれかに記載の光半導体装置において、
   前記第１導電型高濃度不純物層と前記第２導電型高濃度不純物層との間に逆バイアス電圧を印加した際に、前記第１導電型低濃度不純物層と、前記第２導電型低濃度不純物層には、ほぼ同じ厚さの空乏層が発生する光半導体装置。
6. 第１導電型半導体基板の表層に、第１導電型高濃度不純物埋込層を形成する工程と、
   前記第１導電型高濃度不純物埋込層の上に第１導電型低濃度不純物層を形成する工程と、
   前記第１導電型低濃度不純物層の一部に、前記第１導電型低濃度不純物層の上面と、前記第１導電型高濃度不純物埋込層に面する第１導電型高濃度不純物層を形成する工程と、
   前記第１導電型低濃度不純物層の内に、前記第１導電型高濃度不純物埋込層及び前記第１導電型高濃度不純物層に接しないように第２導電型低濃度不純物層を形成する工程と、
   前記第２導電型低濃度不純物層の内に、前記第１導電型低濃度不純物層に接しないように第２導電型高濃度不純物層を形成する工程と、
   を有する光半導体装置の製造方法。

Images