JP6194524B2 - ノイズ電流を抑制したフォトダイオード及びそれを形成する方法 - Google Patents

Description

本発明は、光電流を利用したｐｎ接合を有する受光素子に関するものであり、特にチップ端面から入る光により生じるキャリアによって発生するノイズ電流を抑制するフォトダイオードに関する。

光電流を利用したフォトダイオードは受光素子として、光検出センサ、撮像素子、フォトカプラーなど種々の用途に使用されている。このフォトダイオードにおいて、光照射により半導体（たとえば、シリコン）基板中に発生した電子・正孔対は、フォトダイオードのｐｎ接合部に逆方向電界を印加したときに生じる空乏層における電位ポテンシャルにより正電極または負電極へ移動して光電流を生じる。フォトダイオードは、たとえば図６（ａ）に示すように、高濃度のＮ型不純物層（たとえばアンチモン（Ｓｂ）層）１０２上に低濃度のｎ型不純物層（たとえば、リン（Ｐ）層）をエピタキシャル成長したｎエピ（ｎ−ｅｐｉ）層１０３から構成されるｎ型シリコン半導体基板１０１のｎエピ層１０３内に高濃度のｐ型不純物領域（たとえば、ボロン（Ｂ）領域）１０４が形成される。また、ｎエピ層１０３内にｎ型基板１０１の電極層である高濃度ｎ型不純物領域（たとえば、リン（Ｐ）領域）１０５が形成される。この結果、ｎ型基板１０１内にｐ型領域１０４のｐｎ接合が形成される。

フォトダイオードでは、通常ｐ型領域１０４の電極Ａは負に、ｎ型領域１０５の電極Ｂは正になるように逆バイアスされ、ｐ型領域１０４の周囲に空乏層１０７が形成される。半導体チップの上方から光Ｌ0が照射されると、光電効果により半導体基板１０１、特にｎエピ層１０３内で電子−正孔対が発生する。空乏層１０７で発生した電子−正孔対のうち、正孔は負にバイアスされたｐ側電極Ａに流れ、電子は正にバイアスされたｎ側（基板側）電極Ｂに流れ、光電流（Ｖ電流）が生じる。空乏層１０７の周辺の低濃度ｎ型不純物層であるｎエピ層１０３においても電子−正孔対が発生し、電子や正孔は拡散により移動していき、正孔の一部が空乏層１０７に達し、逆バイアスの電界によって加速されてｐ型領域１０４に入り光電流（Ｗ電流）が流れる。Ｗ電流は拡散電流であるから、Ｖ電流よりも遅れて流れるため、光Ｌ0がパルス信号の場合、入射光が消えた後も流れ、信号（光）電流の立下りが遅くなり、いわゆる裾引き電流（あるいはノイズ電流）が発生する。光Ｌ0がアナログ信号の場合、信号（光）電流歪を生じる。

これらを防止する一つの方法として、ｎ型半導体基板１０１の表面領域において、フォトダイオードの周辺領域をたとえばアルミニウム等の金属膜で覆い、フォトダイオードの周辺領域において光Ｌ０がｎ型半導体基板１０１の表面領域に入らないようにする。しかし、チップ端面（スクライブラインである）を金属膜で被覆することは困難であるため、この半導体基板１０１が露出したチップ端面１０８から光Ｌ１が入射していき、低濃度のｎ型不純物層１０３内に電子―正孔対を発生させて、やはりノイズ電流が発生する。特に実装基板において、フォトダイオードチップの隣に光源（たとえば、ＬＥＤ）を配置する場合は顕著にノイズ電流が生じる。

これを防止するために、図６（ｂ）に示すように、チップ周辺領域に高濃度のｐ型（不純物）領域１０６（拡散遮蔽部と呼ぶ）を形成し、このｐ型領域１０６とｎ側電極１０５の間に逆バイアスを印加することによって、空乏層１０９を生じさせる。チップ端面１０８から入射した光Ｌ１により、チップ周辺部において正孔−電子対が発生する。この領域はｎ型領域であるから、多数キャリアである電子は移動しないが、少数キャリアである正孔は密度の勾配が生じ拡散により移動する。正孔が空乏層１０９に進入すると逆バイアスによる電界によって加速されてｐ型領域１０６に引き寄せられ、電極Ｃを通して電流が流れる。このように、チップ端面１０８からシリコン基板１０１内に入射した光Ｌ１により発生したキャリア（正孔）は、フォトダイオードを構成するｐ型領域１０４からなるフォトダイオード領域の周囲に形成し逆バイアスされたｐ型領域（拡散遮蔽層）１０６に補足されるので、ノイズ電流を抑制することができる。（特許文献１）

特開２０００−１２８８９

特許文献１における拡散遮蔽層ｐ型領域１０６は濃度が高いため（１０^１８〜１０^１９／ｃｍ^３）ｐ型領域側には空乏層が殆ど形成されず、ｎエピ側だけに空乏層が形成されるため全体の空乏層幅が小さい。（たとえば、基板濃度１０^１４／ｃｍ^３のとき、３Ｖ逆バイアスで約５μｍ）従って、低濃度ｎ型層であるｎエピ層１０３が８μｍ以上あるときは、（ｐ型領域の深さが3μｍ以下のときであるが、通常のｐ型領域は１〜２μｍ以下である）ｐ型領域１０６に逆バイアスを印加しても空乏層１０９が高濃度ｎ型領域１０２と接触しないので、チップ周辺で発生した正孔は空乏層１０９と高濃度ｎ型層１０２の間を拡散していき、フォトダイオードを構成するｐ型領域１０４に達して、ノイズ電流（裾引き電流）を生じる。低濃度ｎ型層（ｎエピ層）１０３は通常１０μｍ以上あるので、この現象がより顕著に現われる。逆バイアス電圧を高くすれば空乏層幅も大きくなるが、昇圧回路が必要となり、単純なフォトダイオードでは構成できなくなる。フォトダイオード以外のトランジスタを含む場合でも、大きなサイズの昇圧回路が必要となりチップサイズが増大してしまう。ｐ型領域１０６を深くする方法もあるが、たとえば、ｐ型領域１０６をイオン注入で形成する場合、高電流でかつ高エネルギーのイオン注入装置が必要となるので、装置導入費用が高くなり、しいてはチップのコストアップを招く。さらに、特許文献１は化合物半導体（ＩｎＰ）に関する発明であり、シリコン半導体に関する記載や示唆もない。

上記課題を解決するために、本発明はシリコン半導体チップの周辺部にフォトダイオード領域を取り囲むｐウエル領域を形成し、ｐウエルとｎエピ層とのｐｎ接合に逆方向電圧を印加して空乏層を発生させる。この空乏層は低濃度のｎエピ層の下に存在する高濃度のｎ型基板と接触させるようにする。また、ｐウエルとなるべき領域にトレンチを形成し、トレンチを通してｐウエルを形成する。以上が概要であるが、具体的には本発明は以下の構成からなる。

（１）本発明は、高不純物濃度を有するｎ型シリコン半導体基板上にエピタキシャル成長した低不純物濃度を有するｎ型シリコンエピタキシャル層を形成したシリコン半導体チップにおいて、前記ｎ型シリコンエピタキシャル層の表面側にフォトダイオードを構成する高不純物濃度のｐ型領域（第１ｐ型領域）を有し、前記第１ｐ型領域を取り囲み、前記シリコン半導体基板チップの端面から離間してチップ周辺領域において前記ｎ型シリコンエピタキシャル層の表面側に形成された低不純物濃度のｐウエルおよび前記ｐウエル内の表面側に形成された高不純物濃度のｐ型領域（第２ｐ型領域）を有し、前記第２ｐ型領域と前記ｎ型シリコン半導体基板とは逆バイアスに印加され、前記シリコン半導体チップの端面からの入射光により前記シリコン半導体チップの周辺部のｎ型シリコンエピタキシャル層で発生したキャリアを前記逆バイアスによってｐウエルとｎ型シリコンエピタキシャル層とのｐｎ接合に生じた空乏層により除去し、フォトダイオードのノイズ電流を抑制することを特徴とするフォトダイオードであり、高不純物濃度を有するｎ型シリコン半導体基板のｎ型不純物濃度は１０^１８／ｃｍ^３以上であり、ｎ型シリコンエピタキシャル層のｎ型不純物濃度は１０^１５／ｃｍ^３以下であり、ｐウエルのｐ型不純物濃度は１０^１５〜１０^１７／ｃｍ^３であり、第１ｐ型領域のｐ型不純物濃度は１０^１８／ｃｍ^３以上であることを特徴とする。さらに、第２ｐ型領域を含むｐウエルからｎ型シリコンエピタキシャル層側に伸びる空乏層は、高不純物濃度を有するｎ型シリコン半導体基板に達していることを特徴とする。

（２）本発明は、（１）に加えて、ｐウエルは、高エネルギーイオン注入装置を用いて１０００kev以上の加速エネルギーでＢをイオン注入してｎ型シリコンエピタキシャル層の表面側にイオン注入層を形成後にｐウエル拡散熱処理を行ない形成したものであることを特徴とする。あるいは、ｐウエルは、ｎ型シリコンエピタキシャル層の表面側にトレンチを形成後に前記トレンチを通してＢ等のｐ型不純物イオンをイオン注入してトレンチ側壁および底部の周りにイオン注入層を形成後にｐウエル拡散熱処理を行ない形成したものであり、さらに、トレンチの深さをｋ、トレンチ底部からのｐウエルの深さをｈ、ｐウエルの底からｎ型エピタキシャル層側の空乏層深さをｄ、ｎ型シリコンエピタキシャル層の厚みをｍとしたとき、ｍ≦ｋ＋ｈ＋ｄであることを特徴とする。また、前記第２ｐ型領域は、前記ｐウエルを形成後に前記トレンチを通してｐ型イオンをイオン注入してトレンチ側壁および底部の周りにイオン注入層を形成後に活性化用熱処理を行ない形成したものであり、さらに前記トレンチ内に導電体膜を積層して充填し、前記導電体膜とトレンチ表面に形成された第２ｐ型領域とは電気的に接続し、前記充填した導電体膜を通してｐウエルに逆バイアス電圧を印加してｐウエルとｎ型エピタキシャル層とのｐｎ接合に空乏層を生じさせることを特徴とする。また、前記ｎ型シリコンエピタキシャル層との電気的接続は、前記シリコン半導体チップの裏面側または前記ｎ型シリコンエピタキシャル層に形成された高不純物濃度を有するｎ型領域を通して行なわれることを特徴とする。

本発明のフォトダイオードは、フォトダイオード領域とチップ端面との間にｐウエルが存在し、フォトダイオード領域がｐウエルにより囲まれているので、チップ端面から入射した光の吸収により発生したキャリアがチップ中央側に拡散していくが、拡散したキャリアは逆方向バイアスされたｐウエルとｎエピ層のｐｎ接合に生じる空乏層により吸い上げられ、フォトダイオード領域まで達する拡散キャリアが減少して、フォトダイオードのノイズ電流を抑制することができる。さらに、この空乏層を高濃度ｎ型基板側と接触させることによって、フォトダイオード領域は、周囲が空乏層によって、下部が高濃度ｎ型基板側によって完全に包囲されているので、拡散キャリアは殆ど全部空乏層により吸収でき、ノイズ電流を殆どなくすことが可能となる。

ｎエピ層が厚いときでも、高エネルギーイオン注入装置を用いて高エネルギーでＢをイオン注入することによって深いｐウエルを形成できるので、拡散キャリアのフォトダイオード領域への拡散をかなり抑制することができる。また、空乏層を高濃度ｎ型基板側と接触させることも容易となるので、高い逆方向バイアスを使用せずに済み、昇圧回路や外付けの特別の電源を使用する必要はなく、またｐウエルを高温長時間の熱処理により長く伸ばす必要はないので、チップサイズや実装サイズの増大やプロセスコストの増大は少なくて済む。あるいは、トレンチを形成してｐウエルを作ることによって、ｎエピ層の厚みに応じてｎエピ層表面からのｐウエル深さを任意に調節できるので、空乏層を高濃度ｎ型基板側に近づけ、または接触させることも容易である。この方法により、高価な高エネルギーイオン注入装置及びそれに付随した複雑なプロセスを行なう必要がなくなる。

図１は、本発明のノイズ電流抑制用ｐウエルを有するフォトダイオードの構造を示す図である。 図２は、本発明のフォトダイオードの製造方法を示す図である。 図３は、トレンチを用いた本発明のフォトダイオードの製造方法を示す図である。 図４は、本発明のｐウエルを有するフォトダイオードのレイアウトを示す図である。 図５は、本発明の実施例の効果を示す図である。 図６は、従来のフォトダイオードの構造を示す図である。

本発明は、チップ端面やチップ周辺からシリコン半導体チップに入射する光によりｎ型シリコン半導体基板内に生じる電子−正孔対の少数キャリアである正孔がフォトダイオードを構成するｐｎ接合付近へ拡散して生じるノイズ電流を抑制する構造およびその製造方法に関する。図１は本発明のノイズ電流抑制用ｐウエルを有するフォトダイオードの構造を示す模式断面図である。簡単のために、説明に不要な薄膜等は省略して示している。基板１１は、フォトダイオードの受光感度を確保しつつクロストークを低減させるため、高濃度のアンチモン（Sb）やヒ素（Ａｓ）をドープした高濃度ｎ型シリコン半導体基板１２上に低濃度のリン（Ｐ）やヒ素（Ａｓ）等をドープしたｎ型エピタキシャル層（ｎエピ層）１３を積層した構造である。ｎエピ層１３は、フォトダイオード部のｐｎ接合から発生する空乏層を広がりやすくするため、低濃度（ｎ型不純物濃度１０^１５／ｃｍ^３以下）になっている。空乏層が広がることにより受光領域が大きくなり受光感度を高めることができる。高濃度ｎ型基板１２は高濃度（１０^１８／ｃｍ^３以上）であるため、表面から深い領域で光吸収により発生したキャリアのライフタイムは短くなり、クロストークを低減できる。

低濃度のｎエピ層１３内にフォトダイオードを構成するｐ型領域１５が形成される。このｐ型領域１５は、高濃度（表面濃度１０^１8／ｃｍ^３以上、好適には１０^１９／ｃｍ^３以上）のｐ型不純物元素Ｂ等をドープした拡散層であり、拡散深さは約０．５μｍ〜２．０μｍである。平面的には、矩形形状のｐ型領域が離間（ｎエピ層の濃度や印加される逆方向電圧等にもよるが、１０μｍ〜５０μｍ程度）してストライプ状やアレイ状に複数並んだ形状でも良いし、あるいは同心円状に離間して並んだ形状でも良いし、円形状や矩形状、あるいは多角形状でも良く、フォトダイオードの用途により適宜選択される。各ｐ型領域１５には電極Ａが配線され、外部から電圧を印加できる。ｐ型領域１５の外側にはｐ型領域１５から離間して高濃度（表面濃度１０^１8／ｃｍ^３以上、好適には１０^１９／ｃｍ^３以上）のｎ型不純物元素ＰやＡｓ等をドープした拡散層であるｎ型領域１７が形成される。この高濃度ｎ型領域１７には電極Ｂが配線され、外部から電圧を印加できる。このｎ型領域１７は、フォトダイオードの受光に影響しない程度にｐ型領域（第１ｐ型領域）１５から離間（ｎエピ層の濃度や印加される逆方向電圧等にもよるが、１０μｍ〜５０μｍ程度）して形成されるが、高濃度基板１２の裏面側に電極を設けて、省略することもできる。ただし、ｎ型半導体基板の表面上にフォトダイオード以外のトランジスタ等の能動素子を形成する場合、高濃度ｎ型領域や高濃度ｐ型領域が必要であるから、同時にこのｎ型領域１７やｐ型領域１５を形成することもできる。

本発明のフォトダイオードは、さらにチップ周辺部に低濃度（１０^１４〜１０^１８／ｃｍ^３、好適には１０^１５〜１０^１７／ｃｍ^３）のｐ型不純物元素Ｂ等をドープしたｐウエル１４およびｐウエル１４内に高濃度（１０^１８／ｃｍ^３以上、好適には１０^１９／ｃｍ^３以上）のｐ型不純物元素Ｂをドープしたｐ型領域（第２ｐ型領域）１６（このｐ型領域１６を第２ｐ型領域１６と呼ぶ。フォトダイオードを構成する前記のｐ型領域１５を第１ｐ型領域１５と呼ぶ。）を形成する。第２ｐ型領域１６は第１ｐ型領域１５と同時に形成しても良い。第２ｐ型領域１６には電極Ｃが配線され、外部から電圧を印加できる。従来は、図６（ｂ）に示すように、ｐ型領域１０６は１０^１８／ｃｍ^３以上の高濃度であるから、イオン注入時のＢの打ち込みイオン注入量（ドーズ量）は１０^１５／ｃｍ^２以上必要となる。このような高ドーズ量を打ち込む高電流イオン注入装置の加速エネルギーは最大で１００keV程度であるから、Ｂのシリコン基板への注入深さ（飛程）は０．３μm程度となる。これを熱処理によって約１μmのｐｎ接合を形成するには、約１０００℃で約１００minの熱処理が必要である。このような高温長時間の熱処理を行なう場合、浅いｐｎ接合はできないので、ｐ型領域１０６の形成とトランジスタのソース・ドレイン形成とは兼用することができないから、ｐ型領域１０６形成のイオン注入工程および熱処理工程を増加する必要がある。従って、高価なイオン注入装置に負荷がかかるだけでなくプロセス増となり製造コストが増加する。しかも上記の方法により余り深いｐｎ接合を作製することは、イオン注入装置の制約や熱処理の制約上困難である。

これに対して、本発明のフォトダイオードでは、低濃度（１０^１４〜１０^１８／ｃｍ^３、好適には１０^１５〜１０^１７／ｃｍ^３）のｐウエルを形成するので、イオン注入のドーズ量は１０^１２〜１０^１４／ｃｍ^２程度であり、高エネルギー（加速エネルギー１０００kev以上）のイオン注入装置を使用することができ、かつ高温長時間の熱処理も使用でき、３μm〜６μm、あるいはそれ以上の深さのｐウエルを形成することができる。たとえば、２０００kevの加速エネルギーでＢをイオン注入した場合、Ｂのシリコン基板への注入深さ（飛程）は３μｍ程度となりかなり深くなる。これを１１００℃で３００ｍｉｎ程度熱処理することによって約６μｍのｐウエル（ドーズ量１０^１３／ｃｍ^２）を形成できる。ｐウエルの形成は、フォトダイオードを構成する第１ｐ型領域１５の形成とは異なるプロセス（第１ｐ型領域１５の形成前に行なう）となるが、たとえば、ＣＭＯＳプロセスを使用するトランジスタも搭載するフォトダイオードであれば、ＣＭＯＳプロセスにおけるｐウエル形成と同時に本発明のｐウエル１４を形成できるので、（イオン注入もＣＭＯＳプロセスにおけるｐウエル形成用と同時に行なうことができる場合）プロセスの増加にはならずコスト増にはならない。ＣＭＯＳプロセスで使用するｐウエルよりも深いｐウエル１４が必要な場合は、加速エネルギーを変える必要があるが、熱処理は兼用できるのでプロセスの増加は最小限に抑えることができる。

本発明のフォトダイオードでは、ｐウエル内に第２ｐ型領域１６をさらに形成する。第２ｐ型領域１６は、高濃度（表面濃度１０^１８／ｃｍ^３以上、好適には１０^１９／ｃｍ^３以上）のｐ型領域であり、電極Ｃと接続するために必要な領域である。第１ｐ型領域１５と同時に形成することもできる。第２ｐ型領域１６は、電極Ｃを通して負にバイアスし、ｎ型領域１７は、電極Ｂを通して正にバイアスする。従って、ｐウエル１４も第２ｐ型領域１６を通して負にバイアスされ、ｐウエル１４とｎ−エピ層１３で形成されるｐｎ接合は逆バイアスされる。この結果、この逆バイアスされたｐｎ接合にはｎエピ層側に幅ｄ１の空乏層（図１における１９）およびｐウエル側に幅ｔの空乏層が形成される。ｐｎ接合にかかる印加電圧をＶとすると、
ｄ１＝[εＶＮa／{ｅＮd(Ｎd＋Ｎa)}]^１／２
ｔ＝[εＶＮd／{ｅＮa(Ｎd＋Ｎa)}] ^１／２
ｎ側、ｐ側の濃度が小さいほど空乏層幅（深さ）ｄ１、ｔが大きくなるので、ｐウエルを形成することによって、全体の空乏層幅ｄ１＋ｔは大きくなり、空乏層によって捕獲できるキャリアが増大する。

チップ側面の端面２０はダイシングにより切断されるので、通常シリコン基板１１が露出している。従って、チップ端面から照射される光Ｌ１はシリコン基板１１中へ進入し、電子―正孔対が多数できる。電子は多数キャリアであるから、殆ど移動しないが、少数キャリアである正孔は濃度勾配により拡散しチップ中心側へ移動する。これらの正孔はｐウエル１４により形成されたｐｎ接合が逆バイアスされて生じた空乏層１９に進入すると、逆バイアス電界によってｐウエル１４を通して第２ｐ型領域１６により引かれて、電極Ｃから除去される。

また、拡散により高濃度のｎ型基板１２に進入した正孔は多数キャリアである電子により即座に再結合し消滅するので、この高濃度のｎ型基板１２を通してフォトダイオード領域（ｐウエル１４よりチップ内側の光電流の発生に寄与する領域）側へ拡散する正孔は殆ど存在しない。本発明のフォトダイオードでは、空乏層１９を高濃度のｎ型基板１２と接触させるので、フォトダイオード領域はｐウエルのｐｎ接合にかかる逆バイアスにより生じる空乏層１９および高濃度のｎ型基板１２によって完全に包囲されている。従って、チップ端面から照射された光Ｌ１によって発生したすべての正孔は、空乏層１９か高濃度のｎ型基板１２に進入する。前述のように、高濃度のｎ型基板１２に進入した正孔は即座に再結合し消滅し、また空乏層１９に進入した正孔は電極Ｃから除去されるので、チップ端面（側面）から照射された光Ｌ１によって発生した正孔はフォトダイオード領域には入らないから、ノイズ電流や裾引き電流は生じない。空乏層１９が高濃度のｎ型基板１２と接触しない場合でも、本発明のフォトダイオードはｐウエル１４を有し、空乏層１９を高濃度のｎ型基板１２にかなり近づけることができるので、ノイズ電流等を減少させることが可能となる。

低濃度ｎエピ層の厚みをｍ（プロセス中に高濃度ｎ型層がｎエピ層に拡散する（湧き上がり拡散）ので、正確に言えば、プロセス終了後におけるｎエピ層１３の低濃度領域の深さ、すなわち低濃度ｎ型層の厚みである）、ｐウエル１４の深さをｈ１、ｎ側の空乏層の厚さ（幅）をｄ１としたとき、ｍ≦ｈ１＋ｄ１となるように、ｐウエルの深さおよび逆方向印加電圧を決定する。このようにすることによって、フォトダイオード領域は完全にｐウエルおよびｐウエル周辺の空乏層によって包囲され、チップ側面端面からの光入射によりチップ周辺で生じるキャリアのフォトダイオード領域への拡散を抑制できる。空乏層１９が高濃度ｎ型層１２に接触しなくても、ｐウエルの形成によってより近くに近づくので、やはりチップ側面端面からの光入射によりチップ周辺で生じるキャリアのフォトダイオード領域への拡散を抑制できる。

長波長の光はシリコン表面からかなり深くまで入射する。たとえば、６６０ｎｍの波長の光は、シリコン表面から１０μｍまでの所で９０％以上吸収されるが、８５０ｎｍの波長の光は、シリコン表面から１０μｍまでの所で５５％程度しか吸収されずに、シリコン表面から２０μｍまでの所でも２０％程度は吸収されない。このことは、ｍ＝１０μｍとすれば、長波長の光は光電流として余り活用されないことを意味している。逆に言えば、長波長までの光を有効に電流に変換するためには、ｍを大きくした方が良い。たとえば、ｍを２０μｍ〜３０μｍにすれば、かなり長波長の光の大部分が低濃度ｎ型エピタキシャル層において電子−正孔対の発生に寄与できるので、光の変換効率を高めることができる。しかし、ｍを大きくすると図１（ａ）に示す方法では、ｐウエルの深さｈ１を深くしなければならず、たとえばより高いエネルギーでイオン注入を行う必要があり、イオン注入装置のコストが大幅に増加する。さらに、イオン注入時のマスクとなる感光性膜を厚くしなければならず、材料費が増大するだけでなく、厚い感光性膜形成技術やその窓開け技術が困難となりプロセス難度が増大する。あるいは、イオン注入後のｐウエル形成用熱処理の温度を高くしたり、または長時間の熱処理が必要となる。あるいは、空乏層の厚みｄ１を大きくしなければならず、より高い逆方向電圧を印加する必要があるので、（外部からの接続）電源を増加するか、または昇圧回路を設ける必要があり、チップサイズの増大、周辺部品等の増設なども必要となる。いずれにしても大幅なコストの増大となる。

そこで、本発明のフォトダイオードでは、図１（ｂ）に示すように、トレンチ２１（シリコン表面からの深さｋ２）を形成し、トレンチ２１を通してｐウエル用のイオン注入を行なう。これにより、高エネルギーのイオン注入装置を用いずに通常エネルギーのイオン注入装置を用いて（または、イオン注入のエネルギーをそれほど高くすることなく）、ｐウエル形成用のイオン注入を行ない、その後のｐウエル形成用の拡散熱処理も高温長時間の熱処理を行なう必要がなく、高濃度ｎ型基板１２にｐウエルを近づけて（ｐウエルの深さ、すなわちトレンチの底部からのｐウエルの深さｈ２）、通常の逆バイアス電圧をかけて通常深さｄ２を有する空乏層１９を作り、この空乏層１９を高濃度ｎ型基板１２に接触させることができる。すなわち、ｍ≦ｋ２＋ｈ２＋ｄ２を実現できる。トレンチ深さｋ２を調節すれば、ｍが大きくなってもｍが小さいときのイオン注入条件およびｐウエル形成用の熱処理条件を採用できる。この結果、フォトダイオード領域はｐウエル１４の周囲に形成される空乏層１９により完全に包囲されるので、チップ側面端面からの光入射によりチップ周辺部で発生したキャリア（正孔）もフォトダイオード領域に進入することがなく、ノイズ電流を生じないようにすることができる。空乏層１９を高濃度ｎ型基板１２に接触できなくても、トレンチ２１の形成によって空乏層１９を高濃度ｎ型基板１２により近づけることができ、やはりフォトダイオードのノイズ電流を抑制できる。

図２は、本発明のフォトダイオードの製造方法を示す図である。図２（ａ）に示すように、高濃度のｎ型シリコン基板１２上に低濃度のｎ型エピ層（ｎエピ層）１３（厚みｍ）をエピタキシャル成長させたｎ型シリコン半導体基板１１の表面に絶縁膜３１を形成する。この絶縁膜３１は、厚みが約０．１μｍ〜１．０μｍのシリコン酸化膜やシリコン窒化膜等で、ＣＶＤ法や熱酸化法で形成する。絶縁膜３１上にフォトレジスト等の感光性膜３２を形成し、ｐウエルを形成すべき部分３３を露光法により開口する。この開口部３３から、Ｂ等のｐ型イオン３４をイオン注入して、ｐ型不純物イオン注入層３５を形成する。開口部３３以外のシリコン半導体基板１１の表面にはイオン注入しないようにするために、絶縁膜３１および感光性膜３２の全体厚みを充分厚くする。たとえば、Ｂイオンを加速エネルギー１０００ｋｅｖでイオン注入する場合（シリコン中の飛程は約１．８μｍ）、絶縁膜３１および感光性膜３２の全体厚みを２．５μｍ以上にする。

次に図２（ｂ）に示すように、感光性膜３２をリムーブした後熱処理を行ないｐ型不純物イオン注入層３５からＢを拡散させ、ｐウエル１４を形成する。熱処理温度が高く長時間であれば、高濃度ｎ型基板１２からの湧き上がり拡散もあり、そのときはｍが小さくなる（従って、ｍは正確にはｎ型シリコン半導体基板１１の低濃度ｎ型領域の深さである）。たとえば、１１００℃３０時間の熱処理で約４μｍ、ｐウエルを伸ばすことができる。従って、イオン注入によって形成するｐ型不純物層３５の深さをｎ、熱処理により拡散する長さ（拡散長）をｑとすれば、ｐウエルの深さｈ＝ｎ＋ｑとなり、ｐウエルの深さは、主として、ｐウエル形成用のイオン注入の加速エネルギーおよびｐウエル形成用の熱処理温度・時間により決定される。すなわち、イオン注入の加速エネルギーを上げて、熱処理をより高温・長時間で行なうことによって、より深いｐウエルを形成できる。

次に図２（ｃ）に示すように、ｎ型半導体基板１１上に絶縁膜３６を形成した後、フォトリソ法を用いて第１ｐ型領域１５および第２ｐ型領域１６形成用のパターニングを行ない、これらの領域における感光性膜を開口して、それらの感光性膜の開口部からＢ等のｐ型イオンをイオン注入し、第１ｐ型不純物イオン注入層および第２ｐ型イオン注入層を形成し、活性化熱処理および／または拡散用熱処理を行ない、第１ｐ型領域１５および第２ｐ型領域１６を形成する。第２ｐ型領域１６にｐウエルに印加される電源ラインＣが接続されるので、第２ｐ型領域１６はｐウエル１４内に入るように形成され、ｐウエル１４に効果的に電圧（逆方向電圧）が印加されるようにする。第１ｐ型領域１５は、フォトダイオードを構成するｐ型領域であり、フォトダイオード領域内において第１ｐ型領域１５の周囲にｐｎ接合による空乏層１８（逆方向電圧印加時）が形成される。第１ｐ型領域１５および第２ｐ型領域１６のイオン注入は同一条件で同時に行なうこともできる。

さらに、フォトリソ法を用いてｎ型シリコン半導体基板１１に電圧印加用の高濃度ｎ型領域１７形成用のパターニングを行ない、これらの領域１７における感光性膜を開口して、リン（Ｐ）、Ａｓ等のｎ型イオンをイオン注入し、ｎ型イオン注入層を形成し、活性化熱処理および／または拡散用熱処理を行ない、高濃度ｎ型領域１７を形成する。第１ｐ型領域１５および第２ｐ型領域１６形成用の熱処理は、高濃度ｎ型領域１７形成用の熱処理と同時に行なうこともできる。絶縁膜３６は、厚みが約０．１μｍ〜１．０μｍのシリコン酸化膜やシリコン窒化膜等で、ＣＶＤ法や熱酸化法で形成する。この絶縁膜３６は、絶縁膜３１を除去した後に絶縁膜３６を形成しても良いし、絶縁膜３１上に新たに絶縁膜を形成しても良いし、あるいは絶縁膜３１と兼用しても良い。

次に図２（ｄ）に示すように、シリコン酸化膜やシリコン酸窒化膜等の層間絶縁膜３９を積層した後、フォトリソ法を用いて感光性膜に窓開けを行ない、この窓開けした所から絶縁膜３６および３９をエッチング除去し、第１ｐ型領域１５、第２ｐ型領域１６、および高濃度ｎ型領域１７とのコンタクト孔４１を形成する。次に図２（ｅ）に示すように、多結晶シリコン膜、アルミニウム、シリサイド膜、銅膜等の導電体膜を積層して、必要なパターニングを行ない配線・電極４３を形成する。第１ｐ型領域１５と接続する配線・電極４３は電極Ａ、高濃度ｎ型領域１７と接続する配線・電極４３は電極Ｂ、第２ｐ型領域１６と接続する配線・電極４３は電極Ｃとなる。層間絶縁膜３９および絶縁膜３６は、配線・電極４３と半導体基板１１との短絡を防止するための絶縁膜であるが、絶縁膜３６で充分であれば層間絶縁膜３９を積層しなくても良い。層間絶縁膜３９および絶縁膜３６の全体厚みは０．２μｍ〜１．０μｍあれば充分であり、余り厚くするとシリコン基板に入る光量を遮るので、フォトダイオードの適用用途によって絶縁膜の種類や膜厚を適宜選択するのが良い。また、配線・電極４３を形成後、保護膜としてシリコン酸化膜、シリコン酸窒化膜、あるいはシリコン窒化膜を積層することもできる。

図３は、トレンチを用いた本発明のフォトダイオードの製造方法を示す図である。使用する基板は、図２に示したものと同様で、高濃度のｎ型基板１２上に厚さｍの低濃度ｎ型層１３のｎエピ層をエピタキシャル成長したｎ型シリコン半導体基板１１である。図３（ａ）に示すように、このｎ型シリコン半導体基板１１の表面にシリコン酸化膜等の絶縁膜３１を形成後、フォトリソ法を用いて、ｐウエルを形成する領域において感光性膜５１にトレンチ形成用の開口部５２を形成する。この開口部５２から絶縁膜３１をエッチングし、さらにシリコン基板１１をエッチングしトレンチ２１を形成する。ｐウエル形成領域を広く取れるときは、絶縁膜３１やシリコン基板１１をウエットエッチングや等方性ドライエッチングでエッチングすることもできるが、通常ｐウエル形成領域は余り広くないので、異方性ドライエッチングにより深さ方向に略垂直（基板面の法線に対して平均傾斜角度１０度以下、好適には５度以下、最適には１度以下）な形状であるトレンチ２１を形成する。トレンチ２１のｎ型シリコン半導体基板１１の表面からの深さｋ２は、ｎエピ層１３の厚みｍ、ｐウエルの深さ（トレンチ底部からの深さ）ｈ２、ｐウエルに印加される逆方向電圧により生じる空乏層の厚みｄ２から決定できる。（ｍ≦ｋ２＋ｈ２＋ｄ２）

異方性ドライエッチングに用いられるエッチングガスは、たとえば、ＳＦ_６、ＣＦ_４、ＣＨＦ_３、ＣＣｌ_４、ＣＦ_２Ｃｌ_２、ＳｉＣｌ_２、Ｃｌ_２、Ｂｒ_２、ＨＢｒ等のハロゲン系ガスが挙げられる。所定深さのトレンチ２１が形成された後で、トレンチ２１の底部およびトレンチ側壁側面に開口部５２を通して、ｐウエル形成用のｐ型不純物イオン（たとえば、Ｂ）３４をイオン注入し、トレンチ２１の底部および側壁側面にｐ型イオン注入層５３を形成する。トレンチエッチングにマスクとして用いた感光性膜５１は、このｐウエルエッチング時にもイオン注入のマスクとなる。ドライエッチング時に感光性膜５１もある程度エッチングされるので、トレンチ２１だけにイオン注入し他の感光性膜５１で被われた部分にイオン注入しないように、初期の感光性膜５１の厚みを確保しておく。本発明のフォトダイオードにおいて、トレンチ２１を形成する場合は、ｐ型不純物イオンをそれほど深くイオン注入する必要はなく、イオン注入の加速エネルギーを余り高くする必要はないので、感光性膜５１の厚みもそれほど厚くする必要はない。

通常イオン注入はチャネリング防止のために半導体基板１１面の法線方向に対して少し傾けて（たとえば、７度）行なうので、トレンチ底部およびトレンチ側壁にイオン注入するために、トレンチ幅、トレンチ深さ、絶縁膜３１の厚み、感光性膜５１の厚みを選択する。また、トレンチ２１は通常直方体形状の溝であるから、トレンチ側壁にイオン注入するために４つの各側壁に向けて対向する方向からイオン注入する。あるいは、回転イオン注入を行ない、４つの各側壁を有するトレンチ側壁の側面へ満遍なくイオン注入することができる。尚トレンチが円筒形またはその他の形状であっても９０度ずつ異なる方向から４回イオン注入したり、あるいは回転イオン注入したりすることにより、トレンチ側壁へ満遍なくイオン注入することができる。また、これらの方法によりトレンチ底部へのイオン注入も充分に行なうことができる。

次に図３（ｂ）に示すように、ｐウエル形成用の熱処理を行ない、ｐ型イオン注入層５３からｐ型不純物元素を拡散させｐウエル１４を形成する。熱処理条件（温度、時間）は、ｐ型イオン注入層５３の深さから最終的なｐウエル深さｈ２になるように選択する。次に図３（ｃ）に示すように、フォトリソ法を用いて絶縁膜３１上に感光性膜をパターニングし、ｐ型領域（第１、第２）１５、１６を形成すべき領域を開口し、それらの開口部分から高濃度のｐ型不純物イオンをイオン注入し、ｐ型不純物イオン注入層を形成し、その後の活性化および拡散熱処理により第１ｐ型領域１５および第２ｐ型領域１６を形成する。第２ｐ型領域はトレンチ２１の底部および側壁側面に形成される。従って、トレンチ２１の部分は感光性膜が開口しており、ｐ型イオン注入は、トレンチ２１を通ってその底部および側壁側面に打ち込まれる。ｐウエル１４は既に大きく伸びているので、第２ｐ型領域はｐウエル１４の内側に形成される。さらに、フォトリソ法を用いて絶縁膜３１上に感光性膜をパターニングし、高濃度のｎ型領域１７を形成すべき領域を開口し、その開口部分から高濃度のｎ型不純物イオンをイオン注入し、ｎ型不純物イオン注入層を形成し、その後の活性化および拡散熱処理により高濃度のｎ型領域１７を形成する。これらのｐ型不純物イオン注入層の活性化および拡散熱処理とｎ型不純物イオン注入層の活性化および拡散熱処理は兼用することもできる。

次に図３（ｄ）に示すように、トレンチ２１内を導電体膜２２で充填する。この導電体膜２２は、高濃度の不純物を含有した（ドープした）PolySi膜、WSix膜等のシリサイド膜、Al、銅、金、タングステン等の金属膜である。これらの導電体膜２２がトレンチ底部および側壁側面の高濃度の第２ｐ型領域と直接接触しているので、導電体膜２２とｐウエル１４は電気的に接続する。トレンチ２１内を導電体膜２２で充填する方法はこれまでに実施または提案された種々の方法を適用できる。たとえば、PolySi膜やシリサイド膜をCVD法等で積層すれば、トレンチ２１の内部にも積層し、一定膜厚以上のPolySi膜等の積層でトレンチ内を充填できる。シリコン半導体基板１１上の絶縁膜３１上にも積層するので、全面エッチング（異方性ドライエッチングが良い）すれば、トレンチ２１内だけPolySi膜等を充填できる。あるいは、選択CVD法を用いてトレンチ内をW等の金属膜で充填できる。あるいは、めっき法を用いて、トレンチ内に選択的にCu、Au等の金属を充填できる。

次に図３（ｅ）に示すように、絶縁膜３１上に絶縁膜３９を積層し、第１ｐ型領域１５、トレンチ２１を充填した導電体膜２２、およびｎ型領域１７との接続孔（コンタクト孔）を形成し、導電体膜を積層して、所定のパターニングを行なって電極・配線４１を形成する。第１ｐ型領域１５と接続する電極・配線４１が電極Ａ、ｎ型領域１７と接続する電極・配線４１が電極Ｂ、トレンチ２１を充填した導電体膜２２と接続する電極・配線４１が電極Ｃとなる。このようにトレンチを形成する本発明のフォトダイオードは、トレンチ形成プロセスは増えるものの、高価な高エネルギーイオン注入装置を使用しなくとも、確実にフォトダイオード領域をｐウエルおよびその周りに形成した空乏層により包囲することができ、フォトダイオード特性に有害なノイズ電流を確実に抑制できる。

図４は本発明のｐウエルを有するフォトダイオードのレイアウト（平面図）の一例を示す図である。図４（ａ）は、円形状の第１ｐ型領域１５から離間して、その第１ｐ型領域を包囲する矩形形状のｐウエル１４を有するフォトダイオードである。ｐウエル１４はチップ端面２０から離間（ｎエピ層の不純物濃度や逆方向電圧にもよるが、１０μｍ〜１００μｍ程度）して配置される。ｐウエル１４がチップ端面まで達すると、チップ端面にｐｎ接合が露出するので、この部分から電荷が漏れて接合が不完全となり逆方向電圧を印加してもｐウエルのｐｎ接合に充分に電圧が印加できない。図示していないが、ｐウエル１４の内側に第２ｐ型領域が形成される。第１ｐ型領域１５とｐウエル１４の間にｎ型領域１７が配置される。ｎ型領域１７は基板１１とのコンタクト部であるが、ｎエピ層のｎ型不純物濃度が低いときは、ｎ型領域１７を広く取って充分な（フォトダイオード特性に影響を与えない程度に）コンタクト面積を確保することが望ましい。空乏層１８は、円形状の第１ｐ型領域の外側（および下側）に形成される。ｐウエル１４の空乏層１９はｐウエル１４の周囲に形成される。

図４（ｂ）は、第１ｐ型領域が円形状のストライプ（縞状または円形帯状）パターンとなっている場合の一例である。各ストライプパターンに電極Ａが配線され同じ電圧が印加され、各円形状パターンの外側および下部にに空乏層が形成される。ｐウエル１４の形状は矩形状で図４（ａ）と同じで、フォトダイオード領域を取り囲んでいる。フォトダイオード領域内の第１ｐ型領域の形状は、矩形形状や多角形状、あるいは格子状であっても良く用途に応じて適宜選択すれば良い。本発明のｐウエル領域は、チップ端面とフォトダイオード領域との間に配置するだけでなく、フォトダイオード以外の他のデバイス（トランジスタや他の種々の回路）を一緒に搭載するＩＣの場合には、他のデバイス領域とフォトダイオード領域との間に配置することも有効であり、光が他のデバイス領域にも入射してその領域で電子―正孔対を発生する場合でも、発生したキャリア（正孔）がフォトダイオード領域に進入するのを防止することができる。尚、ｐウエル１４はフォトダイオード領域を囲んでいることが重要なので、図４に示すような矩形状である必要はなく、円形状、楕円状、多角形状でも良く、また、チップ端面２０からの距離は大きくても良い（ただし、大きいとチップサイズも大きくなる。）

種々のフォトダイオードを有するチップ端面（側面）から光を照射して、それらのフォトダイオードにおいて発生する光電流を比較した。ｎエピ層の厚みが１２μｍのｎ型基板内に、チップ端面からａ（ａ＝１００、４００）μｍ、ａ＋７０μｍおよびａ＋１５０μｍの距離に形成した第１ｐ型領域のフォトダイオードＡ１、Ａ２およびＡ３を配置したフォトダイオードチップにおいて、チップ端面から６０μｍの距離の所に形成したｐウエルの効果を調べた。ｐウエルの深さは約６μｍで、ｐウエルおよび第１ｐ型領域（Ａ１、Ａ２、Ａ３）に５Ｖの逆方向電圧を印加し、チップ端面から波長８５０μｍの光を照射して、フォトダイオードＡ１、Ａ２、Ａ３に流れる電流をシミュレーションした。比較のためにｐウエルがないもの、高濃度基板のない通常基板も使用した。図５にその結果を示す。通常基板の場合、ｐウエルを設けることにより１／４〜１／５程度フォトダイオードＡ１の電流値が小さくなるが、エピ基板の場合、ｐウエルを設けることによって特にｐウエルに近いＡ１のフォトダイオードの電流値を２桁〜５ケタ程度小さくすることができる。このように特にエピ基板の場合は、ｐウエルを付加することによってノイズ電流を大幅に小さくすることができる。

以上説明した様に、本発明は、フォトダイオード領域とチップ端面との間にｐウエルを配置するとともに、このｐウエルに逆方向バイアスを印加して広い空乏層を発生させて、この空乏層を高濃度ｎ型基板と接触させる。フォトダイオード領域はｐウエルのｐｎ接合に生じる空乏層と下部の高濃度ｎ型基板に囲まれているので、チップ端面から入射する光によって発生するキャリアのフォトダイオード領域への進入を抑制できる。本発明のｐウエルは、さらにｐウエル領域に形成したトレンチを通してイオン注入およびその後のｐウエル形成用熱処理により形成されるので、高エネルギーイオン注入装置等の特殊で高価な装置や複雑なプロセスを使用することなく、さらにより高温長時間の熱処理を使用することなく、ｐウエルのｐｎ接合に生じる空乏層を高濃度ｎ型基板に接触させることができる。

本発明のフォトダイオードは、高濃度ｎ型基板上にｎ型エピ層をエピタキシャル成長したエピウエハを用いたが、これまでに記載した内容について、ｎ型とｐ型を逆にした場合にも適用できる。すなわち、高濃度ｐ型基板上にｐ型エピ層をエピタキシャル成長したエピウエハを用い、フォトダイオードとして高濃度ｎ型領域によるｐｎ接合を用いて、フォトダイオード領域をｎウエルで包囲する構造についても本発明を適用することができる。尚、明細書の各部分に記載し説明した内容を記載しなかった他の部分においても矛盾なく適用できることに関しては、当該他の部分に当該内容を適用できることは言うまでもない。さらに、上記実施形態は一例であり、要旨を逸脱しない範囲内で種々変更して実施でき、本発明の権利範囲が上記実施形態に限定されないことも言うまでもない。

本発明は、フォトダイオード単独デバイスだけでなく、フォトダイオード内蔵のフォトＩＣ等の各種デバイスにも適用することができる。

１１・・・ｎ型シリコン半導体基板、１２・・・高濃度ｎ型シリコン半導体基板、
１３・・・ｎ型エピタキシャル層、１４・・・ｐウエル、１５・・・第１ｐ型領域、
１６・・・第２ｐ型領域、１７・・・高濃度ｎ型領域、１８・・・空乏層、
１９・・・空乏層、２０・・・チップ端面

Claims (9)

1. 高不純物濃度を有するｎ型シリコン半導体基板上にエピタキシャル成長した低不純物濃度を有するｎ型シリコンエピタキシャル層を形成したシリコン半導体チップにおいて、前記ｎ型シリコンエピタキシャル層の表面側にフォトダイオードを構成する高不純物濃度のｐ型領域（第１ｐ型領域）を有し、
   前記第１ｐ型領域を取り囲み、前記シリコン半導体チップの端面から離間してチップ周辺領域において前記ｎ型シリコンエピタキシャル層よりも浅くかつ前記ｎ型シリコンエピタキシャル層の表面側に形成された低不純物濃度のｐウエル、および前記ｐウエル内の表面側に形成された高不純物濃度のｐ型領域（第２ｐ型領域）を有し、
   前記第２ｐ型領域と前記ｎ型シリコン半導体基板とは、前記ｐウエルと前記ｎ型シリコンエピタキシャル層とのｐｎ接合に生じる空乏層が前記ｎ型シリコン半導体基板に達するように逆バイアスに印加され、前記シリコン半導体チップの端面からの入射光により前記シリコン半導体チップの周辺部のｎ型シリコンエピタキシャル層で発生したキャリアを前記逆バイアスによって生じた前記空乏層により除去し、フォトダイオードのノイズ電流を抑制することを特徴とするフォトダイオード。
   
2. 高不純物濃度を有するｎ型シリコン半導体基板のｎ型不純物濃度は１０^１８／ｃｍ^３以上であり、ｎ型シリコンエピタキシャル層のｎ型不純物濃度は１０^１５／ｃｍ^３以下であり、ｐウエルのｐ型不純物濃度は１０^１５〜１０^１７／ｃｍ^３であり、第１ｐ型領域のｐ型不純物濃度は１０^１８／ｃｍ^３以上であることを特徴とする請求項１に記載のフォトダイオード。
   
3. 前記第１ｐ型領域を取り囲み、前記シリコン半導体チップの端面から離間して、チップ周辺領域において前記ｎ型シリコンエピタキシャル層よりも浅いトレンチを有し、前記トレンチの下部に前記ｐウエルおよび前記ｐ型領域（第２ｐ型領域）が存在することを特徴とする、請求項１または２に記載のフォトダイオード。
   
4. 前記トレンチの深さをｋ、前記トレンチ底部からの前記ｐウエルの深さをｈ、前記ｐウエルの底から前記ｎ型エピタキシャル層側の空乏層深さをｄ、前記ｎ型シリコンエピタキシャル層の厚みをｍとしたとき、
   ｍ≦ｋ＋ｈ＋ｄであることを特徴とする請求項３に記載のフォトダイオード。
   
5. 前記トレンチ内には充填した導電体膜が存在し、前記導電体膜を通してｐウエルに逆バイアス電圧を印加することにより、前記ｐウエルと前記ｎ型エピタキシャル層とのｐｎ接合に空乏層が生じることを特徴とする請求項３または４に記載のフォトダイオード。
   
6. 高濃度のｎ型シリコン基板上に低濃度のｎ型エピ層をエピタキシャル成長する工程、
   ｐウエルを形成すべき部分にｐ型イオンをイオン注入して、ｐ型不純物イオン注入層を形成する工程、
   熱処理を行ないｐ型不純物イオン注入層からｐ型不純物を拡散させ、ｐウエルを形成する工程、
   第１ｐ型領域および第２ｐ型領域を形成すべき部分において、ｐ型イオンをイオン注入し、第１ｐ型不純物イオン注入層および第２ｐ型イオン注入層を形成する工程、および
   活性化熱処理および／または拡散用熱処理を行ない、第１ｐ型領域および第２ｐ型領域を形成する工程、
   を含むことを特徴とする、請求項１〜５のいずれかの項に記載のフォトダイオードを形成する方法。
   
7. 高濃度のｎ型シリコン基板上に低濃度のｎ型エピ層をエピタキシャル成長する工程、
   ｐウエルを形成する領域においてトレンチを形成する工程、
   トレンチの底部およびトレンチ側壁側面にトレンチ開口部を通して、ｐウエル形成用のｐ型不純物イオンをイオン注入し、トレンチの底部および側壁側面にｐ型イオン注入層を形成する工程、
   熱処理を行ない、ｐ型不純物イオン注入層からｐ型不純物を拡散させ、ｐウエルを形成する工程、
   第１ｐ型領域および第２ｐ型領域を形成すべき部分において、トレンチの底部およびトレンチ側壁側面にトレンチ開口部を通して、ｐ型イオンをイオン注入し、第１ｐ型不純物イオン注入層および第２ｐ型イオン注入層を形成する工程、および
   活性化熱処理および／または拡散用熱処理を行ない、第１ｐ型領域１５および第２ｐ型領域を形成する工程、
   を含むことを特徴とする、請求項３〜５のいずれかの項に記載のフォトダイオードを形成する方法。
   
8. ｐウエル形成用のイオン注入、並びに第１ｐ型領域および第２ｐ型領域形成用のイオン注入は回転イオン注入を用いて行なうことを特徴とする、請求項７に記載のフォトダイオードを形成する方法。
   
9. トレンチ開口部内を導電体膜で充填する工程をさらに含むことを特徴とする、請求項７または８に記載のフォトダイオードを形成する方法。