CN116207179A - 一种垂直型单光子雪崩二极管器件及其制备方法 - Google Patents

一种垂直型单光子雪崩二极管器件及其制备方法 Download PDF

Info

Publication number
CN116207179A
CN116207179A CN202310298172.0A CN202310298172A CN116207179A CN 116207179 A CN116207179 A CN 116207179A CN 202310298172 A CN202310298172 A CN 202310298172A CN 116207179 A CN116207179 A CN 116207179A
Authority
CN
China
Prior art keywords
well region
single photon
avalanche diode
photon avalanche
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310298172.0A
Other languages
English (en)
Inventor
王申
陈志远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Visionics Microelectronic Technology Co ltd
Original Assignee
Nanjing Visionics Microelectronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Visionics Microelectronic Technology Co ltd filed Critical Nanjing Visionics Microelectronic Technology Co ltd
Priority to CN202310298172.0A priority Critical patent/CN116207179A/zh
Publication of CN116207179A publication Critical patent/CN116207179A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明提供一种垂直型单光子雪崩二极管器件及其制备方法，SPAD器件包括多个SPAD单元，每一SPAD单元在纵截面上包括：衬底和设置在所述衬底上表面的外延层，在外延层中开设有纵向延伸的深沟槽；深沟槽中设置有填充层，填充层用作SPAD单元的第一电极接触；在外延层中、深沟槽两侧均依次设置有第一阱区和第二阱区，第一阱区和所述第二阱区的掺杂类型不同；第一阱区和所述第二阱区之间构成PN结，PN结的上表面与外延层上表面之间为所述第二阱区；在位于深沟槽两侧的第二阱区顶部设置有重掺杂区，作为SPAD单元的第二电极接触。通过在SPAD结构中设置深沟槽增加SPAD的雪崩区域的体积从而提高SPAD的光子探测效率。

Description

一种垂直型单光子雪崩二极管器件及其制备方法
技术领域
本申请涉及集成电路技术领域，特别涉及一种垂直型单光子雪崩二极管器件及其制备方法。
背景技术
单光子雪崩二极管(Single Photon Avalanche Diode，SPAD)，是一种工作在盖革模式(即工作电压大于击穿电压)下的雪崩光电二极管，可用于单光子检测，即可检测极微弱光信号。工作状态下，单光子雪崩二极管的阴极(N+)和阳极(P+)两端会施加很高的反向偏压，让单光子雪崩二极管的二极管的PN结反向偏压，工作在盖革模式，此时光子进入单光子雪崩二极管感光区后，有一定概率被耗尽区吸收并产生电子-空穴对，该电子-空穴对在耗尽区强电场作用下可以通过倍增效应迅速产生大量载流子，也就是触发雪崩击穿。由于单光子雪崩二极管可以对单个光子进行探测，因而在量子通信技术、荧光寿命成像、三维成像技术等领域都有着巨大的应用前景。
目前常用的单光子雪崩二极管结构主要有格茨贝格尔扩散接地电极结构(GoetzBerger diffused guard ring structure)，参见图1所示的格茨贝格尔扩散接地电极结构的剖面结构示意图，包括P型衬底(p-substrate)、N+掺杂区和N型接地电极(n guardring)，其中，P型衬底顶部的中心位置处设置有N+掺杂区，在N+掺杂区周围设置有N型接地电极，P型电极由衬底背后引出。对于上述结构的单光子雪崩二极管，光的吸收长度较短，光子探测效率(PDE)较低，当采用增加衬底深度来增加光子探测效率的方法时，会造成时间抖动较大。而且上述单光子雪崩二极管的PN结是水平方向，受自身结构所限，微缩化设计的难度较大。
发明内容
为此，本发明提供了一种垂直型单光子雪崩二极管器件结构及其制备方法，可用于解决常规单光子雪崩二极管结构光子探测效率(PDE)较低，并且微缩化设计的难度较大的技术问题。
第一方面，本申请实施例提供一种垂直型单光子雪崩二极管器件，所述单光子雪崩二极管器件包括多个单光子雪崩二极管单元，每一所述单光子雪崩二极管单元在纵截面上包括：衬底和设置在所述衬底上表面的外延层，在所述外延层中开设有纵向延伸的深沟槽；所述深沟槽中设置有填充层，所述填充层用作所述单光子雪崩二极管单元的第一电极接触；在所述外延层中、所述深沟槽两侧均依次设置有第一阱区和第二阱区，其中所述第一阱区和所述第二阱区的掺杂类型不同；所述第一阱区和所述第二阱区之间构成PN结，所述PN结的顶表面与所述外延层顶表面之间为所述第二阱区；在位于所述深沟槽两侧的所述第二阱区顶部设置有重掺杂区，作为所述单光子雪崩二极管单元的第二电极接触。
在一些实施例中，所述单光子雪崩二极管单元还包括：位于所述深沟槽内表面的第一绝缘层，所述第一绝缘层用于隔离所述填充层和所述第一阱区；位于所述外延层上表面的第二绝缘层，所述第二绝缘层中在所述深沟槽上表面、所述重掺杂区处对应开设有第一开口、第二开口。
在一些实施例中，所述填充层的材料为掺杂多晶硅或金属。
在一些实施例中，所述衬底的材料为硅、锗硅、砷化镓、氮化镓或铟砷化镓中的任意一种半导体材料。
在一些实施例中，所述第一阱区与所述第二阱区的下表面平齐，且不低于所述深沟槽底部。
在一些实施例中，所述深沟槽的下表面低于所述第一阱区的下表面，且所述第一阱区的下表面低于所述第二阱区的下表面。
在一些实施例中，所述单光子雪崩二极管器件还包括：位于每一所述单光子雪崩二极管单元四周的深隔离槽结构，所述深隔离槽结构贯穿所述外延层及所述衬底设置。
在一些实施例中，所述单光子雪崩二极管器件还包括：在所述外延层顶部，位于所述单光子雪崩二极管器件四周的保护环。
第二方面，本申请实施例提供一种垂直型单光子雪崩二极管单元的制备方法，所述方法包括：在衬底上沉积形成外延层，在所述外延层中开设深沟槽，在所述深沟槽的内表面沉积第一绝缘层，并在所述第一绝缘层表面沉积填充层；在所述外延层上表面沉积第二绝缘层；在所述深沟槽两侧的所述外延层中均依次形成第一阱区、第二阱区，所述第二阱区的上表面与所述外延层的上表面齐平，且高于所述第一阱区的上表面；其中所述第一阱区和所述第二阱区的掺杂类型不同，以在所述第一阱区和所述第二阱区之间形成PN结；在位于所述深沟槽两侧的所述第二阱区顶部形成重掺杂区；在所述第二绝缘层中、在所述深沟槽、所述重掺杂区处分别刻蚀出第一开口、第二开口；分别在所述第一开口、所述第二开口处设置第一电极、第二电极。
第三方面，本申请实施例提供一种垂直型单光子雪崩二极管器件的制备方法，其中，所述单光子雪崩二极管器件包括多个采用如上述制备方法得到的单光子雪崩二极管单元，所述方法包括：刻蚀每一所述垂直型单光子雪崩二极管单元的四周，形成贯穿外延层及衬底的深隔离槽结构；刻蚀位于所述单光子雪崩二极管器件四周的外延层，形成围绕所述单光子雪崩二极管器件的保护环。
本发明提供的垂直型单光子雪崩二极管器件，在外延层中开设深沟槽，增加单光子雪崩二极管雪崩区域的深度，从而提高PDE，并在深沟槽两侧掺杂形成第一阱区和第二阱区，得到垂直型PN结，使得本发明的垂直型单光子雪崩二极管器件的击穿电压Vbd的范围可控。
附图说明
图1为相关技术中格茨贝格尔扩散接地电极结构的剖面结构示意图；
图2为本申请实施例1中提供的单光子雪崩二极管单元的纵截面结构示意图；
图3为本申请实施例提供的垂直型单光子雪崩二极管器件的电路图；
图4为本申请实施例2中提供的单光子雪崩二极管单元的纵截面结构示意图；
图5为本申请实施例2中提供的垂直型单光子雪崩二极管器件的俯视图；
图6为本申请实施例3中提供的单光子雪崩二极管单元的纵截面结构示意图；
图7为本申请实施例3中提供的垂直型单光子雪崩二极管器件的俯视图；
图8至图14为本申请实施例4提供的垂直型单光子雪崩二极管器件的制备方法过程中的示意图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例1
本申请实施例1提供了一种垂直型单光子雪崩二极管器件，所述单光子雪崩二极管器件包括多个单光子雪崩二极管单元，图2为本申请实施例1中提供的单光子雪崩二极管单元30的纵截面结构示意图，如图2所示，单光子雪崩二极管单元30在纵截面上包括：
衬底1和设置在所述衬底1上表面的外延层2，在所述外延层2中开设有纵向延伸的深沟槽3；这里，衬底1可以为P型衬底或N型衬底，衬底1的材料为硅、锗硅、砷化镓、氮化镓或铟砷化镓中的任意一种半导体材料，对应的，衬底1上表面的外延层2可以为P型外延层或N型外延层。所述深沟槽3中设置有填充层4，所述填充层4用作所述单光子雪崩二极管单元30的第一电极接触；深沟槽3在外延层中沿纵向延伸，深沟槽3的深度小于外延层深度，这里，填充层4的材料为掺杂多晶硅或金属，掺杂多晶硅的掺杂类型可以为P型或N型，取决于其掺杂类型，填充层4作为阴极接触或阳极接触。
在本实施例中，在外延层2中开设深沟槽3增加单光子雪崩二极管雪崩区域的深度，从而提高单光子雪崩二极管的PDE，填充层4的材料可以为掺杂多晶硅，例如N+型多晶硅，也可以为金属材料，例如钨等金属。
在所述外延层2中、所述深沟槽3两侧均依次设置有第一阱区5和第二阱区6，其中所述第一阱区5和所述第二阱区6的掺杂类型不同。这里，第一阱区5和第二阱区6分别在外延层2中通过掺杂及退火后形成的，第一阱区5和第二阱区6的深度均小于外延层2的深度，第二阱区6的上表面与外延层2上表面齐平，且第一阱区5的上表面低于外延层2的上表面，第一阱区5掺杂类型可为P型或N型，对应的第二阱区6的掺杂类型可以为N型或P型，以在第一阱区5和第二阱区6之间构成PN结，PN结的上表面与外延层的上表面之间为第二阱区6，这样，当PN结处于雪崩模式时，能够避免外延层上表面处的泄漏电流。可以理解的是，本申请实施例中的PN结为垂直于外延层表面的垂直型PN结。
通过掺杂在外延层中形成第一阱区5和第二阱区6，可以在掺杂过程中调整P阱或N阱的掺杂剂量以控制单光子雪崩二极管器件的击穿电压Vbd。
在位于所述深沟槽3两侧的所述第二阱区6顶部设置有重掺杂区7，作为所述单光子雪崩二极管单元30的第二电极接触。示例性的，所述重掺杂区7的上表面与所述外延层2的上表面平齐。在本实施例中，重掺杂区7的掺杂浓度大于第二阱区6，重掺杂区可以为P+型，此时重掺杂区可作为单光子雪崩二极管的阳极接触，重掺杂区可以为N+型，此时重掺杂区作为单光子雪崩二极管的阴极接触。
在本申请实施例中，单光子雪崩二极管单元30还包括：位于深沟槽3的内表面的第一绝缘层8，所述第一绝缘层8用于隔离所述填充层4与所述第一阱区5。位于所述外延层2上表面的第二绝缘层9，所述第二绝缘层9中在所述深沟槽3上表面、所述重掺杂区7处对应开设有第一开口10、第二开口11。这里，第一开口10用于暴露出第一电极接触，以在第一开口10处连接第一电极12，第二开口11用于暴露出第二电极接触，以在第二开口11处连接第二电极13，第一电极12与第二电极13类型相反。
在本申请实施例中，单光子雪崩二极管器件还包括：位于每一所述单光子雪崩二极管单元30四周的深隔离槽结构(DTI，图中未示出)，所述深隔离槽结构贯穿所述外延层及所述衬底设置。DTI用于在SPAD之间起屏蔽作用，阻止一个SPAD中的信号进入相邻的SPAD，以减少串扰。在一些实施例中，DTI将由其边缘的任一侧的SPAD沿着给定边缘进行共享。在共享DTI的实施例中，在DTI的一侧的外延层为该侧SPAD的一部分，而在DTI的另一侧的外延层为另一侧SPAD的部分。
单光子雪崩二极管器件还包括：在所述外延层顶部，位于所述单光子雪崩二极管器件四周的保护环(图中未示出)。保护环作为所述单光子雪崩二极管器件的接地电极接触，用于外接接地电极，接地电极与第一电极12类型相同，保护环的类型可以为P+型保护环或N+型保护环，用于防止边缘击穿，避免垂直于SPAD表面的PN结边缘产生雪崩效应。
一些实施例中，上述SPAD单元30可以在FSI(正面照明)与BSI(背面照明)模式下制造。
图3为本申请实施例提供的垂直型单光子雪崩二极管器件的电路图，如图3所示，SPAD中包括反向偏置PN结301，PN结301具有反向偏置电压Vbd，此反向偏置电压生成相对较高的电场，使得注入到耗尽层中的单个电荷载流子经由碰撞电离而触发自持雪崩。采用与PN结301串联的P型MOSFET 302对PN结301进行复位，P型MOSFET 302另一端设置更正电压V过载，在MOSFET 302的栅极施加淬灭电压V淬灭，以充当相对较高电阻的电阻器。
本申请提供的垂直型单光子雪崩二极管器件，在外延层中开设大深度的深沟槽，增加单光子雪崩二极管单元的雪崩区域的深度，从而提高单光子雪崩二极管单元的PDE，并在深沟槽两侧掺杂形成第一阱区和第二阱区，得到垂直型PN结，通过调节第一阱区和第二阱区的掺杂浓度和注入能量，使得本发明的垂直型单光子雪崩二极管器件的Vbd范围可控，也可以调节PN结的耗尽层的宽带，解决了单光子雪崩二极管的PDE范围由于像素微缩化设计受限的技术难题。
实施例2
本申请实施例2提供了一种垂直型单光子雪崩二极管器件，所述单光子雪崩二极管器件包括多个单光子雪崩二极管单元，图4为本申请实施例2中提供的单光子雪崩二极管单元30A的纵截面结构示意图，图5为本申请实施例2中提供的垂直型单光子雪崩二极管器件200A的俯视图，如图4所示，单光子雪崩二极管单元30A在纵截面上包括：
衬底1和设置在所述衬底1上表面的外延层2，在所述外延层2中开设有纵向延伸的深沟槽3；这里，衬底1可以为P型衬底或N型衬底，衬底1的材料为硅、锗硅、砷化镓、氮化镓或铟砷化镓中的任意一种半导体材料，对应的，衬底1上表面的外延层2可以为P型外延层或N型外延层。所述深沟槽3中设置有填充层4，所述填充层4用作所述单光子雪崩二极管单元30A的第一电极接触；深沟槽3在外延层中沿纵向延伸，深沟槽3的深度小于外延层深度，这里，填充层4的材料为掺杂多晶硅或金属，掺杂多晶硅的掺杂类型可以为P型或N型，取决于其掺杂类型，填充层4作为阴极接触或阳极接触。
在所述外延层2中、所述深沟槽3两侧均依次设置有第一阱区5和第二阱区6，其中所述第一阱区5和所述第二阱区6的掺杂类型不同；第一阱区5和第二阱区6的深度均小于外延层2的深度。这里，第一阱区5和第二阱区6分别在外延层2中通过掺杂及退火后形成的，第二阱区6的上表面与外延层2上表面齐平，且第一阱区5的上表面低于外延层2的上表面，第一阱区5和第二阱区6的下表面齐平，且不低于所述深沟槽3的底部，应当理解的是，这里的第一阱区5和第二阱区6的下表面在外延层中的位置不超过深沟槽3的底部，也就是说，深沟槽3底部距外延层2下表面的距离L1小于第一阱区5下表面距外延层下表面的距离L2。易于理解的是，在空间中，第一阱区5、第二阱区6分别形成一环形结构环绕深沟槽3外周，保证深沟槽3底部的深度大于第一阱区5和第二阱区6底部，第一阱区5掺杂类型可为P型或N型，对应的第二阱区6的掺杂类型可以为N型或P型，以在第一阱区5和第二阱区6之间构成PN结，PN结的上表面低于外延层的上表面，且与外延层的上表面之间为第二阱区6，这样，当PN结处于雪崩模式时，能够避免外延层上表面处的泄漏电流；PN结的下表面高于深沟槽3的底部，即PN结的深度不超过填充物4的深度，使得填充物4可以控制PN结区域的电场。
在位于所述深沟槽3两侧的所述第二阱区6顶部设置有重掺杂区7，作为所述单光子雪崩二极管单元30A的第二电极接触。示例性的，所述重掺杂区7的上表面与所述外延层2的上表面平齐。在本实施例中，重掺杂区7的掺杂浓度大于第二阱区6，重掺杂区可以为P+型，此时重掺杂区可作为单光子雪崩二极管单元的阳极接触，重掺杂区可以为N+型，此时重掺杂区作为单光子雪崩二极管单元的阴极接触。
在本申请实施例中，单光子雪崩二极管单元30A还包括：位于深沟槽3的内表面的第一绝缘层8，所述第一绝缘层8用于隔离所述填充层4与所述第一阱区5。位于所述外延层2上表面的第二绝缘层9，所述第二绝缘层9分别在所述深沟槽3上表面、所述重掺杂区7处对应开设第一开口10、第二开口11。这里，第一开口10用于暴露出第一电极接触，以在第一开口10处连接第一电极12，第二开口11用于暴露出第二电极接触，以在第二开口11处连接第二电极13。
在本申请实施例中，单光子雪崩二极管器件200A还包括：位于每一所述单光子雪崩二极管单元30A四周的深隔离槽结构14，所述深隔离槽结构14贯穿所述外延层2和衬底1。DTI 14用于在SPAD之间起屏蔽作用，阻止一个SPAD中的信号进入相邻的SPAD，以减少串扰。在一些实施例中，DTI将由其边缘的任一侧的SPAD沿着给定边缘进行共享。在共享DTI的实施例中，在DTI的一侧的外延层为该侧SPAD的一部分，而在DTI的另一侧的外延层为另一侧SPAD的部分。
如图5所示，单光子雪崩二极管器件200A包括4个单光子雪崩二极管单元30A，在一些实施例中，单光子雪崩二极管器件200A包括多个单光子雪崩二极管单元30A，在本申请实施例中，单光子雪崩二极管器件200A中包括：位于每一所述单光子雪崩二极管单元30A四周的深隔离槽结构14，所述深隔离槽结构14贯穿所述外延层2和衬底1。DTI 14用于在SPAD之间起屏蔽作用，阻止一个SPAD中的信号进入相邻的SPAD，以减少串扰。应当理解的是，本实施例中DTI将由其边缘的任一侧的SPAD沿着给定边缘进行共享，即，在DTI的一侧的外延层为该侧SPAD的一部分，而在DTI的另一侧的外延层为另一侧SPAD的部分。
单光子雪崩二极管器件200A还包括：在所述外延层2顶部，位于所述单光子雪崩二极管器件四周的保护环15。
一些实施例中，上述SPAD单元可以在FSI(正面照明)与BSI(背面照明)模式下制造。
实施例3
本申请实施例3提供了一种垂直型单光子雪崩二极管器件，所述单光子雪崩二极管器件包括多个单光子雪崩二极管单元，图6为本申请实施例3中提供的单光子雪崩二极管单元30B的纵截面结构示意图，图7为本申请实施例3中提供的垂直型单光子雪崩二极管器件200B的俯视图，如图6所示，单光子雪崩二极管单元30B在纵截面上包括：
衬底1和设置在所述衬底1上表面的外延层2，在所述外延层2中开设有纵向延伸的深沟槽3；这里，衬底1可以为P型衬底或N型衬底，衬底1的材料为硅、锗硅、砷化镓、氮化镓或铟砷化镓中的任意一种半导体材料，对应的，衬底1上表面的外延层2可以为P型外延层或N型外延层。所述深沟槽3中设置有填充层4，所述填充层4用作所述单光子雪崩二极管单元30B的第一电极接触；深沟槽3在外延层中沿纵向延伸，深沟槽3的深度小于外延层深度，这里，填充层4的材料为掺杂多晶硅或金属，掺杂多晶硅的掺杂类型可以为P型或N型，取决于其掺杂类型，填充层4作为阴极接触或阳极接触。
在所述外延层2中、所述深沟槽3两侧均依次设置有第一阱区5和第二阱区6，其中所述第一阱区5和所述第二阱区6的掺杂类型不同；这里，第一阱区5和第二阱区6分别在外延层2中通过掺杂及退火后形成的，第二阱区6的上表面与外延层2上表面齐平，且第一阱区5的上表面低于外延层2的上表面，第一阱区5的下表面低于深沟槽3底部、第二阱区6的下表面低于第一阱区5下表面，第二阱区6的下表面高于外延层2的下表面。也就是说，第一阱区5的深度大于深沟槽3的深度，第二阱区6的深度大于第一阱区5的深度，可以理解的是，在本申请实施例中，第一阱区5和第二阱区6不仅分布于深沟槽3的两侧，同时分布在深沟槽3的底部，即，第一阱区5、第二阱区6分别在空间中形成杯型结构环绕深沟槽3的外周和底部。第一阱区5掺杂类型可为P型或N型，对应的第二阱区6的掺杂类型可以为N型或P型，以在第一阱区5和第二阱区6之间构成PN结，PN结的上表面低于外延层的上表面，且与外延层的上表面之间为第二阱区6，这样，当PN结处于雪崩模式时，能够避免外延层上表面处的泄漏电流；PN结的下表面依次被第一阱区5、第二阱区6包围，这样填充层4可以控制整个PN结区域的电场。
在位于所述深沟槽3两侧的所述第二阱区6顶部设置有重掺杂区7，作为所述单光子雪崩二极管单元30B的第二电极接触。示例性的，所述重掺杂区7的上表面与所述外延层2的上表面平齐。在本实施例中，重掺杂区7的掺杂浓度大于第二阱区6，重掺杂区7可以为P+型，此时重掺杂区7可作为单光子雪崩二极管单元的阳极接触，重掺杂区7可以为N+型，此时重掺杂区7作为单光子雪崩二极管单元的阴极接触。
在本申请实施例中，单光子雪崩二极管单元30B还包括：位于深沟槽3的内表面的第一绝缘层8，所述第一绝缘层8用于隔离所述填充层4与所述第一阱区5。位于所述外延层2上表面的第二绝缘层9，所述第二绝缘层9分别在所述深沟槽3上表面、所述重掺杂区7处开设第一开口10、第二开口11。这里，第一开口10用于暴露出第一电极接触，以在第一开口10处连接第一电极12，第二开口11用于暴露出第二电极接触，以在第二开口11处连接第二电极13。
在本申请实施例中，单光子雪崩二极管单元30B还包括：位于所述单光子雪崩二极管单元30B四周的深隔离槽结构14，所述深隔离槽结构14贯穿所述外延层2及所述衬底1设置。DTI 14用于在SPAD之间起屏蔽作用，阻止一个SPAD中的信号进入相邻的SPAD，以减少串扰。
如图7所示，单光子雪崩二极管器件200B包括4个单光子雪崩二极管单元30B，在一些实施例中，单光子雪崩二极管器件300包括多个单光子雪崩二极管单元30B，单光子雪崩二极管器件200B还包括：位于每一所述单光子雪崩二极管单元30B四周的深隔离槽结构14，所述深隔离槽结构14贯穿所述外延层2及所述衬底1设置。应当理解的是，本实施例中DTI将由其边缘的任一侧的SPAD沿着给定边缘进行共享，即，在DTI的一侧的外延层为该侧SPAD的一部分，而在DTI的另一侧的外延层为另一侧SPAD的部分。
单光子雪崩二极管器件200B还包括：在所述外延层顶部，位于所述单光子雪崩二极管器件四周的保护环15。
一些实施例中，上述SPAD单元可以在FSI(正面照明)与BSI(背面照明)模式下制造。
实施例4
本申请实施例4提供一种垂直型单光子雪崩二极管单元的制备方法，图8至图13为本申请实施例4提供的垂直型单光子雪崩二极管单元30的制备方法过程中的结构示意图，所述制备方法包括：
步骤S1、如图8所示，在衬底上沉积形成外延层，在所述外延层中开设深沟槽，在每一深沟槽的内表面沉积第一绝缘层，并在所述第一绝缘层表面沉积填充层；衬底1可以为P型衬底或N型衬底，衬底1的材料为硅、锗硅、砷化镓、氮化镓或铟砷化镓中的任意一种半导体材料，在衬底1上沉积形成的外延层2可以为与衬底1的掺杂类型一致的P型或N型外延层。通过掩膜在外延层2上表面形成刻蚀图案，通过曝光显影在所述外延层2中刻蚀出深沟槽3，刻蚀深度小于所述外延层2的深度，随后在深沟槽3内表面形成第一绝缘层8，并在第一绝缘层8表面填充掺杂多晶硅或金属钨形成填充层4。填充层4作为单光子雪崩二极管器件的第一电极接触。
步骤S2、如图9所示，在外延层2上表面沉积第二绝缘层9，这里，第一绝缘层8和第二绝缘层9的材料可以是氧化物，第一绝缘层8用于隔离填充层4和第一阱区5，第二绝缘层9覆盖所述外延层2的整个上表面，包括上述填充层4的上表面空隙，用于在后续进行掺杂及退火的过程中起到保护晶圆表面的作用。
步骤S3、分别通过第一掺杂、第二掺杂依次在深沟槽两侧的所述外延层中形成第一阱区、第二阱区，所述第二阱区的上表面与所述外延层的上表面齐平，且高于所述第一阱区的上表面；其中所述第一阱区和所述第二阱区的掺杂类型不同，以在所述第一阱区和所述第二阱区之间形成PN结；如图10所示，通过第一掺杂在深沟槽3两侧的外延层2中形成第一阱区5，通过第二掺杂，在所述第一阱区5两侧形成第二阱区6，第一阱区5与第二阱区6的掺杂类型相反，且掺杂浓度均小于填充层4，接下来进行衬底退火工艺，以激活第一阱区5和第二阱区6的掺杂。退火工艺的温度在850℃～1050℃，退火时间由工艺要求决定，例如一个小时等。
步骤S4、在位于所述深沟槽两侧的所述第二阱区顶部形成重掺杂区；如图11所示，通过第三掺杂在位于深沟槽3两侧的第二阱区6的顶部形成重掺杂区7，重掺杂区7的掺杂浓度高于第一阱区5，掺杂类型可以为P+型或N+型，重掺杂区7的宽度小于第二阱区6的宽度。重掺杂区7作为单光子雪崩二极管器件的第二电极接触。接下来进行衬底快速退火工艺，以激活重掺杂区7的掺杂，同时减少高温下长时间退火对器件结构的损伤。快速退火工艺的温度在850℃～1050℃，具体退火时间由工艺要求决定，例如几秒钟时间等。
步骤S5、在所述第二绝缘层9中、所述深沟槽3、所述重掺杂区7处分别刻蚀出第一开口10、第二开口11，如图12所示。
步骤S6、如图13所示，在第一开口10处设置第一电极12，在位于第二开口11处设置第二电极13。这里，第一电极与第二电极可任意为阴极或阳极，这取决于重掺杂区和填充层的掺杂类型。
经过上述步骤得到垂直型单光子雪崩二极管单元30。
本申请实施例提供一种垂直型单光子雪崩二极管器件200的制备方法，图14为本申请实施例提供的单光子雪崩二极管器件200的结构示意图，如图14所示，所述单光子雪崩二极管器件200包括多个采用如上述的制备方法得到的单光子雪崩二极管单元30，所述方法包括：
刻蚀每一所述垂直型单光子雪崩二极管单元30的四周，形成贯穿所述外延层2及所述衬底1的深隔离槽结构14。
刻蚀位于所述单光子雪崩二极管器件四周的外延层，形成围绕所述单光子雪崩二极管器件200的保护环15。保护环15用作接地电极接触，其上引出接线接地。
以上所述仅是本发明的优选实施例而已，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (10)

1.一种垂直型单光子雪崩二极管器件，其特征在于，所述单光子雪崩二极管器件包括多个单光子雪崩二极管单元，每一所述单光子雪崩二极管单元在纵截面上包括：
衬底和设置在所述衬底上表面的外延层，在所述外延层中开设有纵向延伸的深沟槽；
所述深沟槽中设置有填充层，所述填充层用作所述单光子雪崩二极管单元的第一电极接触；
在所述外延层中、所述深沟槽两侧均依次设置有第一阱区和第二阱区，其中所述第一阱区和所述第二阱区的掺杂类型不同；
所述第一阱区和所述第二阱区之间构成PN结，所述PN结的上表面与所述外延层上表面之间为所述第二阱区；
在位于所述深沟槽两侧的所述第二阱区顶部设置有重掺杂区，作为所述单光子雪崩二极管单元的第二电极接触。
2.根据权利要求1所述的单光子雪崩二极管器件，其特征在于，所述单光子雪崩二极管单元还包括：
位于所述深沟槽内表面的第一绝缘层，所述第一绝缘层用于隔离所述填充层和所述第一阱区；
位于所述外延层上表面的第二绝缘层，所述第二绝缘层中在所述深沟槽上表面、所述重掺杂区处对应开设有第一开口、第二开口。
3.根据权利要求2所述的单光子雪崩二极管器件，其特征在于，所述填充层的材料为掺杂多晶硅或金属。
4.根据权利要求3所述的单光子雪崩二极管器件，其特征在于，所述衬底的材料为硅、锗硅、砷化镓、氮化镓或铟砷化镓中的任意一种半导体材料。
5.根据权利要求4所述的单光子雪崩二极管器件，其特征在于，所述第一阱区与所述第二阱区的下表面平齐，且不低于所述深沟槽底部。
6.根据权利要求4所述的单光子雪崩二极管器件，其特征在于，所述深沟槽的下表面低于所述第一阱区的下表面，且所述第一阱区的下表面低于所述第二阱区的下表面。
7.根据权利要求5或权利要求6所述的单光子雪崩二极管器件，其特征在于，所述单光子雪崩二极管器件还包括：
位于每一所述单光子雪崩二极管单元四周的深隔离槽结构，所述深隔离槽结构贯穿所述外延层及所述衬底设置。
8.根据权利要求7所述的单光子雪崩二极管器件，其特征在于，所述单光子雪崩二极管器件还包括：
在所述外延层顶部，位于所述单光子雪崩二极管器件四周的保护环。
9.一种垂直型单光子雪崩二极管单元的制备方法，其特征在于，所述方法包括：
在衬底上沉积形成外延层，在所述外延层中开设深沟槽，在所述深沟槽的内表面沉积第一绝缘层，并在所述第一绝缘层表面沉积填充层；
在所述外延层上表面沉积第二绝缘层；
在所述深沟槽两侧的所述外延层中均依次形成第一阱区、第二阱区，所述第二阱区的上表面与所述外延层的上表面齐平，且高于所述第一阱区的上表面；其中所述第一阱区和所述第二阱区的掺杂类型不同，以在所述第一阱区和所述第二阱区之间形成PN结；
在位于所述深沟槽两侧的所述第二阱区顶部形成重掺杂区；
在所述第二绝缘层中、在所述深沟槽、所述重掺杂区处分别刻蚀出第一开口、第二开口；
分别在所述第一开口、所述第二开口处设置第一电极、第二电极。
10.一种垂直型单光子雪崩二极管器件的制备方法，其中，所述单光子雪崩二极管器件包括多个采用如权利要求9所述的制备方法得到的单光子雪崩二极管单元，其特征在于，所述方法包括：
刻蚀每一所述垂直型单光子雪崩二极管单元的四周，形成贯穿外延层及衬底的深隔离槽结构；
刻蚀位于所述单光子雪崩二极管器件四周的外延层，形成围绕所述单光子雪崩二极管器件的保护环。
CN202310298172.0A 2023-03-24 2023-03-24 一种垂直型单光子雪崩二极管器件及其制备方法 Pending CN116207179A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310298172.0A CN116207179A (zh) 2023-03-24 2023-03-24 一种垂直型单光子雪崩二极管器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310298172.0A CN116207179A (zh) 2023-03-24 2023-03-24 一种垂直型单光子雪崩二极管器件及其制备方法

Publications (1)

Publication Number Publication Date
CN116207179A true CN116207179A (zh) 2023-06-02

Family

ID=86509551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310298172.0A Pending CN116207179A (zh) 2023-03-24 2023-03-24 一种垂直型单光子雪崩二极管器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116207179A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117096208A (zh) * 2023-10-20 2023-11-21 浙桂(杭州)半导体科技有限责任公司 一种锗硅雪崩光电二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117096208A (zh) * 2023-10-20 2023-11-21 浙桂(杭州)半导体科技有限责任公司 一种锗硅雪崩光电二极管
CN117096208B (zh) * 2023-10-20 2024-02-09 浙桂(杭州)半导体科技有限责任公司 一种锗硅雪崩光电二极管

Similar Documents

Publication Publication Date Title
US11329185B2 (en) Avalanche diode along with vertical PN junction and method for manufacturing the same field
CN113314638B (zh) 近红外单光子雪崩二极管探测器及制作方法
EP1679749A1 (en) Semiconductor photodiode and method of making
US20200185560A1 (en) Spad-type photodiode
US11296247B2 (en) Photodetector with a buried layer
CN115425101B (zh) 一种双结单光子雪崩二极管、探测器及制作方法
CN114093962B (zh) 单光子雪崩二极管和光电探测器阵列
CN114914325B (zh) 一种多结的近红外单光子雪崩二极管及制备方法
CN116207179A (zh) 一种垂直型单光子雪崩二极管器件及其制备方法
CN111628034A (zh) 光电探测装置的制造方法
CN113690337B (zh) 单光子雪崩二极管及其制作方法、单光子雪崩二极管阵列
CN211150577U (zh) 光电二极管以及半导体结构
JP2012174783A (ja) フォトダイオードおよびフォトダイオードアレイ
CN114843353A (zh) 光栅-结型复合雪崩单光子检测器及其制作方法
CN114242826A (zh) 单光子雪崩二极管及其形成方法
JP6194524B2 (ja) ノイズ電流を抑制したフォトダイオード及びそれを形成する方法
CN111628033A (zh) 光电探测装置的制造方法
KR101707896B1 (ko) 실리콘 광 증배 소자
US11217718B2 (en) Photodetector with a buried layer
CN220774373U (zh) 半导体器件
US11967664B2 (en) Photodiodes with serpentine shaped electrical junction
CN111446269B (zh) 一种cmos图像传感器结构及制造方法
CN220474635U (zh) 一种单光子雪崩二极管单元及探测器
US20230042681A1 (en) Spad pixel for a backside illuminated image sensor
CN117393634A (zh) 一种雪崩二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination