CN220774373U - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN220774373U
CN220774373U CN202321810383.XU CN202321810383U CN220774373U CN 220774373 U CN220774373 U CN 220774373U CN 202321810383 U CN202321810383 U CN 202321810383U CN 220774373 U CN220774373 U CN 220774373U
Authority
CN
China
Prior art keywords
doped region
region
semiconductor device
substrate
upper face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321810383.XU
Other languages
English (en)
Inventor
S·佩莱格里尼
D·格兰斯基
A·洛佩兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
STMicroelectronics Research and Development Ltd
Original Assignee
STMicroelectronics Crolles 2 SAS
STMicroelectronics Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS, STMicroelectronics Research and Development Ltd filed Critical STMicroelectronics Crolles 2 SAS
Application granted granted Critical
Publication of CN220774373U publication Critical patent/CN220774373U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Light Receiving Elements (AREA)

Abstract

本公开的实施例涉及半导体器件。一种半导体器件包括衬底中的单光子雪崩二极管和电阻器。电阻器被提供为安置在绝缘沟槽上，绝缘沟槽位于单光子雪崩二极管的掺杂阳极区域中。

Description

半导体器件
技术领域
本公开整体涉及光电子器件，并且更具体地，涉及包括单光子雪崩二极管的器件。
背景技术
单光子雪崩二极管(SPAD)是与光电二极管和雪崩光电二极管(APD)在同一族群中的固态光检测器，同时也与基本的二极管行为被基本关联。与光电二极管和APD一样，SPAD基于可以利用电离辐射发光的半导体p-n结。SPAD与APD或光电二极管的根本区别在于，SPAD的偏置远高于其反向偏置击穿电压，并且其结构允许在不损坏或产生不必要的噪声的情况下进行操作。
电场足够高以使得注入到耗尽层中的单个电荷载流子可以触发自维持雪崩(self-sustaining avalanche)。电流持续，直到雪崩被淬灭。为此，SPAD与猝灭电路相关联。
在技术上，需要解决包括SPAD的已知光电子器件的全部或部分缺陷。
实用新型内容
鉴于上述问题，本实用新型旨在提供一种半导体器件，其可以确保暗计数率不受半导体器件中的轨道的存在的影响，并且提高衬底中的SPAD的密度。
一个实施例提供了一种器件，该器件包括衬底的一部分中的单光子雪崩二极管，该部分具有八边形轮廓。
根据一个实施例，单光子雪崩二极管被第一壁包围，第一壁形成包围该部分的八边形边界(contour)。
根据一个实施例，第一壁包括由电绝缘材料制成的外壳以及由光学绝缘材料制成的芯。
根据一个实施例，该部分包括：绝缘沟槽，沟槽的面与该部分的面共面；以及导电轨道，具有两个端部，在沟槽的所述面上延伸。
根据一个实施例，沟槽位于单光子雪崩二极管的阳极中。
根据一个实施例，器件包括单光子雪崩二极管阵列。
根据一个实施例，每个单光子雪崩二极管被第一壁围绕，第一壁是不同的。
根据一个实施例，单光子雪崩二极管被分隔多个部分的公共壁围绕。
根据一个实施例，器件包括二极管阵列，单光子雪崩二极管阵列的行被二极管阵列的行彼此间隔开，单光子雪崩二极管阵列的列被二极管阵列的列彼此间隔开。
根据一个实施例，二极管与四个单光子雪崩二极管的距离基本上相等。
根据一个实施例，每个二极管被第二壁围绕，第二壁位于二极管和最近的第一壁之间。
另一实施例提供了一种包括单光子雪崩二极管和电阻器的器件，电阻器安置在绝缘沟槽上，绝缘沟槽位于单光子雪崩二极管的阳极中。
根据一个实施例，单光子雪崩二极管是在衬底的一部分中制成的。
根据一个实施例，该部分被绝缘壁围绕。
根据一个实施例，单光子雪崩二极管的阳极包括具有上部面的区域，该上部面与该部分的上部面共面。
根据一个实施例，沟槽位于该区域中。
根据一个实施例，该区域和沟槽具有环形的形态。
根据一个实施例，该区域和沟槽围绕单光子雪崩二极管的阴极。
根据一个实施例，电阻器由安置在沟槽上的导电轨道制成。
根据一个实施例，导电轨道由多晶硅制成。
根据一个实施例，该部分具有八边形轮廓。
根据本公开的一个或多个方面，提供了一种半导体器件，包括：单光子雪崩二极管，在衬底的一部分中，并且单光子雪崩二极管包括：阳极，包括第一掺杂区域，第一掺杂区域具有与部分的上部面共面的上部面；阴极，包括第二掺杂区域，第二掺杂区域具有与部分的上部面共面的上部面；以及绝缘沟槽，位于阳极的第一掺杂区域中；以及电阻器，安置在绝缘沟槽上。
在一个或多个实施例中，绝缘沟槽的侧面和下部面被第一掺杂区域覆盖。
在一个或多个实施例中，部分被绝缘壁围绕。
在一个或多个实施例中，第一掺杂区域和绝缘沟槽具有围绕第二掺杂区域的形状。
在一个或多个实施例中，第一掺杂区域和绝缘沟槽的形状是环形形态。
在一个或多个实施例中，电阻器由安置在绝缘沟槽的上表面上的导电轨道制成。
在一个或多个实施例中，导电轨道是多晶硅导电轨道。
在一个或多个实施例中，第一掺杂区域和绝缘沟槽的形状是环形形态，并且其中导电轨道被塑造为环形形态，但具有开口以限定形成电阻器的端子的两个端部。
在一个或多个实施例中，该部分具有八边形轮廓。
在一个或多个实施例中，绝缘沟槽的上部面与阳极的第一掺杂区域的上部面共面。
在一个或多个实施例中，电阻器安置在绝缘沟槽的上部面上。
在一个或多个实施例中，阳极还包括第三掺杂区域，第三掺杂区域被埋入衬底的部分中，第三掺杂区域在阴极的第二掺杂区域下方并且与阴极的第二掺杂区域竖直对准。
在一个或多个实施例中，阳极的第三掺杂区域被电耦合到阳极的第一掺杂区域。
根据本公开的一个或多个方面，提供了一种半导体器件，包括：单光子雪崩二极管，在衬底的一部分中；其中部分具有由形成包围部分的边界的壁界定的轮廓；其中单光子雪崩二极管包括：掺杂区域，在衬底的部分的上表面处；绝缘沟槽，被包含在掺杂区域内，并且具有与部分的上表面共面的表面；以及导电轨道，形成具有两个端部的电阻器，导电轨道在绝缘沟槽的表面上延伸。
在一个或多个实施例中，导电轨道是掺杂多晶硅导电轨道。
在一个或多个实施例中，掺杂区域是单光子雪崩二极管的阳极的一部分。
在一个或多个实施例中，掺杂区域围绕单光子雪崩二极管的阴极。
通过使用根据本公开的实施例，可以至少解决前述问题的至少一部分，并实现相应的效果，例如确保暗计数率不受半导体器件中的轨道的存在的影响，并且提高衬底中的SPAD的密度。
附图说明
上述特征和优点，以及其他特征和优点将在以下参考附图，通过图示和非限制方式给出的具体实施例的说明中详细描述，在附图中：
图1图示了包括SPAD的光电子器件；
图2A是包括至少一个SPAD的光电子器件的一个实施例的俯视图；
图2B是图2A的实施例的侧视图；
图3是包括至少一个SPAD的光电子器件的另一实施例的俯视图；
图4A是包括至少一个SPAD的光电子器件的一个实施例的俯视图；以及
图4B是图4A的实施例的侧视图。
具体实施方式
在不同的附图中，相同的特征由相同的附图标记标示。具体地，在各种实施例中公共的结构和/或功能特征可以具有相同的附图标记，并且可以设置相同的结构、尺寸和材料性质。
为清晰起见，仅对本文所述实施例的理解有用的操作和元件进行了图示和详细描述。
除非另有说明，否则当提及连接在一起的两个元件时，表示直接连接，不具有除导体以外的任何中间元件；当参考耦合在一起的两个元件时，表示这两个元件可以被连接或经由一个或多个其他元件而被耦合。
在以下公开内容中，除非另有说明，否则在引用绝对位置限定词时，诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等，或相对位置限定词时，诸如“之上”、“之下”、“高”、“低”等，或取向限定词时，诸如“水平”、“竖直”等，参考图中所示的取向。
除非另有规定，否则表述“约”、“近似”、“基本上”和“大约”表示在10％以内，优选在5％以内。
一个实施例提供了一种制造器件的方法，包括：a)在衬底中形成绝缘沟槽；B)掺杂衬底，以形成单光子雪崩二极管，绝缘沟槽位于单光子雪崩二极管的阳极中；c)形成安置在绝缘沟槽上的电阻器。
根据一个实施例，该方法包括在步骤a)和b)之间形成围绕单光子雪崩二极管的绝缘壁。
图1图示了光电子器件。更准确地，图1图示了电路10，电路10对应于SPAD像素(换言之，基于SPAD的像素)的一部分。
电路10包括单光子雪崩二极管12(SPAD)，其被配置为在检测到光子时开始雪崩。例如，电路10包括单个SPAD。像素10还包括猝灭电路14，其被配置为检测流过光电二极管的电流，并且通过将结的偏置降低到击穿电压以下来将其关断。然后猝灭电路14通过重新施加初始电压来对结进行重新充电，从而使得其能够检测新光子。
电路10包括保护二极管16。二极管16是所谓的“上拉”二极管。二极管优选为不是SPAD。二极管16被耦合(优选为被连接)在施加电压VP的节点18和节点20之间。二极管16的阴极被耦合(优选为被连接)到节点20，并且二极管16的阳极被耦(优选为被连接)到施加电压VP的节点。二极管16是禁止二极管(disabling diode)，从而在SPAD二极管被晶体管22禁用时，允许SPAD 12的阳极节点保持在例如等于7V的电压值。禁止电压VP具有例如至少2V的值，其大于施加到SPAD的超出击穿电压的多余偏置。
SPAD 12被耦合(优选地被连接)在节点20和节点24之间。SPAD的阴极被耦合(优选地被连接)到节点24，并且阳极被耦合(优选地被连接)到节点20。电路10还包括电阻器26，电阻器26被耦合(优选地被连接)在节点24和施加电压VH的节点28之间。
猝灭电路14包括晶体管22和晶体管30，其被串联耦合(优选地被串联连接)在节点20和施加电压VL的节点32(例如，接地)之间。更具体地，晶体管22通过其导电端子(例如，源极和漏极)被耦合、优选地被连接在节点20和节点34之间。晶体管30通过其导电端子被耦合(优选地被连接)在节点34和施加电压VL的节点32之间。
晶体管22和30优选为n型场效应(MOS)晶体管。
电路14还包括晶体管36，晶体管36通过其导电端子被耦合(优选地被连接)在节点38和施加电源电压VDD的节点40之间。晶体管36优选为p型场效应(MOS)晶体管。电路14还包括电容元件或电容器42和44。电容器42被耦合(优选地被连接)在节点38和节点24之间。电容器44被耦合(优选地被连接)在节点38和施加电压VL的节点32之间。电路14包括例如逆变器电路46，逆变器电路46被耦合(优选地被连接)在节点38和输出节点48之间，电路46的输入被耦合(优选地被连接)到节点38，并且电路46的输出被耦合(优选地被连接)到节点48。
电路10的不同元件例如位于器件的不同层级上。
图2A是包括至少一个SPAD的光电子器件的一个实施例的俯视图。图2B是图2A的实施例的侧视图。更准确地，图2B是图2A的实施例在平面a-a中的截面图。
图2A和图2B图示了包括图1的SPAD 12和图1的二极管16的层级。换言之，图2A和图2B表示衬底50，在其上和其中形成有SPAD 12和二极管16。衬底50是半导体衬底，例如由硅制成。优选地，图1的电路10的其他组件形成在另一层级中，即，在另一衬底中和另一衬底上。例如，猝灭电路14形成在另一衬底中和另一衬底上。
器件包括例如多个像素或电路10。例如，器件的所有SPAD 12和二极管16位于同一层级中，意味着在同一衬底中和同一衬底上。在图2A的示例中，四个SPAD被呈现。单个SPAD被呈现在图2B中。
每个SPAD 12包括阴极52和阳极54。阴极52包括例如第一区域52a和第二区域52b。阳极54包括例如第一区域54a、第二区域54b和第三区域54c。
第一区域52a是n掺杂半导体区域。区域52a例如在衬底50的上部面处突出。换言之，区域52a的上部面与衬底50的上部面共面。区域52a具有例如圆柱形形态。例如，区域52a在俯视图中具有圆形形态。换言之，区域52a的上部面具有圆形形态。备选地，区域52a在俯视图中具有矩形的形态，优选为具有平滑角度的方形。
第二区域52b是n掺杂半导体区域。区域52b例如在衬底50的上部面处突出。区域52a的上部面与衬底50的上部面共面，并且与区域52a的上部面共面。区域52b侧向围绕区域52a。换言之，区域52b包围区域52a形成环。区域52a优选为与区域52b接触。优选地，区域52a的侧面与区域52b的侧面完全接触，具体地，与区域52b的内侧面完全接触。
每个区域52a、52b优选地具有基本恒定的掺杂浓度。区域52a的掺杂浓度例如小于区域52b中的掺杂浓度。区域52b的高度，换言之，上部面和下部面之间的距离，被称为深度，例如深度比区域52a的高度更高(更深)。
第一区域54a是p掺杂半导体区域。区域54a例如被埋入衬底50中。区域54a具有例如圆柱形形态。例如，区域54a在俯视图中是圆形形态。换言之，区域54a的上部面具有圆形形态。备选地，区域54a在俯视图中具有矩形形态，优选为具有平滑角度的方形。区域54a例如位于区域52a之下。换言之，区域54a的至少一部分与区域52a的一部分竖直对准。区域54a通过衬底50的一部分与区域52a和区域52b分隔。
区域54b是p掺杂半导体区域。区域54b例如被埋入衬底50中。区域54b优选为位于区域54a之下。换言之，区域54a优选为位于区域54b和阴极52之间。区域54b具有例如环形形态。区域54b侧向围绕衬底50的与区域54a竖直对准的一部分。区域54b和区域54a优选为接触。区域54b的上部面的一部分优选地与区域54a的下部面接触。
区域54c是p掺杂半导体区域。区域54c在衬底50中竖直延伸。区域54c从衬底50的上部面延伸到至少与区域54b的层级相同的深度。区域54b和54c接触，例如侧向接触。区域54c的上部面例如与衬底50的上部面共面。区域54c的宽度例如在衬底的上部面的层级处比在区域54b的层级处更大。例如，区域54c包括具有第一宽度(优选为基本恒定)的上部以及具有第二宽度(优选为基本恒定)的下部。第二宽度例如小于第一宽度。在俯视图中，区域54c具有环形形态。区域54c围绕阴极52、区域52a和52b两者以及区域54a和54b。区域54c通过衬底50的一部分与区域52a和52b分隔。
每个区域54a、54b、54c优选地具有基本恒定的掺杂浓度。区域54a的掺杂浓度例如小于区域54b中的掺杂浓度。区域54b的掺杂浓度例如小于区域54c中的掺杂浓度。
每个SPAD被壁56围绕。优选地，围绕不同SPAD的壁56具有相同的尺寸。
优选地，壁56在对应SPAD的整个高度之上竖直延伸。优选地，壁56至少从阴极52和阳极54的最接近衬底的上部面的点竖直延伸至阴极52和阳极54的最远离衬底的上部面的点。换言之，在图2A和图2B的示例中，壁56至少从阴极的上部面(对应于衬底的上部面和区域54c的上部面)竖直地、在深度上延伸到区域54c的下部面(对应于例如衬底50的下部面)。
每个壁56侧向围绕对应的SPAD。换言之，每个SPAD与相邻的SPAD被壁56的一部分间隔开，优选为完全间隔开。在图2A和图2B的示例中，每个SPAD被与所述SPAD相关联并且与围绕其他SPAD的壁不同的壁56围绕。因此，两个相邻的SPAD被两个不同的壁的一部分间隔开。在图2A和图2B的示例中，围绕不同SPAD的不同壁不接触。换言之，围绕不同SPAD的不同壁被衬底的多个部分彼此间隔开。
在俯视图中，换言之，在衬底的上部面的平面中，每个壁56具有八角形形态。换言之，壁56的内侧面，也就是壁56最靠近SPAD的侧面，具有八边形形态。类似地，壁56的外侧面，也就是壁56最远离SPAD的侧面，具有八边形形态。因此，壁56形成了包围SPAD的八边形轮廓。SPAD区域，换言之，衬底50中形成有SPAD的区域，与壁56邻接。因此，所述部分具有八边形轮廓。
更准确地，在与衬底50的上部面平行的、包括壁56的任何平面中，即，在与图2A的平面平行的、包括壁56的任何平面中，每个壁包括8个部分56-1、56-2、56-3、56-4、56-5、56-6、56-7、56-8，从而形成八边形。部分56-1与部分56-8和56-2接触。部分56-2与部分56-1和56-3接触。部分56-3与部分56-2和56-4接触。部分56-4与部分56-3和56-5接触。部分56-5与部分56-4和56-6接触。部分56-6与部分56-5和56-7接触。部分56-7与部分56-6和56-8接触。部分56-8与部分56-7和56-1接触。两个部分接触意味着这两个部分的面对两个部分是公共的。
壁56的每个部分优选地在与衬底50的上部面平行的包括壁56的任何平面上具有矩形或梯形形态。优选地，这些部分是平行六面体。
部分56-1、56-2、56-3、56-4例如分别与部分56-5、56-6、56-7、56-8平行。换言之，部分56-1、56-2、56-3、56-4分别沿着与部分56-5、56-6、56-7、56-8延伸的方向平行的方向延伸。换言之，在与衬底50的上部面平行的、包括壁56的任何平面上，与部分56-1、56-2、56-3、56-4的最高尺寸相对应的方向例如分别平行于与部分56-5、56-6、56-7、56-8的最高尺寸相对应的方向。此外，部分56-1、56-2、56-3、56-4、56-5、56-6、56-7、56-8例如分别与部分56-3、56-4、56-5、56-6、56-7、56-8、56-1、56-2正交。
壁56的彼此平行的多个部分优选地具有相同的尺寸。换言之，部分56-1和56-5，相应地，部分56-2和56-6，相应地，部分56-3和56-7，相应地，部分56-4和56-8优选为具有相同的尺寸。优选地，壁56的彼此正交的多个部分具有相同的尺寸。换言之，部分56-1、56-3、56-5、56-7具有相同的尺寸，并且部分56-2、56-4、56-6、56-8具有相同的尺寸。
在图2A的示例中，对应部分彼此平行。换言之，壁56的部分56-1、56-2、56-3、56-4、56-5、56-6、56-7、56-8分别平行于其他壁56的部分56-1、56-2、56-3、56-4、56-5、56-6、56-7、56-8。SPAD和围绕SPAD的壁56例如被设置为阵列，形成SPAD的行和列。例如，壁56的部分56-1和56-5与同一列的壁56的部分56-1和56-5分别对准。类似地，壁56的部分56-3和56-7例如与同一行的壁56的部分56-3和56-7分别对准。类似地，壁56的部分56-2、56-4、56-6以及56-8例如与在壁56的阵列中对角地定位的壁56的部分56-2、56-4、56-6以及56-8分别对准。
衬底包括例如二极管16的阵列。二极管优选地由衬底中的n掺杂和p掺杂区域形成。通过二极管16的行，SPAD的每个行与SPAD的相邻行间隔开。通过二极管16的列，SPAD的每个列与相邻的SPAD的列间隔开。因此，每个二极管被四个SPAD围绕。
优选地，每个二极管16与所述四个SPAD之间的距离相等。每个二极管16例如位于由四个SPAD形成的方形的中心处。每个二极管16位于衬底50的一部分中，该部分由所述四个SPAD的每个部分界定。更准确地，所述部分由围绕第一SPAD的壁56的部分56-2、围绕与第一SPAD位于同一行中的第二SPAD的壁56的部分56-4、围绕与第二SPAD位于同一列中的第三SPAD的壁56-6的部分56-6以及围绕与第一SPAD位于同一列并且与第三SPAD位于同一行中的第四SPAD的壁56的部分56-8来界定。第一、第二、第三和第四SPAD是离二极管最近的SPAD。
每个二极管16例如被壁58围绕。壁58将二极管16与SPAD 12间隔开。壁58将二极管16与相邻SPAD 12的壁56间隔开。因此，每个二极管16通过壁56的一部分和壁58的一部分与每个相邻SPAD间隔开。在图2A的示例中，壁56不同于壁58。换言之，壁56和58不接触。每个壁58通过衬底50的多个部分与壁56间隔开。
优选地，壁56是电绝缘和光学绝缘的。壁56例如是背侧深沟槽绝缘(BDTI)类型。壁56包括例如由电绝缘材料制成的外壳(sheath)以及例如由光学绝缘材料制成(例如，由金属制成)的芯。光学绝缘材料，意味着对SPAD的工作波长(例如可见光范围的所有波长和/或近红外范围的所有波长)至少部分不透明的材料，优选为对SPAD的工作波长完全不透明的材料。壁58是电绝缘的。壁58例如是深沟槽绝缘(DTI)类型。壁58例如由氧化物制成，例如由氧化硅制成。备选地，壁58也可以是背侧深沟槽绝缘(BDTI)类型。
图3是包括至少一个SPAD 12的光电子器件的另一实施例的俯视图。
图3的器件包括图2A和图2B的元件，将不再对它们进行赘述。具体地，图3的器件包括SPAD 12、壁56、二极管16、衬底50。
图3的器件与图2A和图2B的器件的不同之处在于，壁56具有公共部分。换言之，不同壁56被公共且唯一的壁替换。更准确地，围绕SPAD的壁56的部分56-3与围绕同一列的另一SPAD的壁56-7的部分是公共的。类似地，围绕SPAD的壁56的部分56-1与围绕同一行的另一SPAD的壁56的部分56-5是公共的。
公共壁将衬底50的不同部分间隔开。公共壁将部分60(其中形成有SPAD 12，优选为单个SPAD 12)和部分62(其中形成有二极管16，优选为单个二极管16)的阵列间隔开。部分60对应于在图2A中由壁56围绕的衬底50的部分。因此，部分60在与衬底的上部面平行的平面中具有八边形形态。换言之，每个部分60的边缘(即，与壁接触的侧面)在俯视图中形成八边形。
部分62位于图2A中的二极管16的位置处。在图3的示例中，壁58不存在。每个二极管通过壁56的单个部分和衬底50的多个部分与相邻的SPAD间隔开。备选地，壁58可以存在于每个二极管和壁56的最近部分之间。
上述实施例的一个优点是，在与每个SPAD相对应的衬底的部分中吸收的光子更快地到达SPAD的掺杂区域。实际上，在位于衬底的方形或矩形部分的SPAD中，在方形或矩形的拐角中吸收的光子与掺杂区域的距离最长，并导致长抖动拖尾(jitter tail)。因此所描述的实施例具有更好的时间特性。
上述实施例的另一优点是二极管16可以位于拐角被移除的部分中，这允许SPAD阵列的密度更高。
图4A是包括SPAD的光电子器件的一个实施例的俯视图。图4B是图4A的实施例沿线A-A的侧截面图。
图4A和图4B的器件包括图2A和图2B的元件，将不再对它们进行赘述。具体地，图3的器件包括SPAD 12、壁56、二极管16、衬底50。
图4A和图4B的器件与图2A和图2B的器件的不同之处在于，在每个SPAD的阳极中，例如在每个SPAD的区域54c中形成有绝缘沟槽64。换言之，沟槽64位于p掺杂区域中。沟槽64优选为浅沟槽绝缘(STI)类型。沟槽64例如具有环形形态。沟槽64例如围绕阴极。换言之，沟槽64形成包围区域52a和52b的环。
沟槽64优选为向上突出至衬底50的上部面。换言之，沟槽64的上部面与衬底50的上部面共面。沟槽64例如具有比区域54c的上部高度更低(低于区域54c的上部高度)的高度。因此，沟槽的侧面和下部面被区域54c覆盖。
导电轨道66位于每个SPAD 12的沟槽64上。导电轨道66构成图1的电阻器26。导电轨道66由允许形成电阻的材料制成。导电轨道66例如由多晶硅制成，例如由掺杂多晶硅制成。
导电轨道66安置在沟槽64的上部面上。轨道66通过绝缘沟槽64与SPAD的掺杂区域，尤其是与区域54c间隔开。轨道66具有例如开环的形态。换言之，轨道66形成包括开口的环。轨道因此包括与电阻器26的端子相对应的两个末端或端部。轨道66的尺寸，特别是轨道66的长度，以及开口的大小是例如根据电阻器26的所需电阻来确定的。
虽然图4A和图4B的实施例包括具有与图2A和图2B的实施例相对应的八边形形态的壁56，但沟槽64和导电轨道66可以在不同的SPAD上实现。例如，沟槽64和导电轨道66可以在与图2A至图3相关的任何实施例中实现。更一般地，沟槽64和导电轨道66可以独立于围绕SPAD的壁的形态，在任何SPAD中实现。例如，沟槽64和导电轨道66可以在被具有方形或矩形形态(而不是八角形形态)的壁围绕的SPAD上实现。
作为一个变型，阴极52的至少一些区域可以被埋入衬底50中。例如，区域52a和52b可以被埋入衬底50中。
制造图4A和图4B的器件的方法例如包括：在衬底50中形成浅沟槽隔离，例如沟槽64；在衬底中形成深沟槽隔离和背侧深沟槽隔离；掺杂衬底以形成SPAD的掺杂区域，换言之，区域52a、52b、54a、54b、54c；在多晶硅的轨道66上形成沟槽64；以及掺杂多晶硅。
该实施例描述的一个优点是，在沟槽64和SPAD的另一掺杂区域之间存在p掺杂区域，从而确保暗计数率不受轨道66的存在的影响。
所描述的实施例的另一优点是，在SPAD上形成电阻器26，例如在SPAD之间形成电阻器26，从而允许增加衬底中的SPAD的密度。
已描述了各种实施例和变型。本领域技术人员将理解，这些实施例的某些特征可以被组合并且对于本领域技术人员来说将容易地想到其它变型。
最后，基于上述提供的功能描述，本文所描述的实施例和变型的实际实现方式在本领域技术人员的能力范围内。

Claims (17)

1.一种半导体器件，其特征在于，包括：
单光子雪崩二极管，在衬底的一部分中，并且所述单光子雪崩二极管包括：
阳极，包括第一掺杂区域，所述第一掺杂区域具有与所述部分的上部面共面的上部面；
阴极，包括第二掺杂区域，所述第二掺杂区域具有与所述部分的所述上部面共面的上部面；以及
绝缘沟槽，位于所述阳极的所述第一掺杂区域中；以及电阻器，安置在所述绝缘沟槽上。
2.根据权利要求1所述的半导体器件，其特征在于，所述绝缘沟槽的侧面和下部面被所述第一掺杂区域覆盖。
3.根据权利要求1所述的半导体器件，其特征在于，所述部分被绝缘壁围绕。
4.根据权利要求1所述的半导体器件，其特征在于，所述第一掺杂区域和所述绝缘沟槽具有围绕所述第二掺杂区域的形状。
5.根据权利要求4所述的器件，其特征在于，所述第一掺杂区域和所述绝缘沟槽的形状是环形形态。
6.根据权利要求1所述的半导体器件，其特征在于，所述电阻器由安置在所述绝缘沟槽的上表面上的导电轨道制成。
7.根据权利要求6所述的半导体器件，其特征在于，所述导电轨道是多晶硅导电轨道。
8.根据权利要求6所述的半导体器件，其特征在于，所述第一掺杂区域和所述绝缘沟槽的形状是环形形态，并且其中所述导电轨道被塑造为环形形态，但具有开口以限定形成所述电阻器的端子的两个端部。
9.根据权利要求1所述的半导体器件，其特征在于，所述部分具有八边形轮廓。
10.根据权利要求1所述的半导体器件，其特征在于，所述绝缘沟槽的上部面与所述阳极的所述第一掺杂区域的所述上部面共面。
11.根据权利要求10所述的器件，其特征在于，所述电阻器安置在所述绝缘沟槽的所述上部面上。
12.根据权利要求1所述的半导体器件，其特征在于，所述阳极还包括第三掺杂区域，所述第三掺杂区域被埋入所述衬底的所述部分中，所述第三掺杂区域在所述阴极的所述第二掺杂区域下方并且与所述阴极的所述第二掺杂区域竖直对准。
13.根据权利要求12所述的半导体器件，其特征在于，所述阳极的所述第三掺杂区域被电耦合到所述阳极的所述第一掺杂区域。
14.一种半导体器件，其特征在于，包括：
单光子雪崩二极管，在衬底的一部分中；
其中所述部分具有由形成包围所述部分的边界的壁界定的轮廓；
其中所述单光子雪崩二极管包括：
掺杂区域，在所述衬底的所述部分的上表面处；
绝缘沟槽，被包含在所述掺杂区域内，并且具有与所述部分的所述上表面共面的表面；以及
导电轨道，形成具有两个端部的电阻器，所述导电轨道在所述绝缘沟槽的所述表面上延伸。
15.根据权利要求14所述的半导体器件，其特征在于，所述导电轨道是掺杂多晶硅导电轨道。
16.根据权利要求14所述的半导体器件，其特征在于，所述掺杂区域是所述单光子雪崩二极管的阳极的一部分。
17.根据权利要求16所述的半导体器件，其特征在于，所述掺杂区域围绕所述单光子雪崩二极管的阴极。
CN202321810383.XU 2022-07-11 2023-07-11 半导体器件 Active CN220774373U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP22306043.5A EP4307397A1 (en) 2022-07-11 2022-07-11 Single photon avalanche diode
EP22306043.5 2022-07-11
US18/220,082 2023-07-10
US18/220,082 US20240014342A1 (en) 2022-07-11 2023-07-10 Single photon avalanche diode

Publications (1)

Publication Number Publication Date
CN220774373U true CN220774373U (zh) 2024-04-12

Family

ID=82786773

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202321810383.XU Active CN220774373U (zh) 2022-07-11 2023-07-11 半导体器件
CN202310845022.7A Pending CN117393571A (zh) 2022-07-11 2023-07-11 单光子雪崩二极管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310845022.7A Pending CN117393571A (zh) 2022-07-11 2023-07-11 单光子雪崩二极管

Country Status (3)

Country Link
US (1) US20240014342A1 (zh)
EP (1) EP4307397A1 (zh)
CN (2) CN220774373U (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127982B1 (ko) * 2010-05-28 2012-03-29 한국과학기술원 배면 입사 구조를 갖는 실리콘 광전자증배관, 그 제조방법 및 이를 이용한 방사선 검출기
JP2020170812A (ja) * 2019-04-05 2020-10-15 ソニーセミコンダクタソリューションズ株式会社 アバランシェフォトダイオードセンサおよびセンサ装置
JP7328868B2 (ja) * 2019-10-30 2023-08-17 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
CN114664965A (zh) * 2020-12-22 2022-06-24 上海禾赛科技有限公司 单光子雪崩二极管、形成方法、驱动方法以及激光雷达

Also Published As

Publication number Publication date
EP4307397A1 (en) 2024-01-17
US20240014342A1 (en) 2024-01-11
CN117393571A (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
US11329185B2 (en) Avalanche diode along with vertical PN junction and method for manufacturing the same field
EP2592661B1 (en) Lateral avalanche photodiode device and method of production
EP1679749A1 (en) Semiconductor photodiode and method of making
US10978606B2 (en) Avalanche diode and method of manufacturing an avalanche diode
US20200185560A1 (en) Spad-type photodiode
CN114093962B (zh) 单光子雪崩二极管和光电探测器阵列
US20230178677A1 (en) Single-photon avalanche photodiode
US20230343799A1 (en) Image sensor comprising a plurality of spad photodiodes
CN113380912A (zh) 一种高性能单光子像素spad结构
US7928533B2 (en) Nano-multiplication region avalanche photodiodes and arrays
CN220774373U (zh) 半导体器件
CN116207179A (zh) 一种垂直型单光子雪崩二极管器件及其制备方法
EP4307396A1 (en) Single photon avalanche diode
CN111540805A (zh) 半导体装置和光电探测系统
CN211980628U (zh) 半导体装置和光电探测系统
US20230215964A1 (en) Single-photon detection pixel and single-photon detection pixel array including the same
KR102653478B1 (ko) 단일 광자 검출 소자, 전자 장치, 및 라이다 장치
WO2022170570A1 (en) Dual charge-focusing single photon avalanche diode (spad) image sensor
Kostov et al. High-speed PNP PIN phototransistors in a 0.18 μm CMOS process
CN114551631A (zh) 一种背照式硅基单光子雪崩二极管结构及光电探测器
CN116845121A (zh) 光电转换器件、装置及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant