CN114664965A - 单光子雪崩二极管、形成方法、驱动方法以及激光雷达 - Google Patents

单光子雪崩二极管、形成方法、驱动方法以及激光雷达 Download PDF

Info

Publication number
CN114664965A
CN114664965A CN202011528558.9A CN202011528558A CN114664965A CN 114664965 A CN114664965 A CN 114664965A CN 202011528558 A CN202011528558 A CN 202011528558A CN 114664965 A CN114664965 A CN 114664965A
Authority
CN
China
Prior art keywords
isolation structure
forming
single photon
region
photon avalanche
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011528558.9A
Other languages
English (en)
Inventor
刘颖彪
弗朗西斯科·潘泽里
向少卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hesai Technology Co Ltd
Original Assignee
Hesai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hesai Technology Co Ltd filed Critical Hesai Technology Co Ltd
Priority to CN202011528558.9A priority Critical patent/CN114664965A/zh
Publication of CN114664965A publication Critical patent/CN114664965A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Element Separation (AREA)

Abstract

本发明实施例提供一种单光子雪崩二极管、形成方法、驱动方法以及激光雷达，在本发明实施例提出的单光子雪崩二极管工作时，通过所述第一接触孔插塞对所述深槽隔离结构施加电压，调制所述PN结的周围区域的电场，从而使得更多的载流子集中于PN结区域，有利于降低PN结边缘区域被击穿的概率。且因为所述深槽隔离结构与所述第一掺杂区相间隔，从而在通过对深槽隔离结构施加电压时，能够有效地对PN结边缘区域的电场进行调制，同时所述PN结的电场强度不易受到深槽隔离结构的电压的影响，有利于提高所述单光子雪崩二极管的电学性能。

Description

单光子雪崩二极管、形成方法、驱动方法以及激光雷达
技术领域
本发明涉及激光雷达领域，尤其涉及一种单光子雪崩二极管、形成方法、驱动方法以及激光雷达。
背景技术
激光雷达(LIDAR)，是以发射激光束探测目标的距离、速度等特征量的雷达系统，在自动驾驶中承担了路沿检测、障碍物识别以及实时定位与绘图(SLAM)等重要任务。
所述激光雷达包含光电探测器和成像透镜。所述成像透镜将光聚焦到光电探测器上以形成图像，且光电探测器将光转换成电信号。随着激光雷达的体积的微型化，存在减小光电探测器尺寸的持续需求，光电探测器中的一种类型为单光子雪崩二极管(SinglePhoton Avalanche Diode，SPAD)，单光子雪崩二极管为利用光电二极管在盖革模式下发生载流子雪崩倍增效应而制成的光电器件。
单光子雪崩二极管有一个需要解决的重要问题就是边缘击穿。
发明内容
本发明解决的问题是提供一种单光子雪崩二极管、形成方法、驱动方法以及激光雷达，降低所述单光子雪崩二极管边缘击穿的概率，提高单光子雪崩二极管的电学性能，提高激光雷达的探测效果。
本发明技术方案提供一种单光子雪崩二极管，包括：衬底和位于所述衬底上的二极管区，所述二极管区包括外延层、位于所述外延层顶部的第一掺杂区；深槽隔离结构，所述深槽隔离结构与所述二极管区相邻，且与所述第一掺杂区相间隔；介电层，位于所述深槽隔离结构的顶部；第一接触孔插塞，贯穿所述介电层，与所述深槽隔离结构的顶部连接。
相应地，本发明技术方案还提供一种单光子雪崩二极管的形成方法，包括：提供衬底；在所述衬底上形成二极管区和与二极管区相邻的深槽隔离结构，所述二极管区包括外延层、位于所述外延层顶部的第一掺杂区；形成覆盖所述深槽隔离结构的介电层；形成贯穿所述介电层，且与所述深槽隔离结构的顶部连接的第一接触孔插塞。
相应地，本发明技术方案还提供一种单光子雪崩二极管的驱动方法，包括：通过所述第一接触孔插塞对所述深槽隔离结构施加电压。
相应地，本发明技术方案还提供一种激光雷达，包括：发射单元，用于提供发射光束，所述发射光束被目标物反射后形成回波光束；接收单元，用于接收回波光束，所述接收单元包括前述的所述单光子雪崩二极管。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例所提供的单光子雪崩二极管中，二极管区中的所述第一掺杂区朝向外延层的界面处形成PN结，所述深槽隔离结构与所述二极管区相邻，介电层，位于所述深槽隔离结构的顶部，所述第一接触孔插塞，贯穿所述介电层，与所述深槽隔离结构的顶部连接，在本发明实施例所述单光子雪崩二极管工作时，通过所述第一接触孔插塞对所述深槽隔离结构施加电压，能够调制所述PN结的周围区域的电场，从而使得更多的载流子集中于PN结区域，有利于降低PN结边缘区域被击穿的概率。且因为所述深槽隔离结构与所述第一掺杂区相间隔，从而在通过对深槽隔离结构施加电压时，能够有效地对PN结边缘区域的电场进行调制，同时所述PN结的电场强度不易受到深槽隔离结构的电压的影响，有利于提高所述单光子雪崩二极管的电学性能。
可选方案中，从而所述第一掺杂区和第二掺杂区构成PN结，所述深槽隔离结构与所述二极管区相邻，介电层，位于所述深槽隔离结构的顶部，所述第一接触孔插塞，贯穿所述介电层，与所述深槽隔离结构的顶部连接，在本发明实施例所述单光子雪崩二极管工作时，通过所述第一接触孔插塞对所述深槽隔离结构施加电压，使得所述PN结的周围区域的电场强度降低，从而使得更多的载流子往二极管区的第一掺杂区和第二掺杂区流动，更加集中于PN结区域，有利于降低PN结边缘区域被击穿的概率。且因为所述深槽隔离结构与所述第一掺杂区和第二掺杂区相间隔，从而在通过对深槽隔离结构施加电压时，能够有效降低PN结边缘区域的电场强度，同时所述PN结的电场强度不易受到深槽隔离结构的电压的影响，有利于提高所述单光子雪崩二极管的电学性能。
本发明实施例还提供一种激光雷达，所述激光雷达包括：发射单元，用于提供发射光束，所述发射光束被目标物反射后形成回波光束；接收单元，用于接收回波光束，所述接收单元包括所述单光子雪崩二极管，所述单光子雪崩二极管边缘区域被击穿的概率较小，使得所述单光子雪崩二极管区的电学性能优越，相应的，能够降低激光雷达中接收单元输出的噪声，提高探测信噪比，有利于提高激光雷达的探测效果。
附图说明
图1是一种单光子雪崩二极管的结构示意图；
图2是本发明单光子雪崩二极管一实施例的结构示意图；
图3是本发明单光子雪崩二极管一实施例的电场分布仿真图；
图4是一种单光子雪崩二极管的电场分布仿真图；
图5至图18是本发明单光子雪崩二极管形成方法一实施例中各步骤的结构示意图。
具体实施方式
由背景技术可知，目前单光子雪崩二极管仍有边缘击穿的问题。现结合一种单光子雪崩二极管的结构分析单光子雪崩二极管边缘易于击穿的原因。
如图1所示，是一种单光子雪崩二极管的结构示意图。
所述单光子雪崩二极管包括：衬底1和位于所述衬底1上的二极管区(图中未示出)，所述二极管区包括：外延层2、位于所述外延层2顶部的第一掺杂区3以及位于所述第一掺杂区3背离所述外延层2顶部一侧的第二掺杂区4，所述第二掺杂区4与所述第一掺杂区3相接触；电极接触区8，位于所述第一掺杂区3的顶部；隔离层11，位于二极管区的顶部；淬灭电阻6，位于所述隔离层11上；介电层7，覆盖所述淬灭电阻6和电极接触区8，且露出部分或全部所述第一掺杂区3；第一接触孔插塞9，贯穿所述介电层7与所述淬灭电阻6连接；第二接触孔插塞10，贯穿所述介电层7和隔离层11与所述电极接触区8连接；互连结构12，位于所述介电层7的顶部，且与所述第一接触孔插塞9和第二接触孔插塞10连接。
所述单光子雪崩二极管还包括：隔离结构5，与所述二极管区相邻。
所述单光子雪崩二极管中，第一掺杂区3和第二掺杂区4中掺杂离子的导电类型不同，所述第一掺杂区3和第二掺杂区4构成PN结，通常所述第一掺杂区3的离子掺杂浓度和第二掺杂区4的离子掺杂浓度均难以均匀一致，从而在单光子雪崩二极管工作时，第一掺杂区3和第二掺杂区4构成的PN结的各区域电场分布不均匀。此外，所述第一掺杂区3和第二掺杂区4通常采用扩散工艺或者离子注入工艺形成，相应的第一掺杂区3和第二掺杂区4易具有曲率效应，导致二极管区边缘的电场强度高于二极管区的PN结的电场强度，二极管区的PN结区域还没有达到碰撞电离的程度时，二极管区边缘在高电场的作用下，已经提前发生击穿，产生噪声信号。所述单光子雪崩二极管应用在激光雷达中，相应的单光子雪崩二极管的边缘击穿产生的噪声信号强度低于雪崩信号，即使是回波脉冲产生的载流子造成的边缘击穿，在后续信号处理过程中仍可能被判断为噪声而滤除，降低激光雷达的探测信噪比，激光雷达的探测效果不佳。
为了解决上述技术问题，本发明实施例提出一种单光子雪崩二极管，包括：衬底和位于所述衬底上的二极管区，所述二极管区包括外延层、位于所述外延层顶部的第一掺杂区；深槽隔离结构，所述深槽隔离结构与所述二极管区相邻，且与所述第一掺杂区相间隔；介电层，位于所述深槽隔离结构的顶部；第一接触孔插塞，贯穿所述介电层，与所述深槽隔离结构的顶部连接。
本发明实施例所提供的单光子雪崩二极管中，二极管区中的所述第一掺杂区朝向外延层的界面处形成PN结，所述深槽隔离结构与所述二极管区相邻，介电层，位于所述深槽隔离结构的顶部，所述第一接触孔插塞，贯穿所述介电层，与所述深槽隔离结构的顶部连接，在本发明实施例所述单光子雪崩二极管工作时，通过所述第一接触孔插塞对所述深槽隔离结构施加电压，能够调制所述PN结的周围区域的电场，从而使得更多的载流子集中于PN结区域，有利于降低PN结边缘区域被击穿的概率。且因为所述深槽隔离结构与所述第一掺杂区相间隔，从而在通过对深槽隔离结构施加电压时，能够有效地对PN结边缘区域的电场进行调制，同时所述PN结的电场强度不易受到深槽隔离结构的电压的影响，有利于提高所述单光子雪崩二极管的电学性能。
图2是本发明实施例单光子雪崩二极管一实施例的结构示意图。
所述单光子雪崩二极管的结构示意图包括：衬底100和位于所述衬底100上的二极管区，所述二极管区包括外延层101和位于所述外延层101顶部的第一掺杂区103；深槽隔离结构108(deep trench isolation，DTI)，从所述外延层101顶面向所述衬底100延伸，所述深槽隔离结构108与所述二极管区相邻，且与所述第一掺杂区103相间隔；介电层110，位于所述深槽隔离结构108的顶部；第一接触孔插塞115，贯穿所述介电层110，与所述深槽隔离结构108的顶部连接。
二极管区中的所述第一掺杂区103朝向外延层101的界面处形成PN结，深槽隔离结构108从所述外延层101顶面向所述衬底100延伸，所述深槽隔离结构108与所述第一掺杂区103相间隔，所述第一接触孔插塞115，贯穿所述介电层110与所述深槽隔离结构108的顶部连接，在本发明实施例所述单光子雪崩二极管工作时，通过所述第一接触孔插塞115对所述深槽隔离结构108施加电压，能够调制所述PN结的周围区域的电场，从而使得更多的载流子集中于PN结区域，有利于降低PN结边缘区域被击穿的概率。且因为所述深槽隔离结构108与所述第一掺杂区103相间隔，从而在通过对深槽隔离结构108施加电压时，能够有效地对PN结边缘区域的电场进行调制，同时所述PN结的电场强度不易受到深槽隔离结构108的电压的影响，有利于提高所述单光子雪崩二极管的电学性能。
具体的，能够调制所述PN结的周围区域的电场，指代的是使得第一掺杂区103朝向外延层101的界面处形成PN结的边缘区域的电场强度降低。
本实施例中，所述单光子雪崩二极管(Single Photon Avalanche Diode，SPAD)为前照式单光子雪崩二极管(Front side illumination，FSI)。其他实施例中，所述单光子雪崩二极管还可以为背照式单光子雪崩二极管(Back side illumination，BSI)。
本实施例中，所述衬底100的材料为硅衬底100，其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
需要说明的是，本实施例中，所述衬底100中掺杂有第一型离子。具体的，所述第一型离子为P型离子，所述P型离子包括B、Ga和In中的一种或多种。其他实施例中，第一型离子还可以为N型离子，所述N型离子为P、As和Sb中的一种或多种。
所述二极管区中的所述外延层101用于为第一掺杂区103提供工艺空间。
本实施例中，所述外延层101的材料包括掺杂有第一型离子的硅，也就是说所述外延层101中掺杂有P型掺杂离子。其他实施例中，所述外延层的材料还可以包括掺杂有第一型离子的锗化硅、碳化硅、砷化镓或镓化铟等其他材料。
所述单光子雪崩二极管还包括：第二掺杂区102，位于所述第一掺杂区103背离所述外延层101顶部一侧。
深槽隔离结构108从所述外延层101顶面向所述衬底100延伸，所述深槽隔离结构108与所述第一掺杂区103和第二掺杂区102相间隔，所述第一接触孔插塞115，贯穿所述介电层110与所述深槽隔离结构108的顶部连接，在本发明实施例所述单光子雪崩二极管工作时，通过所述第一接触孔插塞115对所述深槽隔离结构108施加电压，使得所述PN结的周围区域的电场强度降低，从而使得更多的载流子往二极管区的第一掺杂区103和第二掺杂区102流动，更加集中于PN结区域，有利于降低PN结边缘区域被击穿的概率。且因为所述深槽隔离结构108与所述第一掺杂区103和第二掺杂区102相间隔，从而在通过对深槽隔离结构108施加电压时，能够有效降低PN结边缘区域的电场强度，同时所述PN结的电场强度不易受到深槽隔离结构108的电压的影响，有利于提高所述单光子雪崩二极管的电学性能。
作为一种示例，深槽隔离结构108从外延层101顶面延伸到所述衬底100内，衬底难以传递载流子，而相邻二极管区之间的外延层均被深槽隔离结构108隔离，因而能够提高光电隔离效果。
所述第一掺杂区103与第二掺杂区102构成PN结。在单光子雪崩二极管工作时，对PN结施加反向偏压，且使得反向偏压大于PN结的击穿电压获得雪崩倍增。
本实施例中，所述第一掺杂区103和第二掺杂区102的掺杂离子的导电类型不同。具体的，所述第一掺杂区103掺杂有第二型离子，所述第二掺杂区102掺杂有第一型离子。也就是说，所述第一掺杂区103中掺杂有N型离子，第二掺杂区102掺杂有P型离子。
作为一种示例，在所述衬底101表面法线方向上，所述第一掺杂区103和第二掺杂区102的尺寸均为1μm至2μm。
作为一种示例，所述第一掺杂区103中第二型离子的掺杂浓度为E17数量级，所述第二掺杂区102中第一型离子的掺杂浓度为E15至E16的数量级。
需要说明的是，所述第一掺杂区103和第二掺杂区102均为圆角矩形(如图7所示)。矩形是为了提高衬底100的面积利用率，减小相邻SPAD单元之间的间隙；圆角区域不容易形成电场集中，不易造成边缘击穿。
本实施例中，所述第一掺杂区103的表面作为光敏面，在单光子雪崩二极管工作时，光子从光敏面进入耗尽区，激发的载流子可以在电场的作用下传导至雪崩区激发雪崩效应。
所述单光子雪崩二极管还包括：浅槽隔离结构104(shallow trench isolation，STI)，环绕所述深槽隔离结构108的内侧和外侧，且位于所述外延层101顶部且与所述第一掺杂区103相间隔。
浅槽隔离结构104，用于在制备第一掺杂区103和第二掺杂区102时避免相邻单光子雪崩二极管之间的相互干扰。
本实施例中，所述浅槽隔离结构104的为绝缘材料。具体的，所述浅槽隔离结构104的材料包括氧化硅。在其他实施例中，所述浅槽隔离结构的材料可以为氮氧化硅、氮化硅等材料。
所述浅槽隔离结构104不宜过厚，若所述浅槽隔离结构104过厚会降低浅槽隔离结构104的形成效率。作为一种示例，浅槽隔离结构104的深度小于1μm。
所述二极管区还包括：保护环106，环绕于所述第一掺杂区103的侧部，且与所述浅槽隔离结构104相间隔。
具体的，保护环106掺杂有第二型离子，且所述保护环106的第二型离子的掺杂浓度小于等于所述第一掺杂层103中第二型离子的掺杂浓度。例如所述保护环106的掺杂浓度低于第一掺杂区103一个数量级。在单光子雪崩二极管工作时，所述保护环106，用于使得PN结周围不易出现电场集中的情况，能够降低PN结周围出现边缘击穿的概率。
需要说明的是，所述保护环106与浅槽隔离结构104之间的距离L不宜太大也不宜太小。若所述距离太小，在单光子雪崩二极管工作时，PN结的周围区域的电场较强，增加PN结的周围区域发生击穿的概率。若所述距离太大，会导致单光子雪崩二极管的集成度不高，不宜满足单光子雪崩二极管器件小型化的发展需求；且单光子雪崩二极管光敏面面积减小，会降低单光子雪崩二极管的光子探测效率。本实施例中，保护环106与浅槽隔离结构104之间的距离L在1μm至3μm之间。
所述单光子雪崩二极管还包括：电极层(图未示)，位于所述衬底100背离所述第一掺杂区103的表面。
所述电极层作为单光子雪崩二极管的阳极，用于与低电位连接。
本实施例中，所述电极层的材料为导电材料。具体的，所述电极层的材料包括铝。
深槽隔离结构108用于对相邻二极管区进行光电隔离，减少二极管区之间的光串扰和电串扰。
所述深槽隔离结构108为叠层结构或者单一的膜层结构。本实施例中，所述深槽隔离结构108为叠层结构，具体的，所述深槽隔离结构108包括绝缘层(图中未示出)和填充于所述绝缘层内的多晶硅层(图中未示出)。其他实施例中，所述深槽隔离结构的材料还可以为单一的氧化硅。
为了保证较好的隔离效果，深槽隔离结构108延伸至衬底100中。作为一种示例，深槽隔离结构108延伸至衬底100内0.5μm以上。
需要说明的是，所述深槽隔离结构108，在所述衬底100表面的截面宽度D不宜过大也不宜过小。若所述截面宽度D过大，深槽隔离结构108占据的衬底100表面的面积较大，相应的，后续形成的芯片面积较大，导致单光子雪崩二极管的集成度较低，不利于满足器件小型化的要求。若所述截面宽度D过小，难以获得足够深度的深槽隔离结构，在单光子雪崩二极管工作时，深槽隔离结构108对位于其两侧的二极管区的光电隔离的效果较差，相邻二极管区之间易出现光串扰和电串扰的问题。本实施例中，深槽隔离结构108在所述外延层101背离所述衬底100的端面处的截面宽度D在0.5μm至1μm范围。
本实施例中，所述深槽隔离结构108与所述二极管区中的第一掺杂区103和第二掺杂区102相间隔。
所述单光子雪崩二极管还包括：隔离结构112，位于所述外延层101、第一掺杂区103以及深槽隔离结构108的顶部。
所述隔离结构112用于将第一掺杂区103、外延层101以及深槽隔离结构108与其他膜层电隔离。
本实施例中，所述隔离结构112为单层结构。所述隔离结构112为单层结构，有利于简化所述隔离结构112的形成工艺。具体的，所述隔离结构112的材料包括氧化硅。其他实施例中，所述隔离结构还可以为叠层结构。
本实施例中，所述隔离结构112包括：位于所述二极管区表面的第一氧化层1121和位于所述深槽隔离结构108表面的第二氧化层1122，所述第一氧化层1121的厚度小于所述第二氧化层1122的厚度。
所述第一氧化层1121的厚度小于所述第二氧化层1122的厚度，在单光子雪崩二极管工作时，第一氧化层1121的透光率大于所述第二氧化层1122的透光率。在单光子雪崩二极管工作时，使得光子易于通过第一氧化层1121从光敏面进入耗尽区，激发的载流子可以在电场的作用下传导至雪崩区激发雪崩效应。
所述介电层110为第一接触孔插塞115提供工艺空间。
所述介电层110的材料为绝缘材料，包括硅的氧化物和硅的氮化物中的一种或两种。本实施例中，介电层110的材料包括氧化硅。其他实施例中，所述介电层110的材料还可以包括氮化硅或者氮氧化硅。
所述第一接触孔插塞115，贯穿所述介电层110与所述深槽隔离结构108的顶部连接，在本发明实施例所述单光子雪崩二极管工作时，通过所述第一接触孔插塞115对所述深槽隔离结构108施加电压，使得所述PN结的周围区域的电场强度降低，从而使得更多的载流子往二极管区的PN结流动，更加集中于PN结区域，有利于降低PN结边缘区域被击穿的概率。且因为所述深槽隔离结构108与所述PN结相间隔，从而在通过对深槽隔离结构108施加电压时，能够有效降低PN结边缘区域的电场强度，同时所述PN结的电场强度不易受到深槽隔离结构108的电压的影响，有利于提高所述单光子雪崩二极管的电学性能。所述的PN结指代的是第一掺杂区103和外延层101构成的PN结以及第一掺杂区103和第二掺杂区102构成的PN结。
本实施例中，所述第一接触孔插塞115的材料包括钨、铝、铜、钨的化合物、铝的化合物以及铜的化合物中的一种或多种。
本实施例中，所述第一接触孔插塞115，还贯穿所述隔离结构112与所述深槽隔离结构108的顶部连接。
所述二极管区还包括：电极接触区201(cathode)，位于所述第一掺杂区103的顶部。
电极接触区201，用于与偏压源相连。
所述电极接触区201掺杂有第二型离子，且所述电极接触区201中的第二型离子的掺杂浓度大于所述第一掺杂区103中第二型离子的掺杂浓度。用于降低所述电极接触区201与第二接触孔插塞的接触电阻。
相应的，所述介电层110还覆盖所述电极接触区201。所述介电层110和隔离结构112用于将电极接触区201的顶部与其他膜层电隔离。
具体的，所述隔离结构112位于所述电极接触区201上。
需要说明的是，所述单光子雪崩二极管还包括：第二接触孔插塞121，贯穿所述介电层110与所述电极接触区201连接。
所述第二接触孔插塞121用于将电极接触区201与偏压源相连。
作为一种示例，所述单光子雪崩二极管还包括：淬灭电阻114，位于所述第二氧化层1122和介电层110之间。
单光子雪崩二极管发生雪崩时，雪崩电流流过淬灭电阻，能够降低PN结两端的偏压，使雪崩淬灭。上述淬灭方式称为被动淬灭。本领域技术人员可以理解，单光子雪崩二极管还可以采用其他的淬灭方式，如主动淬灭，具体器件或电路结构不详述。
本实施例中，所述淬灭电阻114的材料包括多晶硅。其他实施例中，所述淬灭电阻的材料还可以包括硅、锗和镍中的一种或多种。
需要说明的是，所述介电层110覆盖所述淬灭电阻114。所述介电层110用于将淬灭电阻114与其他膜层电隔离。
需要说明的是，所述单光子雪崩二极管还包括：第三接触孔插塞122贯穿所述介电层110与所述淬灭电阻114连接。
所述第三接触孔插塞122用于将淬灭电阻114与后段金属连接。
所述单光子雪崩二极管还包括：第一互连结构123，位于所述介电层110的顶部且与所述第一接触孔插塞115连接，所述第一互连结构123适于与电压源耦接。
所述第一互连结构123用于将电压源与第一接触孔插塞115连接，在单光子雪崩二极管工作时，通过所述第一互连结构123和第一接触孔插塞115对所述深槽隔离结构108施加电压，使得所述PN结的周围区域的电场强度降低，从而使得更多的载流子往二极管区的第一掺杂区103和第二掺杂区102流动，更加集中于PN结区域，有利于降低PN结边缘区域被击穿的概率。本段落中所述的PN结，指代的是第一掺杂区103和外延层101构成的PN结以及第一掺杂区103和第二掺杂区102构成的PN结。
本实施例中，所述第一互连结构123的材料包括钨、铝、铜、钨的化合物、铝的化合物以及铜的化合物中的一种或多种。
本实施例中，所述耦接为直接连接或间接连接。
本实施例中，所述电压源包括加载电路和电源中的一种或两种。
所述单光子雪崩二极管还包括：第二互连结构124，位于所述介电层110上，与所述第二接触孔插塞121连接，所述第二互连结构124还与偏压源耦接。
所述第二互连结构124与所述第二接触孔插塞121连接，第二互连结构124和偏压源耦接，相应的，所述电极接触区201与偏压源耦接。
需要说明的是，所述第二互连结构124还与所述第三接触孔插塞122连接。
所述第二互连结构124与所述第三接触孔插塞122连接，第二互连结构124和偏压源耦接，相应的，所述淬灭电阻114与偏压源耦接。
本实施例中，所述耦接为直接连接或间接连接。
需要说明的是，所述第二互连结构124和第一互连结构123断开。从而在单光子雪崩二极管工作时，所述第一接触孔插塞108，与第二接触孔插塞121和第三接触孔插塞122的电压不同。
如图3所示，是本发明单光子雪崩二极管一实施例的电场分布仿真图。
作为一种示例，在单光子雪崩二极管工作时，在深槽隔离结构108上加载20V的电压，PN结与浅槽隔离结构104之间的电场强度降低到3E6左右(图3中圆圈区域)，PN结与深槽隔离结构108之间的电场强度仅为2E6左右，因而能够显著地降低PN结边缘击穿概率。
作为一种示例，图4是一种单光子雪崩二极管的电场分布仿真图。深槽隔离结构的顶部未形成第一接触孔插塞，在单光子雪崩二极管工作时，PN结与浅槽隔离结构和深槽隔离结构之间的电场强度达到5e6左右(图4圆圈中所示)，具有很高的边缘击穿概率。
通过比较可知，对深槽隔离结构108的顶部施加电压能够显著的降低PN结边缘击穿的概率。
在深槽隔离结构108施加电压后，深槽隔离结构108底面的电场强度增大(图3中方框区域)，因为深槽隔离结构108表面的第二氧化层1122具有较强的耐压性，使得深槽隔离结构108与衬底100之间不易导通，从而单光子雪崩二极管的电学性能较佳。
需要说明的是，对深槽隔离结构108顶部施加的电压越高，对PN结边缘电场强度的降低效果越好，但深槽隔离结构108上施加的电压低小于所述单光子雪崩二极管的雪崩电压。优选范围在10V至30V。
图5至图18是本发明单光子雪崩二极管的形成方法一实施例中各步骤对应的结构示意图。
参考图5，提供衬底100。
所述衬底100为后续形成单光子雪崩二极管(Single Photon Avalanche Diode，SPAD)提供工艺平台。本实施例中，所述单光子雪崩二极管为前照式单光子雪崩二极管(Front side illumination，FSI)，其他实施例中，所述单光子雪崩二极管还可以用于形成背照式单光子雪崩二极管(back side illumination，BSI)。
本实施例中，所述衬底100的材料为硅衬底100，其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
需要说明的是，本实施例中，所述衬底100中掺杂有第一型离子。具体的，所述第一型离子为P型离子，所述P型离子包括B、Ga和In中的一种或多种。其他实施例中，第一型离子还可以为N型离子，所述N型离子为P、As和Sb中的一种或多种。
参考图6和图7，图6为基于图5的示意图，图7为图6的俯视图。在所述衬底100上形成二极管区和与所述二极管区相邻的深槽隔离结构108，所述二极管区包括：外延层101以及位于所述外延层101顶部的第一掺杂区103。
具体的，形成二极管区的步骤包括：
如图6所示，在所述衬底100上形成外延层101。
所述二极管区中的所述外延层101用于为第一掺杂区103提供工艺空间。
具体的，形成所述外延层101的步骤包括：在所述衬底100上形成初始外延层，形成所述初始外延层的过程中，对所述初始外延层掺杂第一型离子形成所述外延层101。
本实施例中，所述外延层101的材料包括掺杂有第一型离子的硅。其他实施例中，所述外延层的材料还可以包括掺杂有第一型离子的锗化硅、碳化硅、砷化镓或镓化铟等其他材料。
本实施例中，采用外延(Epitaxy，Epi)工艺形成所述初始外延层。具体的，所述外延工艺可以为选择性外延生长工艺(selective epitaxy growth，SEG)。外延工艺具有工艺简单、生长快、成本低、无需超高真空、便于工业化量产等优点。通过选择性外延生长法得到的薄膜纯度高、缺陷少，有利于提高所述初始外延层的形成质量，相应的使得所述外延层101的形成质量较佳，有利于提高后续形成的单光子雪崩二极管的电学性能。且所述初始外延层在衬底100上外延形成，相应的所述外延层101和衬底100的粘附性较强，有利于增强单光子雪崩二极管结构的稳固性。
需要说明的是，本实施例中，对所述初始外延层掺杂第一型离子的方法还可以包括：包括原位掺杂工艺(In suit Doping)或者固态源掺杂(Solid Source doped)工艺。
其他实施例中，所述外延层的形成步骤还可以包括：采用外延工艺在所述衬底上形成初始外延层；形成所述初始外延层后，采用离子注入工艺(Ion Implantation)或者扩散工艺在所述初始外延层中掺杂离子。
本实施例中，所述外延层101具有功能区，所述二极管区位于所述功能区中。
继续参考图6，需要说明的是，在所述衬底100上形成二极管区的步骤中，在所述第一掺杂区101背离所述外延层101顶部一侧形成第二掺杂区102。
本实施例中，所述第二掺杂区102采用离子注入工艺形成。离子注入具有操作简单，工艺成本低等特点。在采用离子注入工艺形成第二掺杂区102的步骤中，使得所述第二掺杂区102的顶部距离外延层101远离衬底100的表面具有一定的距离，为后续在所述第二掺杂区102和外延层101远离衬底100的表面形成第一掺杂区103预留工艺空间。
具体的，采用离子注入工艺形成第二掺杂区102的过程中，注入的离子为第一型离子，所述第一型离子包括P型离子。
继续参考图6，在所述第二掺杂区102和外延层101远离衬底100的表面之间形成第一掺杂区101。所述第一掺杂区101和第二掺杂区102构成PN结。
所述第一掺杂区103与第二掺杂区102构成PN结。在单光子雪崩二极管工作时，对PN结施加反向偏压，且使得反向偏压大于PN结的击穿电压获得雪崩倍增。
具体的，所述第一掺杂区103和第二掺杂区102的掺杂离子的导电类型不同。本实施例中，所述第一掺杂区103掺杂有第二型离子，所述第二掺杂区102掺杂有第一型离子。也就是说，所述第一掺杂区103掺杂有N型离子，第二掺杂区102掺杂有P型离子。
需要说明的是，所述第一掺杂区103朝向外延层101的界面处也形成PN结。
本实施例中，所述第一掺杂区101采用离子注入工艺形成。离子注入具有操作简单，工艺成本低等特点。
具体的，采用离子注入工艺形成第一掺杂区103的过程中，注入的离子为第二型离子，所述第二型离子包括N型离子。
本实施例中，所述单光子雪崩二极管的形成方法用于形成前罩式单光子雪崩二极管，相应的所述第一掺杂区103的表面作为光敏面，在单光子雪崩二极管工作时，光子从光敏面进入耗尽区，激发的载流子可以在电场的作用下传导至雪崩区激发雪崩效应。
需要说明的是，所述第一掺杂区103和第二掺杂区102均为圆角矩形(如图7所示)。矩形是为了提高衬底100的面积利用率，减小相邻SPAD单元之间的间隙；圆角区域不容易形成电场集中，不易造成边缘击穿。
继续参考图6，形成所述第一掺杂区103后，在所述第一掺杂区103的顶部形成电极接触区201。
所述二极管区还包括：电极接触区201(cathode)，位于所述第一掺杂区103的顶部。
电极接触区201，用于与后续形成的第二接触孔插塞相连。
所述电极接触区201掺杂有第二型离子，且所述电极接触区201中的第二型离子的掺杂浓度大于所述第一掺杂区103中第二型离子的掺杂浓度，用于降低所述电极接触区201与第二接触孔插塞的接触电阻。
本实施例中，采用离子注入工艺在所述第一掺杂区103的顶部形成电极接触区201。
所述单光子雪崩二极管的形成方法还包括：提供衬底100后，在形成所述二极管区前，在所述外延层101顶部形成浅槽隔离结构104(shallow trench isolation，STI)。
后续过程中，形成贯穿所述浅槽隔离结构104向所述衬底100延伸的深槽隔离结构(deep trench isolation，DTI)。浅槽隔离结构104用于降低深槽隔离结构边角处的应力和电场集中，降低边缘击穿的概率。
本实施例中，深槽隔离结构108从外延层101顶面延伸到所述衬底100内，衬底难以传递载流子，而相邻二极管区之间的外延层均被深槽隔离结构108隔离，因而能够提高光电隔离效果。
本实施例中，所述浅槽隔离结构104的材料为绝缘材料。具体的所述浅槽隔离结构104的材料包括氧化硅。在其他实施例中，所述浅槽隔离结构的材料可以为氮氧化硅、氮化硅等材料。
需要说明的是，所述浅槽隔离结构104采用浅槽隔离结构的相关工艺形成，浅槽隔离结构104只要能够起到降低深槽隔离结构边角处的应力和电场集中的作用即可，所述浅槽隔离结构104不宜过厚，若所述浅槽隔离结构104过厚会降低浅槽隔离结构104的形成效率。作为一种示例，浅槽隔离结构104的深度小于1μm。
需要说明的是，所述浅槽隔离结构104环绕所述外延层101中的所述功能区，也就是说环绕后续形成的二极管区。从而形成所述第一掺杂区103的步骤中，所述第一掺杂区103与所述浅槽隔离结构104相间隔，能够降低PN结边缘的应力和电场集中，使得PN结边缘不易被击穿。此处，所述PN结指代的是第一掺杂区103和第二掺杂区102构成的PN结以及第一掺杂区103和外延层101构成的PN结。
继续参考图6，所述单光子雪崩二极管的形成方法还包括：形成所述二极管区后，形成环绕于所述第一掺杂区103侧部的保护环106，且所述保护环106与所述浅槽隔离结构104相间隔。
在单光子雪崩二极管工作时，所述保护环106，用于使得PN结周围不易出现电场集中的情况，能够降低PN结周围出现边缘击穿的概率。此处，所述PN结指代的是第一掺杂区103和第二掺杂区102构成的PN结以及第一掺杂区103和外延层101构成的PN结。
本实施例中，保护环106掺杂有第二型离子，且所述保护环106的第二型离子的掺杂浓度小于等于所述第一掺杂层103中第二型离子的掺杂浓度。例如所述保护环106的掺杂浓度低于第一掺杂区103一个数量级。
本实施例中，所述保护环106采用离子注入工艺形成。
需要说明的是，所述保护环106与浅槽隔离结构104之间的距离L不宜太大也不宜太小。若所述距离太小，在单光子雪崩二极管工作时，PN结的周围区域的电场较强，增加PN结的周围区域发生击穿的概率。若所述距离太大，会导致单光子雪崩二极管的集成度不高，不宜满足单光子雪崩二极管器件小型化的发展需求。本实施例中，保护环106与浅槽隔离结构104之间的距离L在1μm至3μm之间。
参考图8和图9，形成从所述外延层101顶面延伸到所述衬底100的深槽隔离结构108(如图9所示)，所述深槽隔离结构108与所述二极管区中的第一掺杂区103相间隔。
所述深槽隔离结构108用于对相邻二极管区进行光电隔离，减少二极管区之间的光串扰和电串扰。后续过程中，形成与深槽隔离结构108顶部连接的第一接触孔插塞，在所述单光子雪崩二极管工作时，通过所述第一接触孔插塞115对所述深槽隔离结构108施加电压，使得所述PN结的周围区域的电场强度降低，从而使得更多的载流子往二极管区的PN结流动，更加集中于PN结区域，有利于降低PN结边缘区域被击穿的概率。且因为所述深槽隔离结构108与所述第一掺杂区103相间隔，从而在通过对深槽隔离结构108施加电压时，能够有效降低PN结边缘区域的电场强度，同时所述PN结的电场强度不易受到深槽隔离结构108的电压的影响，有利于提高所述单光子雪崩二极管的电学性能。此处，所述PN结指代的是第一掺杂区103和第二掺杂区102构成的PN结以及第一掺杂区103和外延层101构成的PN结。
所述深槽隔离结构108为叠层结构或者单一的膜层结构。本实施例中，所述深槽隔离结构108为叠层结构，具体的，所述深槽隔离结构108包括绝缘层(图中未示出)和填充于所述绝缘层内的多晶硅层(图中未示出)。其他实施例中，所述深槽隔离结构的材料还可以为单一的氧化硅。
为了保证较好的隔离效果，深槽隔离结构108延伸至衬底100中。作为一种示例，深槽隔离结构108延伸至衬底100内0.5μm以上。
需要说明的是，所述深槽隔离结构108，在所述衬底100表面的截面宽度D不宜过大也不宜过小。若所述截面宽度D过大，深槽隔离结构108占据的衬底100表面的面积较大，相应的，后续形成的芯片面积较大，导致单光子雪崩二极管的集成度较低，不利于满足器件小型化的要求。若所述截面宽度D过小，难以获得足够深度的深槽隔离结构，在单光子雪崩二极管工作时，深槽隔离结构108对位于其两侧的二极管区的光电隔离的效果较差，相邻二极管区之间易出现光串扰和电串扰的问题。本实施例中，深槽隔离结构108在所述外延层101背离所述衬底100的端面处的截面宽度D在0.5μm至1μm范围。
具体的，形成深槽隔离结构108的步骤包括：在所述二极管区的侧部，形成从所述外延层101延伸到所述衬底100的深槽107(如图8所示)；在所述深槽107和所述外延层101上形成隔离材料层(图中未示出)；去除暴露在所述深槽107外的所述隔离材料层，剩余的位于所述深槽107中的所述隔离材料层作为所述深槽隔离结构108(如图9所示)。
本实施例中，采用干法刻蚀工艺刻蚀所述外延层101，形成深槽107。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述深槽107的形貌满足工艺需求。且采用干法刻蚀工艺，通过更换刻蚀气体，能够在同一刻蚀设备中刻蚀外延层101和部分后的所述衬底100，简化了工艺步骤。
本实施例中，采用流动性化学气相沉积(Flowable Chemical Vapor Deposition，FCVD)工艺形成所述隔离材料层。流动性化学气相沉积工艺具有良好的填充能力，适用于填充高深宽比的深槽107，有利于降低所述隔离材料层内形成空洞等缺陷的概率，相应有利于提高深槽隔离结构108的成膜质量。
本实施例中，采用干法刻蚀工艺或者化学机械平坦化工艺(chemical mechanicalplanarization，CMP)去除暴露在所述深槽107外的所述隔离材料层。
需要说明的是，形成从所述外延层101顶面延伸到所述衬底100的深槽隔离结构108的步骤中，所述深槽隔离结构108贯穿所述浅槽隔离结构104，且所述深槽隔离结构108在所述衬底100表面的投影位于所述浅槽隔离结构104在所述衬底100表面的投影中。从而浅槽隔离结构104能够降低深槽隔离结构108边角处的应力和电场集中，降低边缘击穿的概率。
还需要说明的是，本实施例中，所述深槽107深入所述衬底100中，其他实施例中，所述深槽还可以仅仅位于外延层中，所述深槽的底部与衬底之间留有间隔。
需要说明的是，本实施例中，形成第一掺杂区103，形成第一掺杂区103后，形成深槽隔离结构108。其他实施例中，还可以先形成深槽隔离结构，形成深槽隔离结构后，形成第一掺杂区。具体的步骤包括：提供衬底，在所述衬底上形成外延层，所述外延层中具有功能区，在所述功能区的侧部形成深槽隔离结构；形成深槽隔离结构后，形成第一掺杂区。
参考图10和图11，形成所述深槽隔离结构108后，形成覆盖所述外延层101、第一掺杂区103以及深槽隔离结构108的隔离结构112(如图11所示)。
所述隔离结构112用于为后续形成淬灭电阻提供工艺基础。
本实施例中，所述隔离结构112为单层结构。所述隔离结构112为单层结构，有利于简化所述隔离结构112的形成工艺，具体的，所述隔离结构112的材料包括氧化硅。其他实施例中，所述隔离结构还可以为叠层结构。
具体的，形成所述隔离结构112的步骤包括：如图10所示，在所述外延层101、第一掺杂区103以及深槽隔离结构108上形成氧化材料层113；如图11所示，刻蚀部分或全部所述二极管区正上方部分厚度的所述氧化材料层113，形成隔离结构112，位于所述第一掺杂区103上的所述隔离结构112作为第一氧化层1121，位于所述外延层101和深槽隔离结构108上的所述隔离结构112作为第二氧化层1122，所述第二氧化层1122的厚度大于所述第一氧化层1121的厚度。
本实施例中，采用流动性化学气相沉积工艺形成所述氧化材料层113。
本实施例中，采用干法刻蚀工艺刻蚀部分或全部所述二极管区正上方部分厚度的所述氧化材料层113，形成隔离结构112。且干法刻蚀工艺有利于控制所述二极管区正上方的所述氧化材料层113的去除厚度。
位于所述第一掺杂区103上的所述隔离结构112作为第一氧化层1121，所述第一氧化层1121的厚度小于所述第二氧化层1122的厚度，第一氧化层1121的透光率大于所述第二氧化层1122的透光率，在单光子雪崩二极管工作时，使得光子易于通过第一氧化层1121从光敏面进入耗尽区，激发的载流子可以在电场的作用下传导至雪崩区激发雪崩效应。
参考图12，所述单光子雪崩二极管的形成方法还包括：形成所述隔离结构112后，在所述第二氧化层1122上形成淬灭电阻114。
单光子雪崩二极管发生雪崩时，雪崩电流流过淬灭电阻，能够降低PN结两端的偏压，使雪崩淬灭。上述淬灭方式称为被动淬灭。本领域技术人员可以理解，单光子雪崩二极管还可以采用其他的淬灭方式，如主动淬灭，具体器件或电路结构不详述。此处所述的PN结指代的是第一掺杂区103和外延层101构成的PN结，以及第一掺杂区103和第二掺杂区102构成的PN结。
所述淬灭电阻114通过后续形成的第三接触孔插塞与后段互连结构连接。
本实施例中，所述淬灭电阻114的材料包括多晶硅。其他实施例中，所述淬灭电阻的材料还可以包括硅、锗和镍中的一种或多种。
本实施例中，形成淬灭电阻114的步骤包括：在所述隔离结构112上形成电阻材料层；刻蚀所述电阻材料层，剩余的所述电阻材料层作为淬灭电阻114。
本实施例中，采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成电阻材料层(图中未示出)。
参考图13和图14，形成覆盖所述深槽隔离结构108的介电层110(如图14所示)。
所述介电层110用于为后续形成第一接触孔插塞提供工艺空间。
所述介电层110的材料为绝缘材料，包括硅的氧化物和硅的氮化物中的一种或两种。本实施例中，介电层110的材料包括氧化硅。其他实施例中，所述介电层的材料还可以包括氮化硅或者氮氧化硅。
需要说明的是，形成所述介电层110的步骤中，所述介电层110还覆盖所述淬灭电阻114。
为后续刻蚀介电层110，形成露出淬灭电阻114的第三接触孔做准备。
需要说明的是，形成所述介电层110的步骤中，所述介电层110覆盖所述电极接触区201。
为后续刻蚀介电层110，形成露出电极接触区201的第二接触孔做准备。
具体的，形成覆盖所述深槽隔离结构108的介电层110的步骤包括：
如图13所示，在所述第一掺杂区103、深槽隔离结构108和外延层101上形成介电材料层109；在所述介电材料层109上形成介电掩膜层111。
本实施例中，采用流动式化学气相沉积工艺形成所述介电材料层109。
所述介电掩膜层111作为后续刻蚀所述介电材料层109，形成介电层的刻蚀掩膜。所述介电掩膜层111为能够起到掩膜且易于去除的材料，从而在后续形成介电层110后，去除所述介电掩膜层111的过程中，对已形成的介电层110的损伤较小。
本实施例中，所述介电掩膜层111包括填充材料层、位于所述填充材料层上的抗反射涂层以及位于所述抗反射涂层上的介电光刻胶层。
所述填充材料层的材料包括有机材料，例如：ODL(organic dielectric layer，有机介电层)材料、DUO(Deep UV Light Absorbing Oxide，深紫外光吸收氧化层)材料和APF(Advanced Patterning Film，先进图膜)材料中的一种或多种。
抗反射涂层的材料包括：DARC(dielectric anti-reflective coating，介电抗反射涂层)材料或BARC(bottom anti-reflective coating，底部抗反射涂层)材料。
所述介电光刻胶层形成步骤包括：在所述抗反射涂层上形成光刻胶材料层；对所述光刻胶材料层进行曝光处理，形成所述介电光刻胶层。
如图14所示，以所述介电掩膜层111为掩膜刻蚀所述介电材料层109，形成介电层110，所述介电层110露出部分或全部所述第一掺杂区103。
本实施例中，以所述介电掩膜层111为掩膜，采用干法刻蚀工艺刻蚀所述介电材料层109，形成介电层110。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，能够获得相当准确的图形转换，使得介电层110形貌满足工艺需求，且采用干法刻蚀工艺刻蚀所述介电材料层109的步骤中，能够以隔离结构的顶部为刻蚀停止位置，降低对其他膜层结构的损伤。
所述单光子雪崩二极管的形成方法还包括：形成所述介电层110后，去除所述介电掩膜层111。去除所述介电掩膜层111位后续刻蚀所述介电层110，形成第一接触孔和第二接触孔做准备。
本实施例中，采用灰化工艺去除所述介电掩膜层111。
参考图15至图17，形成贯穿所述介电层110，且与所述深槽隔离结构108的顶部连接的第一接触孔插塞115(如图17所示)。
本发明实施例所提供的单光子雪崩二极管中，所述第一接触孔插塞115，贯穿所述介电层110，与所述深槽隔离结构108的顶部连接，在单光子雪崩二极管工作时，通过所述第一接触孔插塞115对所述深槽隔离结构108施加电压，使得所述PN结的周围区域的电场强度降低，从而使得更多的载流子集中于PN结区域，有利于降低PN结边缘区域被击穿的概率。且因为所述深槽隔离结构108与所述第一掺杂区103相间隔，从而在通过对深槽隔离结构108施加电压时，能够有效地对PN结边缘区域的电场进行调制，同时所述PN结的电场强度不易受到深槽隔离结构108的电压的影响，有利于提高所述单光子雪崩二极管的电学性能。
具体的，能够调制所述PN结的周围区域的电场，指代的是使得第一掺杂区103朝向外延层101的界面处形成PN结的边缘区域的电场强度降低。
本实施例中，所述第一接触孔插塞115的材料包括钨、铝、铜、钨的化合物、铝的化合物以及铜的化合物中的一种或多种。
形成所述第一接触孔插塞115的步骤中，还形成贯穿所述介电层110与所述电极接触区201连接的第二接触孔插塞121(如图17所示)。
形成所述第一接触孔插塞115的步骤中，还形成贯穿所述介电层110与所述淬灭电阻114连接的第三接触孔插塞122。
具体的，形成所述第一接触孔插塞115的步骤包括：
如图15所示，形成覆盖所述介电层110的第一掩膜层116；以所述第一掩膜层116为掩膜刻蚀所述介电层110，形成露出所述深槽隔离结构108的第一接触孔117。
所述第一接触孔117用于为后续形成与深槽隔离结构108接触的第一接触孔插塞做准备。
本实施例中，所述第一掩膜层116作为刻蚀所述介电层110，形成第一接触孔117的刻蚀掩膜。所述第一掩膜层116为能够起到掩膜且易于去除的材料，从而在后续形成第一接触孔117后，去除所述第一掩膜层116的过程中，对第一接触孔117的损伤较小。
本实施例中，所述第一掩膜层116包括填充材料层、位于所述填充材料层上的抗反射涂层以及位于所述抗反射涂层上的第一光刻胶层，所述第一光刻胶层具有第一开口(图中未示出)，所述第一开口正对深槽隔离结构108。
需要说明的是，形成第一接触孔117的步骤中，所述第一接触孔117插塞还贯穿所述隔离结构112。
本实施例中，以所述第一掩膜层116为掩膜采用干法刻蚀工艺刻蚀所述介电层110，形成露出所述深槽隔离结构108的第一接触孔117。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，能够获得相当准确的图形转换，有利于使所述第一接触孔117的形貌满足工艺需求。且采用干法刻蚀工艺形成第一接触孔117的步骤中，能够以所述深槽隔离结构108的顶部为刻蚀停止位置，降低对深槽隔离结构108的损伤。且通过更换刻蚀气体，能够在同一刻蚀设备中刻蚀介电层110和隔离结构112，简化了工艺步骤。
需要说明的是，形成所述第一掩膜层116的步骤中，所述第一光刻胶层还具有第二开口(图中未示出)和第三开口(图中未示出)，所述第二开口与所述电极接触区201相对应，所述第三开口与所述淬灭电阻114相对应。相应的，在以所述第一掩膜层116为掩膜形成第一接触孔117的步骤中，还刻蚀所述第三开口露出的所述介电层110，形成露出淬灭电阻114的第三接触孔118(如图15所示)。相应的，在以所述第一掩膜层116为掩膜形成第一接触孔117的步骤中，还刻蚀所述第二开口露出的所述介电层110和第一氧化层1121，形成露出所述电极接触区201的第三接触孔119(如图15所示)。
所述第二接触孔118用于为后续形成第二接触孔插塞提供工艺空间。
所述第三接触孔119用于为后续形成第三接触孔插塞提供工艺空间。
本实施例，所述第一光刻胶层中同时具有第一开口、第二开口以及第三开口，相应的能够在同一刻蚀工艺中形成第一接触孔117、第二接触孔118以及第三接触孔119，有利于简化所述单光子雪崩二极管的形成工艺。
所述单光子雪崩二极管的形成方法还包括：形成所述第一接触孔117后，去除所述第一掩膜层116。去除所述第一掩膜层116为后续形成第一接触孔插塞、第二接触孔插塞以及第三接触孔插塞做准备。
本实施例中，采用灰化工艺去除所述第一掩膜层116。
如图16所示，在所述第一接触孔117和所述介电层110上形成第一金属材料层120。
本实施例中，采用电化学电镀工艺(Electrical Chemical Plating，ECP)形成第一金属材料层120。电化学电镀工艺操作简单，沉积速度快，价格低廉等优点。其他实施例中，还可以采用金属有机化学气相沉积(Metal-Organic Chemical Vapour Deposition，MOCVD)形成第一金属材料层。
如图17所示，去除暴露在所述第一接触孔117外的所述第一金属材料层120，剩余的位于所述第一接触孔117中的所述第一金属材料层120作为第一接触孔插塞115。
本实施例中，采用干法刻蚀工艺去除暴露在所述第一接触孔117外的所述第一金属材料层120，剩余的位于所述第一接触孔117中的所述第一金属材料层120作为第一接触孔插塞115。其他实施例中，还可以采用湿法刻蚀工艺去除暴露在所述第一接触孔外的所述第一金属材料层。
需要说明的是，位于所述第二接触孔118中的所述第一金属材料层120作为第二接触孔插塞121，位于所述第三接触孔119中的所述第一金属材料层120作为第三接触孔插塞122。
参考图18，所述单光子雪崩二极管的形成方法还包括：形成所述第一接触孔插塞115后，在所述介电层110上，形成与所述第一接触孔插塞115连接的第一互连结构123，所述第一互连结构123用于与电压源耦接。
所述第一互连结构123用于将电压源与第一接触孔插塞115连接，在单光子雪崩二极管工作时，通过所述第一互连结构123和第一接触孔插塞115对所述深槽隔离结构108施加电压，使得所述PN结的周围区域的电场强度降低，从而使得更多的载流子往二极管区的第一掺杂区103和第二掺杂区102流动，更加集中于PN结区域，有利于降低PN结边缘区域被击穿的概率。所述的PN结指代的是第一掺杂区103和外延层101构成的PN结以及第一掺杂区103和第二掺杂区102构成的PN结。
本实施例中，所述耦接为直接连接或间接连接。
本实施例中，所述电压源为外部的结构，用于通过第一互连结构123和第一接触孔插塞115给深槽隔离结构108施加电压。具体的，所述电压源为包括加载电路和电源中的一种或两种。
本实施例中，所述第一互连结构123的材料包括钨、铝、铜、钨的化合物、铝的化合物以及铜的化合物中的一种或多种。
具体的，形成与所述第一接触孔插塞115接触的第一互连结构123的步骤包括：在所述介电层110和所述第一掺杂区103上形成第二金属材料层(图中未示出)；在所述第二金属材料层上形成第二掩膜层(图中未示出)，所述第二掩膜层覆盖所述第一接触孔插塞115；以所述第二掩膜层为掩膜刻蚀所述第二金属材料层，形成与所述第一接触孔插塞115连接的第一互连结构123。
本实施例中，采用电化学电镀工艺(Electrical Chemical Plating，ECP)形成第二金属材料层。电化学电镀工艺操作简单，沉积速度快，价格低廉等优点。其他实施例中，还可以采用金属有机化学气相沉积(Metal-Organic Chemical Vapour Deposition，MOCVD)形成第二金属材料层。
本实施例中，所述第二掩膜层位于所述第一接触孔插塞115的正上方，从而在以所述第二掩膜层为掩膜刻蚀所述第二金属材料层的步骤中，所述第一接触孔插塞115正上方的所述第二金属材料层能够被保留。
本实施例中，以所述第二掩膜层为掩膜刻蚀所述第二金属材料层，形成与所述第一接触孔插塞115连接的第一互连结构123。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，能够获得相当准确的图形转换，有利于使所述第一互连结构123的形貌满足工艺需求，且还有利于提高所述第二金属材料层的去除效率。
需要说明的是，形成所述第一互连结构123的步骤中，还在所述介电层110上形成与第二接触孔插塞121连接的第二互连结构124，所述第二互连结构124用于与偏压源耦接。
所述第二互连结构124同时与第二接触孔插塞121和第三接触孔插塞122连接，相应的将淬灭电阻114和电源接触区201通过第二互连结构124与偏压源连接。
相应的，本实施例中，所述第二掩膜层还覆盖所述第二接触孔插塞121和第三接触孔插塞122。从而在以所述第二掩膜层为掩膜刻蚀所述第二金属材料层的步骤中，所述第二接触孔插塞121和第三接触孔插塞122正上方的所述第二金属材料层能够被保留作为第二互连结构124。
需要说明的是，所述第二互连结构124和第一互连结构123断开。从而在单光子雪崩二极管工作时，所述第一接触孔插塞108，与第二接触孔插塞121和第三接触孔插塞122的电压不同。
需要说明的是，所述单光子雪崩二极管的形成步骤还包括：在形成所述第一掺杂区103和第二掺杂区102后，形成所述第一互连结构123前，在所述衬底100背离所述外延层101表面形成电极层(anode)。所述电极层作为单光子雪崩二极管的阳极，用于与低电位连接。
本实施例中，所述电极层的材料为导电材料。具体的，所述电极层的材料包括铝。
相应的，本发明实施例还提供一种单光子雪崩二极管的驱动方法。
本发明提出的所述单光子雪崩二极管的驱动方法包括：通过前述的第一接触孔插塞115对深槽隔离结构108施加电压。
深槽隔离结构108从所述外延层顶面延伸到所述衬底，所述深槽隔离结构108与所述第一掺杂区103和第二掺杂区102相间隔，所述第一接触孔插塞115，贯穿所述介电层110与所述深槽隔离结构108的顶部连接，在单光子雪崩二极管工作时，通过所述第一接触孔插塞115对所述深槽隔离结构108施加电压，使得所述PN结的周围区域的电场强度降低，从而使得更多的载流子往二极管区的第一掺杂区103和第二掺杂区102流动，更加集中于PN结区域，有利于降低PN结边缘区域被击穿的概率，有利于提高所述单光子雪崩二极管的电学性能。所述的PN结，指代的是第一掺杂区103和外延层101构成的PN结以及第一掺杂区103和第二掺杂区102构成的PN结。
前述提供的所述单光子雪崩二极管还包括：第一互连结构123，位于所述介电层110的顶部且与所述第一接触孔插塞115连接，所述第一互连结构123适于与电压源耦接。
具体的，通过所述第一接触孔插塞115对深槽隔离结构108施加电压的步骤中，对所述深槽隔离结构108施加的电压由电压源提供，通过第一互连结构123以及第一接触孔插塞115传递到深槽隔离结构108上。
本实施例中，对深槽隔离结构108的施加电压小于所述单光子雪崩二极管的雪崩电压。
需要说明的是，对深槽隔离结构108施加电压的步骤中，对深槽隔离结构108施加的电压不宜过大也不宜过小。若施加的电压过大，施加在深槽隔离结构108上的电压大于击穿电压，使深槽隔离结构108处可能发生击穿，导致单光子雪崩二极管的电学性能不佳。若施加的电压过小，PN结边缘电场强度降低的幅度不够大，所述PN结边缘的电场强度仍较高，仍有很多的载流子往PN结的边缘区域流动，PN结边缘区域易被击穿，导致单光子雪崩二极管的电学性能不佳。本实施例中，通过所述第一接触孔插塞115对深槽隔离结构108施加电压的范围为10V至30V。
相应的，本发明还提供一种激光雷达，所述激光雷达包括：发射单元，用于提供发射光束，所述发射光束被目标物反射后形成回波光束；接收单元，用于接收回波光束，所述接收单元包括所述单光子雪崩二极管。
在激光雷达工作时，通过所述第一接触孔插塞对所述深槽隔离结构施加电压，使得PN结的周围区域的电场强度降低，更多的载流子往第一掺杂区和第二掺杂区流动，所述单光子雪崩二极管边缘区域被击穿的概率较小，使得所述单光子雪崩二极管区的电学性能优越，相应的，能够降低激光雷达中接收单元输出的噪声，提高探测信噪比，有利于提高激光雷达的探测效果。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (30)

1.一种单光子雪崩二极管，其特征在于，包括：
衬底和位于所述衬底上的二极管区，所述二极管区包括外延层、位于所述外延层顶部的第一掺杂区；
深槽隔离结构，所述深槽隔离结构与所述二极管区相邻，且与所述第一掺杂区相间隔；
介电层，位于所述深槽隔离结构的顶部；
第一接触孔插塞，贯穿所述介电层，与所述深槽隔离结构的顶部连接。
2.如权利要求1所述的单光子雪崩二极管，其特征在于，所述单光子雪崩二极管还包括：第二掺杂区，位于所述第一掺杂区背离所述外延层顶部一侧。
3.如权利要求2所述的单光子雪崩二极管，其特征在于，所述单光子雪崩二极管还包括：第一互连结构，位于所述介电层的顶部且与所述第一接触孔插塞连接，所述第一互连结构适于与电压源耦接。
4.如权利要求3所述的单光子雪崩二极管，其特征在于，所述单光子雪崩二极管还包括：电极接触区，位于所述第一掺杂区的顶部；
所述介电层还覆盖所述电极接触区；
所述单光子雪崩二极管还包括：第二接触孔插塞，贯穿所述介电层与所述电极接触区连接。
5.如权利要求4所述的单光子雪崩二极管，其特征在于，所述单光子雪崩二极管还包括：第二互连结构，位于所述介电层上，与所述第二接触孔插塞连接，所述第二互连结构还与偏压源耦接。
6.如权利要求1或2所述的单光子雪崩二极管，其特征在于，所述单光子雪崩二极管还包括：隔离结构，位于所述外延层、第一掺杂区以及深槽隔离结构的顶部；
所述第一接触孔插塞，还贯穿所述隔离结构。
7.如权利要求6所述的单光子雪崩二极管，其特征在于，所述隔离结构包括：位于所述二极管区表面的第一氧化层和位于所述深槽隔离结构表面的第二氧化层，所述第一氧化层的厚度小于所述第二氧化层的厚度。
8.如权利要求1至3任一项所述的单光子雪崩二极管，其特征在于，所述介电层的材料包括硅的氧化物和硅的氮化物中的一种或两种。
9.如权利要求1至3任一项所述的单光子雪崩二极管，其特征在于，所述单光子雪崩二极管还包括：浅槽隔离结构，环绕所述深槽隔离结构的内侧和外侧，且位于所述外延层顶部与所述第一掺杂区相间隔。
10.如权利要求9所述的单光子雪崩二极管，其特征在于，所述单光子雪崩二极管还包括：保护环，环绕于所述第一掺杂区的侧部，且与所述浅槽隔离结构相间隔。
11.如权利要求2或3所述的单光子雪崩二极管，其特征在于，
所述外延层中掺杂有P型掺杂离子；
所述第一掺杂区中掺杂有N型掺杂离子；
所述第二掺杂区中掺杂有P型离子。
12.如权利要求1至3任一项所述的单光子雪崩二极管，其特征在于，所述单光子雪崩二极管还包括：电极层，位于所述衬底背离所述第一掺杂区的表面。
13.一种单光子雪崩二极管的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成二极管区和与二极管区相邻的深槽隔离结构，所述二极管区包括外延层、位于所述外延层顶部的第一掺杂区；
形成覆盖所述深槽隔离结构的介电层；
形成贯穿所述介电层，且与所述深槽隔离结构的顶部连接的第一接触孔插塞。
14.如权利要求13所述的单光子雪崩二极管的形成方法，其特征在于，在所述衬底上形成二极管区和与二极管区相邻的深槽隔离结构的步骤包括：形成第一掺杂区后，形成深槽隔离结构；
或者，形成深槽隔离结构后，形成第一掺杂区。
15.如权利要求13所述的单光子雪崩二极管的形成方法，其特征在于，在所述衬底上形成二极管区的步骤中，在所述第一掺杂区背离所述外延层顶部一侧形成第二掺杂区。
16.如权利要求14所述的单光子雪崩二极管的形成方法，其特征在于，所述单光子雪崩二极管的形成方法还包括：形成所述第一接触孔插塞后，在所述介电层上，形成与所述第一接触孔插塞连接的第一互连结构，所述第一互连结构用于与电压源耦接。
17.如权利要求13至16任一项所述的单光子雪崩二极管的形成方法，其特征在于，形成所述第一接触孔插塞的步骤包括：
形成覆盖所述介电层的第一掩膜层；
以所述第一掩膜层为掩膜刻蚀所述介电层，形成露出所述深槽隔离结构的第一接触孔；
形成所述第一接触孔后，去除所述第一掩膜层；
在所述第一接触孔和所述介电层上形成第一金属材料层；
去除暴露在所述第一接触孔外的所述第一金属材料层，剩余的位于所述第一接触孔中的所述第一金属材料层作为所述第一接触孔插塞。
18.如权利要求17所述的单光子雪崩二极管的形成方法，其特征在于，采用干法刻蚀工艺去除暴露在所述第一接触孔外的所述第一金属材料层。
19.如权利要求16所述的单光子雪崩二极管的形成方法，其特征在于，形成与所述第一接触孔插塞接触的第一互连结构的步骤包括：
在所述介电层和所述第一掺杂区上形成第二金属材料层；
在所述第二金属材料层上形成第二掩膜层，所述第二掩膜层覆盖所述第一接触孔插塞；
以所述第二掩膜层为掩膜刻蚀所述第二金属材料层，形成与所述第一接触孔插塞连接的第一互连结构。
20.如权利要求16所述的单光子雪崩二极管的形成方法，其特征在于，形成所述二极管区的步骤中，在所述第一掺杂区的顶部形成电极接触区；
形成所述介电层的步骤中，所述介电层覆盖所述电极接触区；
形成所述第一接触孔插塞的步骤中，还形成贯穿所述介电层与所述电极接触区连接的第二接触孔插塞。
21.如权利要求20所述的单光子雪崩二极管的形成方法，其特征在于，形成所述第一互连结构的步骤中，还在所述介电层上形成与所述第二接触孔插塞连接的第二互连结构，所述第二互连结构用于与偏压源耦接。
22.如权利要求13至16任一项所述的单光子雪崩二极管的形成方法，其特征在于，所述单光子雪崩二极管的形成方法还包括：形成所述深槽隔离结构后，形成介电层前，形成覆盖所述外延层、第一掺杂区以及深槽隔离结构的隔离结构；
形成所述第一接触孔插塞的步骤中，所述第一接触孔插塞还贯穿所述隔离结构。
23.如权利要求22所述的单光子雪崩二极管的形成方法，其特征在于，形成所述隔离结构的步骤包括：
在所述外延层、第一掺杂区以及深槽隔离结构上形成氧化材料层；
刻蚀部分或全部所述二极管区正上方部分厚度的所述氧化材料层，形成隔离结构，位于所述第一掺杂区上的所述隔离结构作为第一氧化层，位于所述外延层和深槽隔离结构上的所述隔离结构作为第二氧化层，所述第二氧化层的厚度大于所述第一氧化层的厚度。
24.如权利要求15所述的单光子雪崩二极管的形成方法，其特征在于，形成所述二极管区的步骤中：
形成所述外延层的步骤包括掺杂P型离子；
形成所述第一掺杂区的步骤包括掺杂N型离子；
形成所述第二掺杂区的步骤包括掺杂P型离子。
25.如权利要求13至16任一项所述的单光子雪崩二极管的形成方法，其特征在于，
所述单光子雪崩二极管的形成步骤包括：提供衬底后，在形成所述二极管区前，在所述外延层顶部形成浅槽隔离结构；
形成所述第一掺杂区的步骤中，所述第一掺杂区与所述浅槽隔离结构相间隔；
形成深槽隔离结构的步骤中，所述深槽隔离结构贯穿所述浅槽隔离结构，且所述深槽隔离结构在所述衬底表面的投影位于所述浅槽隔离结构在所述衬底表面的投影中。
26.如权利要求25所述的单光子雪崩二极管的形成方法，其特征在于，所述单光子雪崩二极管的形成方法还包括：形成所述二极管区后，形成环绕于所述第一掺杂区侧部的保护环，且所述保护环与所述浅槽隔离结构相间隔。
27.如权利要求13至16任一项所述的单光子雪崩二极管的形成方法，其特征在于，所述单光子雪崩二极管的形成方法还包括：在所述衬底背离所述外延层的表面形成电极层。
28.一种如权利要求1至12任一项所述单光子雪崩二极管的驱动方法，其特征在于，包括：
通过所述第一接触孔插塞对所述深槽隔离结构施加电压。
29.如权利要求28所述的单光子雪崩二极管的驱动方法，其特征在于，通过所述第一接触孔插塞对所述深槽隔离结构施加电压小于所述单光子雪崩二极管的雪崩电压。
30.一种激光雷达，其特征在于，包括：
发射单元，用于提供发射光束，所述发射光束被目标物反射后形成回波光束；
接收单元，用于接收回波光束，所述接收单元包括如权利要求1至12任一项所述单光子雪崩二极管。
CN202011528558.9A 2020-12-22 2020-12-22 单光子雪崩二极管、形成方法、驱动方法以及激光雷达 Pending CN114664965A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011528558.9A CN114664965A (zh) 2020-12-22 2020-12-22 单光子雪崩二极管、形成方法、驱动方法以及激光雷达

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011528558.9A CN114664965A (zh) 2020-12-22 2020-12-22 单光子雪崩二极管、形成方法、驱动方法以及激光雷达

Publications (1)

Publication Number Publication Date
CN114664965A true CN114664965A (zh) 2022-06-24

Family

ID=82024962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011528558.9A Pending CN114664965A (zh) 2020-12-22 2020-12-22 单光子雪崩二极管、形成方法、驱动方法以及激光雷达

Country Status (1)

Country Link
CN (1) CN114664965A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064601A (zh) * 2022-06-30 2022-09-16 杭州海康威视数字技术股份有限公司 一种光电器件及其制造方法
CN117059694A (zh) * 2023-10-11 2023-11-14 深圳阜时科技有限公司 单光子雪崩二极管、制备方法、光电检测装置和电子设备
EP4307397A1 (en) * 2022-07-11 2024-01-17 STMicroelectronics (Research & Development) Limited Single photon avalanche diode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064601A (zh) * 2022-06-30 2022-09-16 杭州海康威视数字技术股份有限公司 一种光电器件及其制造方法
EP4307397A1 (en) * 2022-07-11 2024-01-17 STMicroelectronics (Research & Development) Limited Single photon avalanche diode
CN117059694A (zh) * 2023-10-11 2023-11-14 深圳阜时科技有限公司 单光子雪崩二极管、制备方法、光电检测装置和电子设备
CN117059694B (zh) * 2023-10-11 2024-02-13 深圳阜时科技有限公司 单光子雪崩二极管、制备方法、光电检测装置和电子设备

Similar Documents

Publication Publication Date Title
KR102192867B1 (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
TWI683430B (zh) 具有吸收增強半導體層的影像感測器
CN114664965A (zh) 单光子雪崩二极管、形成方法、驱动方法以及激光雷达
US10784301B2 (en) Image sensors including an amorphous region and an electron suppression region
US7041525B2 (en) Three-dimensional island pixel photo-sensor
KR102589608B1 (ko) 이미지 센서 및 이의 제조 방법
US8278130B2 (en) Back side illumination image sensor and method for manufacturing the same
JP2014042046A (ja) 裏面照射型イメージセンサ
US20230089511A1 (en) Deep trench isolation structure for image sensor
US11296247B2 (en) Photodetector with a buried layer
US20230178677A1 (en) Single-photon avalanche photodiode
CN110047862B (zh) Cmos图像传感器的形成方法
TWI476911B (zh) 半導體裝置及其製造方法
US8445983B2 (en) Semiconductor device for performing photoelectric conversion
CN115176346B (zh) 单光子雪崩二极管器件
TW202133418A (zh) 圖像感測器、其形成方法及積體晶片
US20220271183A1 (en) Spad pixel structure and method of manufacturing same
CN108807437B (zh) 图像传感器及其形成方法
CN114664966A (zh) 背照式单光子雪崩二极管、形成方法以及激光雷达
KR102653478B1 (ko) 단일 광자 검출 소자, 전자 장치, 및 라이다 장치
US20240097052A1 (en) Systems and methods for stacked sensors with electrical insulation
US11217718B2 (en) Photodetector with a buried layer
US20240120363A1 (en) Pixel sensor isolation structures and methods of forming the same
CN213519955U (zh) 背照式图像传感器芯片
US20230369369A1 (en) Stacked image sensors and methods of formation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination