JPH09129741A - 半導体集積回路とその製造方法 - Google Patents

半導体集積回路とその製造方法

Info

Publication number
JPH09129741A
JPH09129741A JP7284086A JP28408695A JPH09129741A JP H09129741 A JPH09129741 A JP H09129741A JP 7284086 A JP7284086 A JP 7284086A JP 28408695 A JP28408695 A JP 28408695A JP H09129741 A JPH09129741 A JP H09129741A
Authority
JP
Japan
Prior art keywords
region
conductivity type
collector
island
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7284086A
Other languages
English (en)
Other versions
JP3306273B2 (ja
Inventor
Shigeaki Okawa
重明 大川
Toshiyuki Okoda
敏幸 大古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP28408695A priority Critical patent/JP3306273B2/ja
Priority to US08/742,184 priority patent/US5798560A/en
Priority to KR1019960050255A priority patent/KR100208632B1/ko
Publication of JPH09129741A publication Critical patent/JPH09129741A/ja
Application granted granted Critical
Publication of JP3306273B2 publication Critical patent/JP3306273B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664Vertical bipolar transistor in combination with diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • H01L29/7322Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】 2段エピタキシャル構造により、飽和電圧の
小さい縦型PNPトランジスタと、基板への漏れ電流の
少ない大電流用途のダイオード素子を効率よく集積化す
る。 【解決手段】 基板25表面にN+埋め込み層26を形
成する。基板25の上に第1と第2のエピタキシャル層
44、45を形成する。第1のエピタキシャル層44表
面に形成する縦型PNPトランジスタ23のコレクタ埋
め込み層31でアノード埋め込み層37を、コレクタ導
出領域32でアノード導出領域38を、ベースコンタク
ト領域35でカソードコンタクト領域39を各々形成
し、周囲をN+導出領域41とN+埋め込み層26で囲
む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バイポーラ集積回
路の出力トランジスタ保護用のスパークキラーダイオー
ドを内蔵した半導体集積回路に関する。
【0002】
【従来の技術】2相あるいは3相モータドライバ用等の
バイポーラ集積回路では、その1相分として図6に示し
たように、2つのNPNトランジスタ1、2を用い一方
のトランジスタ1のエミッタと他方のトランジスタ2の
コレクタとの接続点から出力端子3を取り出した回路が
多用されている。2つのトランジスタの1、2の一方が
ONし他方がOFFする事により、出力端子3に接続さ
れたモータ(図示せず)を正方向あるいは逆方向に回転
させるような電流を流すものである。
【0003】モータのような誘導性負荷の場合、モータ
の回転/停止に伴う正/逆方向の起電力が発生する。従
来は、IC化されたトランジスタ2のコレクタ・エミッ
タ間にダイオード4を接続し、前記逆方向起電力によっ
て出力端子3がGND電位より低く又はVCC電位より
高くなった際にダイオード4がONする事で前記起電力
を固定電位へ逃がし、出力トランジスタ2とIC内部を
保護していた。特にダイオード4に数Aもの大電流を流
す場合は、ダイオード4として個別部品のショットキバ
リアダイオードを用いて構成していた。
【0004】ところで、ユーザ側からすれば、機器の部
品点数を減らす為にダイオード4もIC化したいのは当
然の要求である。バイポーラICにおいてダイオードを
構成する場合、多くはNPNトランジスタのPN接合を
利用して形成するのが通常である(例えば、特願平7ー
14302号)。図7を参照して、NPNトランジスタ
5は、P基板6上のN型エピタキシャル層を分離して形
成した島領域7をコレクタとし、表面にP型のベース領
域8とN+エミッタ領域9を形成して構成される。10
はコレクタコンタクト領域、11はN+埋め込み層、1
2はP+分離領域である。ダイオード13は、NPNト
ランジスタ5のベース・コレクタ接合を利用する。つま
り島領域7をカソードとし、ベース拡散で形成した領域
をアノード領域14とするのである。この場合エミッタ
は利用しない。他にダイオードを形成する例として、N
PNトランジスタ5のエミッタ・ベース接合を用いる
例、島領域7と基板6とのPN接合を利用する例がある
が、前者は耐圧が数Vしかなく先の用途には不向きであ
り、後者はアノードが接地電位に固定され、且つ基板6
にON動作時の大電流を流すので、寄生効果防止の点か
ら望ましくない。
【0005】
【発明が解決しようとする課題】しかしながら、図7の
構成でも前記アノード領域14と島領域7との接合面積
を増大することにより数Aもの電流容量を確保すること
はできるものの、島領域7から基板6への漏れ電流iの
存在が無視できなくなる。例えばダイオード13に1A
の電流を流すと、基板6への漏れ電流iが数十mAにも
なり、これが基板6の電位を上昇させて他の素子を誤動
作させたり、最悪の場合はラッチアップに陥ってICの
破壊という事態を招く事になる。
【0006】
【課題を解決するための手段】本発明は上記した従来の
欠点に鑑みなされたもので、ダイオードを構成するため
に2段エピタキシャル構造の縦型PNPトランジスタを
利用するものであり、縦型PNPトランジスタのコレク
タ埋め込み層、コレクタ導出領域、およびエミッタ領域
をアノードとし、縦型PNPトランジスタのベースをカ
ソードとし、且つコレクタ埋め込み層とコレクタ導出領
域の周囲をN+埋め込み層とN+導出領域とで囲み、N
+埋め込み層とN+導出領域にアノードと同じ電位ある
いはアノードより高い電位を与え、アノードと基板との
間をN+型の高濃度層で分離することにより、アノード
から基板への漏れ電流を大幅に低減するものである。
【0007】
【発明の実施の形態】以下に本発明の1実施例を詳細に
説明する。図1は本発明によって、第1、第2および第
3の島領域21a、21b、21cに各々NPNトラン
ジスタ22、縦型PNPトランジスタ23、およびダイ
オード24を集積化したバイポーラICを示す断面図で
ある。
【0008】同図において、25はP型のシリコン半導
体基板、26はN+型の埋め込み層、27a、27bは
P+分離領域、28はNPNトランジスタ22のP型の
ベース領域、29はNPNトランジスタ22のN+型の
エミッタ領域、30a、30bはNPNトランジスタ2
2のN+型のコレクタ低抵抗領域、31は縦型PNPト
ランジスタ23のP+コレクタ埋め込み層、32はP+
コレクタ導出領域、33はN型のウェル領域、34はP
+型のエミッタ領域、35はN+ベースコンタクト領
域、36a、36bは縦型PNPトランジスタのN+導
出領域、37はP+アノード埋め込み層、38はP+ア
ノード導出領域、39はN+カソードコンタクト領域、
41a、41bはダイオード24のN+導出領域、42
は酸化膜、43は酸化膜42に設けたコンタクトホール
を介して各拡散領域にコンタクトするアルミ電極、4
4、45はN型の第1と第2のエピタキシャル層であ
る。
【0009】第1、第2、第3の島領域21a、21
b、21cは、基板25の上に形成した第1と第2のエ
ピタキシャル層44、45をP+分離領域27a、27
bで接合分離することにより形成されている。NPNト
ランジスタ22のコレクタ低抵抗領域30a、30b
は、第1の島領域21aの表面からN+埋め込み層26
に達し、NPNトランジスタ22のコレクタ直列抵抗を
減じる働きを有する。従ってこのトランジスタは高耐
圧、大電流型であり図6の回路用途に適している。
【0010】縦型PNPトランジスタ23は、第1と第
2のエピタキシャル層44、45の間に埋め込まれN+
埋め込み層26に達するP+コレクタ埋め込み層31が
コレクタとなり、コレクタ埋め込み層31に達するコレ
クタ導出領域32で囲まれたN型領域をベースとする。
この例ではNウェル領域33を設けて、電界加速による
高hfe化とベース幅減による高ft化、および高耐圧
化(VCEO)を図っている。コレクタ導出領域32の外
側にはN+導出領域36a、36bを設けてこれを囲
み、図示せぬ電極により電源電位VCCあるいはエミッ
タ領域34の電位を印加している。これはコレクタ導出
領域32をエミッタ、島領域21bをベース、分離領域
27a、27bをコレクタとする寄生PNPトランジス
タの発生を抑制するためであり、この縦型PNPトラン
ジスタを前記大電力NPNトランジスタと相補対にでき
る大電力型のPNPトランジスタとすることができる。
【0011】ダイオード24の構造は、基本的に縦型P
NPトランジスタ23と同様である。即ち、第1と第2
のエピタキシャル層44、45の間にN+埋め込み層2
6に達するように形成したP+アノード埋め込み層3
7、島領域21c表面からアノード埋め込み層37に達
するP+アノード導出領域38で囲まれた島領域21c
のN型層46をカソードとしてPN接合ダイオードが構
成される。
【0012】また、アノード導出領域38で囲まれたN
型層46に図示せぬP型のアノード領域を形成し、該ア
ノード領域とアノード導出領域38とを電極で短絡し
て、PN接合面積を増大した構成としても良い。これを
PNPトランジスタでいえば、エミッタ・コレクタ間を
短絡して形成したダイオードということになる。但し前
記囲まれたN型層46にはNウェル領域33を形成しな
い。これは高濃度接合になることによるPN接合の逆方
向リーク電流が増大することを防止するものである。
【0013】更に縦型PNPトランジスタ23と同じ
く、アノード埋め込み層37とアノード導出領域38を
囲むように島領域21c表面から埋め込み層26に達す
るN+型の導出領域41が設けられ、電極43により傳
原電Vccの様な、アノード領域38と同じ電位あるい
はアノード領域38より高い電位が与えられる。NPN
トランジスタ22が図6に示す出力トランジスタ1、ダ
イオード24が図6のダイオード4として構成される。
決選は前記アルミ電極配線43により行われる。
【0014】図2を参照して、図1のダイオード部分の
拡大断面図を図2(B)、図7のダイオード部分の拡大
断面図を図2(A)に示す。図2(A)において、ダイ
オードのON電流iの基板への漏れ電流は、アノード領
域14をエミッタ、島領域7をベース、分離領域12を
コレクタとする寄生PNPトランジスタ50の電流増幅
率に依存するが、電流iが流れることは寄生PNPトラ
ンジスタ50のベース・エミッタ接合がONであること
を意味するので、寄生PNPトランジスタ50は必ずO
N状態となり、基板6への漏れ電流を止めることは不可
能である。
【0015】これに対し図2(B)の構成では、アノー
ド導出領域38からN型層46およびアノード埋め込み
層37からN型層46へON電流iが流れ、このときの
基板25への漏れ電流は、N型層46をエミッタ、アノ
ード埋め込み層37をベース、N+埋め込み層26をコ
レクタとする寄生NPNトランジスタ51と、アノード
埋め込み層37をエミッタ、N+埋め込み層26をベー
ス、基板25をコレクタとする寄生PNPトランジスタ
52との動作に依存する。
【0016】本発明では、N+埋め込み層26が基板2
5表面からの拡散により、P+アノード埋め込み層37
が第1のエピタキシャル層44表面からの拡散により形
成されているので、N+埋め込み層26の不純物濃度の
最も高い部分がP+アノード埋め込み層37に浸食され
ることが無く、またP+アノード埋め込み層37の不純
物濃度の最も高い部分がN+埋め込み層26に浸食され
ることもない。さらに、P+アノード埋め込み層37が
第1のエピタキシャル層44表面から拡散されているの
で、アノード埋め込み層37の縦方向の厚みを大にでき
る。従って、寄生NPNトランジスタ51ではベースと
なるアノード埋め込み層37の不純物濃度と厚み(ベー
ス幅)が大になるので、その電流増幅率を小にできる。
寄生PNPトランジスタ52では、N+埋め込み層26
の不純物濃度が大になるので、その電流増幅率を小にで
き、さらにはN+埋め込み層26に導出領域41を介し
てアノード埋め込み層37と同電位あるいはそれより高
い電位を与えるので、寄生PNPトランジスタ52のベ
ース・エミッタ接合をOFFさせている。さらに、アノ
ード埋め込み層37の比抵抗が小さいので、電位の上昇
も少ない。従って、寄生PNPトランジスタ52は容易
にはONできず、その電流増幅率も小さい。このよう
に、基板25への漏れ電流に関係する寄生トランジスタ
51の電流増幅率を小さくし、寄生PNPトランジスタ
52が容易にはONできないような電位関係と構成に
し、寄生PNPトランジスタ52の電流増幅率も小さく
したので、ダイオード電流の基板25への漏れ電流を殆
ど皆無にできるものである。
【0017】尚、縦型PNPトランジスタ23において
は、コレクタ埋め込み層31の比抵抗が小さいことは、
トランジスタの飽和電圧を小さくできることを意味す
る。図3以降は上記の構造の製造方法を工程順に示す断
面図である。以下、図面に従って製造方法を詳細に説明
する。まず図3(A)を参照して、基板となるP型の単
結晶シリコン半導体基板25を準備する。基板25の表
面を熱酸化して酸化膜を形成し、該酸化膜の上にレジス
トを塗布、露光、現像し該レジストパターンをマスクと
して前記酸化膜をエッチングすることにより酸化膜パタ
ーンを形成する。前記レジストマスクの除去後、前記酸
化膜パターンをマスクとして基板25表面にアンチモン
または砒素を初期拡散して複数のN+埋め込み層26を
形成する。
【0018】図3(B)を参照して、拡散に使用した酸
化膜を除去した後基板25の上に膜厚5〜10μのN型
の第1のエピタキシャル層44をエピタキシャル成長さ
せる。その第1のエピタキシャル層44の表面にボロン
を選択的に初期拡散してP+型のコレクタ埋め込み層3
1、アノード埋め込み層37、分離領域27aを形成
し、続いてアンチモン又はヒ素を選択的に初期拡散して
コレクタ低抵抗領域30a、導出領域36a、41aを
形成する。
【0019】図4(A)を参照して、拡散に使用した酸
化膜を除去して第1のエピタキシャル層44表面を露出
した後、全面に再度エピタキシャル成長法により膜厚8
〜10μの第2のエピタキシャル層45を形成する。続
いて第2のエピタキシャル層45表面に選択的にリンを
初期拡散してN+コレクタ導出領域30b、縦型PNP
トランジスタ23のN+導出領域36b、およびダイオ
ード24のN+導出領域41bを同時に形成する。
【0020】図4(B)を参照して、第2のエピタキシ
ャル層45表面に縦型PNPトランジスタ23のNウェ
ル領域33をイオン注入により形成し、基板25全体に
約1100℃、3〜4時間の熱処理を加えることによ
り、N型ウェル領域33他を熱拡散する。図5(A)を
参照して、第2のエピタキシャル層45表面からP+分
離領域27を形成し、第1と第2のエピタキシャル層4
4、45を複数の島領域21a、21b、21cに分離
する。同時に縦型PNPトランジスタ23のコレクタ導
出領域32とダイオード24のアノード導出領域38を
形成する。N+埋め込み層26の不純物濃度のピークは
基板25表面にあり、P+アノード埋め込み層37の不
純物濃度のピークは第1のエピタキシャル層44表面に
位置する。
【0021】図5(B)を参照して、第2のエピタキシ
ャル層45表面からボロンを拡散することによりNPN
トランジスタ22のP型ベース領域28を形成し、更に
ボロンをイオン注入してP+型のエミッタ領域34を形
成し、更にリン又は砒素を拡散してカソードコンタクト
領域39、ベースコンタクト領域35、エミッタ領域2
9を形成する。尚、縦型PNPトランジスタ24のエミ
ッタ形成と同時に、ダイオードのN型層46表面にアノ
ード領域47を形成してアノード導出領域38と短絡し
ても良い。
【0022】その後、集積回路の回路網を構成するため
にアルミ材料による電極配線(図示せず)を形成する。
この様に、縦型PNPトランジスタ23の工程を共用す
ることにより、ダイオード24を効率よく組み込むこと
ができる。
【0023】
【発明の効果】以上に説明したとおり、本発明によれば
2段エピタキシャル構造によって寄生トランジスタ5
1、52の電流増幅率を極めて小にできるので、基板2
5への漏れ電流を大幅に低減したダイオード素子24を
集積化できる利点を有する。漏れ電流を低減すること
で、集積回路における誤動作、ラッチアップの防止を図
ることができる。従って出力トランジスタのスパークキ
ラーダイオードをも集積化できるので、電子機器の小型
化、高密度化に寄与できるものである。また、縦型PN
Pトランジスタ23の構造を利用できるので、工程を複
雑にすることなく、集積化できる利点を有する。その縦
型PNPトランジスタにあっては、コレクタ抵抗を減じ
て飽和電圧を小にできるものである。
【図面の簡単な説明】
【図1】本発明を説明する為の断面図である。
【図2】本発明を説明するための断面図である。
【図3】本発明の製造方法を説明する断面図である。
【図4】本発明の製造方法を説明する断面図である。
【図5】本発明の製造方法を説明する断面図である。
【図6】従来例を説明する回路図である。
【図7】従来例を説明する断面図である。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 一導電型の半導体基板と、 前記半導体基板の上に形成した第1、第2の逆導電型の
    エピタキシャル層と、 前記半導体基板と前記第1のエピタキシャル層との間に
    形成した複数の逆導電型の埋め込み層と、 前記第1と第2のエピタキシャル層を、前記埋め込み層
    の各々を囲むように分離することで形成した少なくとも
    第1、第2、及び第3の島領域と、 前記第1の島領域に形成した、一導電型のベース領域、
    及び前記一導電型のベース領域の表面に形成した逆導電
    型のエミッタ領域と、 前記第1の島領域の表面から前記逆導電型の埋め込み層
    に達するコレクタ低抵抗領域と、 前記第2の島領域の前記第1と第2のエピタキシャル層
    との間に、前記逆導電型の埋め込み層に接するように形
    成した、一導電型のコレクタ埋め込み層と、 前記第2の島領域の表面から前記コレクタ埋め込み層に
    達する一導電型のコレクタ導出領域と、 前記コレクタ導出領域で囲まれた逆導電型のベース領域
    と、 前記ベース領域の表面に形成した一導電型のエミッタ領
    域と、 前記第3の島領域の前記第1と第2のエピタキシャル層
    との間に前記逆導電型の埋め込み層に接するように形成
    した、一導電型のアノード埋め込み層と、 前記第3の島領域の表面から前記アノード埋め込み層に
    達する一導電型のアノード導出領域と、 前記アノード導出領域で囲まれた逆導電型の領域の表面
    に形成した、逆導電型のカソードコンタクト領域と、 前記エピタキシャル層の表面から前記逆導電型の埋め込
    み層に達し、前記アノード埋め込み層を囲む逆導電型の
    導出領域とを具備することを特徴とする半導体集積回
    路。
  2. 【請求項2】 前記カソードコンタクト領域が前記コレ
    クタ低抵抗領域と、前記アノード導出領域が前記エミッ
    タ領域に各々接続され且つ前記コレクタ低抵抗領域が出
    力端子に接続されていることを特徴とする請求項1記載
    の半導体集積回路。
  3. 【請求項3】 一導電型の半導体基板の表面に複数の逆
    導電型の埋め込み層を形成する工程と、 前記基板の上に逆導電型の第1のエピタキシャル層を形
    成する工程と、 前記第1のエピタキシャル層の表面に、一方導電型トラ
    ンジスタの一導電型のコレクタ埋め込み層とダイオード
    素子のアノード埋め込み層を形成する工程と、 前記第1のエピタキシャル層の上に逆導電型の第2のエ
    ピタキシャル層を形成する工程と、 前記第2のエピタキシャル層表面に他方導電型トランジ
    スタの逆導電型のコレクタ低抵抗領域と前記ダイオード
    素子の逆導電型の導出領域とを形成する工程と、 前記第1と第2のエピタキシャル層を分離して少なくと
    も第1、第2、及び第3の島領域を形成する工程と、 前記第1の島領域に一導電型のベース領域と逆導電型の
    エミッタ領域を形成して前記第1の島領域をコレクタと
    する他方導電型トランジスタを形成する工程と、 前記第2の島領域の前記コレクタ導出領域で囲まれた領
    域に一導電型のエミッタ領域を形成し、前記コレクタ導
    出領域で囲まれた領域をベースとする一方導電型トラン
    ジスタを構成する工程と、 前記第3の島領域のアノード導出領域で囲まれた逆導電
    型の領域に逆導電型のカソードコンタクト領域を形成
    し、前記囲まれた領域をカソードとするダイオードを形
    成する工程と、を具備することを特徴とする半導体集積
    回路の製造方法。
  4. 【請求項4】 前記第2の島領域のエミッタ領域の形成
    と前記第3の島領域のアノード領域とを同時に形成する
    ことを特徴とする請求項3記載の半導体集積回路の製造
    方法。
JP28408695A 1995-10-31 1995-10-31 半導体集積回路とその製造方法 Expired - Fee Related JP3306273B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP28408695A JP3306273B2 (ja) 1995-10-31 1995-10-31 半導体集積回路とその製造方法
US08/742,184 US5798560A (en) 1995-10-31 1996-10-30 Semiconductor integrated circuit having a spark killer diode
KR1019960050255A KR100208632B1 (ko) 1995-10-31 1996-10-30 반도체 집적 회로 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28408695A JP3306273B2 (ja) 1995-10-31 1995-10-31 半導体集積回路とその製造方法

Publications (2)

Publication Number Publication Date
JPH09129741A true JPH09129741A (ja) 1997-05-16
JP3306273B2 JP3306273B2 (ja) 2002-07-24

Family

ID=17674070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28408695A Expired - Fee Related JP3306273B2 (ja) 1995-10-31 1995-10-31 半導体集積回路とその製造方法

Country Status (3)

Country Link
US (1) US5798560A (ja)
JP (1) JP3306273B2 (ja)
KR (1) KR100208632B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455696B1 (ko) * 2001-11-16 2004-11-15 주식회사 케이이씨 종방향 트랜지스터 및 그 제조 방법
JP2005109052A (ja) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 半導体集積回路装置
JP2009049317A (ja) * 2007-08-22 2009-03-05 Nec Electronics Corp 半導体装置及びその製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768079B2 (ja) * 2000-07-25 2006-04-19 シャープ株式会社 トランジスタ
JP4065104B2 (ja) * 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
JP2002198436A (ja) * 2000-12-25 2002-07-12 Sanyo Electric Co Ltd 半導体集積回路装置およびその製造方法
JP2002203956A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp 半導体装置
US7064416B2 (en) * 2001-11-16 2006-06-20 International Business Machines Corporation Semiconductor device and method having multiple subcollectors formed on a common wafer
DE10160829A1 (de) * 2001-12-11 2003-06-26 Infineon Technologies Ag Diodenschaltung und Verfahren zum Herstellen einer Diodenschaltung
JP4067346B2 (ja) * 2002-06-25 2008-03-26 三洋電機株式会社 半導体集積回路装置
US7138701B2 (en) * 2003-10-02 2006-11-21 International Business Machines Corporation Electrostatic discharge protection networks for triple well semiconductor devices
US6972476B2 (en) * 2003-11-12 2005-12-06 United Microelectronics Corp. Diode and diode string structure
US7329940B2 (en) * 2005-11-02 2008-02-12 International Business Machines Corporation Semiconductor structure and method of manufacture
JP5048242B2 (ja) * 2005-11-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2007158188A (ja) * 2005-12-07 2007-06-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007165370A (ja) * 2005-12-09 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5261640B2 (ja) * 2005-12-09 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
KR100734327B1 (ko) * 2006-07-18 2007-07-02 삼성전자주식회사 서로 다른 두께의 게이트 절연막들을 구비하는 반도체소자의 제조방법
JP2009272453A (ja) * 2008-05-08 2009-11-19 Sanyo Electric Co Ltd トランジスタ、半導体装置及びその製造方法
CN102386121B (zh) * 2010-09-01 2014-11-05 无锡华润上华半导体有限公司 半导体器件和半导体埋层的制造方法
US8415763B2 (en) * 2011-03-31 2013-04-09 International Business Machines Corporation Tunable semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3327182A (en) * 1965-06-14 1967-06-20 Westinghouse Electric Corp Semiconductor integrated circuit structure and method of making the same
JPH06104457A (ja) * 1992-09-21 1994-04-15 New Japan Radio Co Ltd ダイオード素子構造
JPH06104458A (ja) * 1992-09-21 1994-04-15 New Japan Radio Co Ltd メサ型半導体装置の製造方法
JPH06104459A (ja) * 1992-09-21 1994-04-15 Sanken Electric Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455696B1 (ko) * 2001-11-16 2004-11-15 주식회사 케이이씨 종방향 트랜지스터 및 그 제조 방법
JP2005109052A (ja) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd 半導体集積回路装置
JP2009049317A (ja) * 2007-08-22 2009-03-05 Nec Electronics Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US5798560A (en) 1998-08-25
KR970024165A (ko) 1997-05-30
JP3306273B2 (ja) 2002-07-24
KR100208632B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US6590273B2 (en) Semiconductor integrated circuit device and manufacturing method thereof
JP3306273B2 (ja) 半導体集積回路とその製造方法
KR100683099B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
JPH0669501A (ja) 集積回路における静電的放電に対してパッドを保護するためのダイオード構造
JPH07297373A (ja) 誘導性負荷要素に対する集積ドライバ回路装置
JP3459532B2 (ja) 半導体集積回路およびその製造方法
JP3249355B2 (ja) 半導体集積回路とその製造方法
JP3883681B2 (ja) 半導体集積回路
JP3343892B2 (ja) 半導体集積回路
JP4822480B2 (ja) 半導体集積回路装置およびその製造方法
JPH11121768A (ja) 半導体集積回路
JP2557984B2 (ja) 半導体装置の入力保護回路
JP2527049B2 (ja) 半導体装置の製造方法
JP2000232203A (ja) ラテラルバイポーラ型入出力保護装置
JPH02144924A (ja) 縦型バイポーラトランジスタ
JPH0474478A (ja) ダイオード
JPH0629374A (ja) 半導体集積回路装置
JPS634715B2 (ja)
JPH08153800A (ja) 半導体集積回路装置
JPS629663A (ja) 半導体装置
JPH0337738B2 (ja)
JPS61276340A (ja) 半導体集積回路装置
JPH0574791A (ja) 半導体装置
JPH05283418A (ja) バイポーラ集積回路装置
JPH0475660B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees