JP2002314119A

JP2002314119A - 光検出器

Info

Publication number: JP2002314119A
Application number: JP2001112977A
Authority: JP
Inventors: Masaaki Sawara; 正哲佐原; Takashi Suzuki; 高志鈴木
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2001-04-11
Filing date: 2001-04-11
Publication date: 2002-10-25
Anticipated expiration: 2021-04-11
Also published as: JP4459472B2

Abstract

(57)【要約】【課題】十分な受光面積を確保するために受光部の分
割を行って高速応答を目的とする場合に分割に伴なう容
量の増加や遅延成分の発生を抑えて分割効果を発揮する
ことができる光検出器を提供する。【解決手段】ホトダイオードのアノードを構成するＰ
型半導体領域PD1_A〜PD4_Aは、アンプA1〜A4に電気的に接
続され加算器ADDによって加算され、受光量を確保しつ
つ高速化を達成する。受光部周囲のダミー用ホトダイオ
ードPDDのアノードは、受光部周囲のカソードとの間の
接合容量を取り除き、周辺で発生する非常に応答の遅い
拡散成分の信号を吸収し高速化阻害問題を解決する。周
囲のダミーアノード／ホトダイオードアノード間容量が
入射信号に対して同相で電位変動するので相互間容量の
発生を抑えられる。分割フォトダイオードと電流電圧変
換アンプがモノリシック形成されるので、パッド及びパ
ッド容量の増加がなく分割化の効果が保たれる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多分割ホトダイオ
ードを備えた光検出器に関する。

【０００２】

【従来の技術】従来の多分割ホトダイオードを備えた光
検出器は特開平８−３７５０１号公報に記載されてい
る。この光検出器においては、１つのホトダイオードを
２つに分割し、分割されたホトダイオードの出力をアン
プで増幅して加算することにより、個々のアンプ毎に対
応するホトダイオードの接合容量を低減すると共に、加
算によって全体としては十分な光信号強度を確保してい
る。

【０００３】

【発明が解決しようとする課題】通常、受光素子である
フォトダイオードを分割すると受光面の周辺部が増えて
周辺に伴なう容量が新たに発生する。そのため、分割し
て低容量化をはかった効果がこの余分な容量によって低
下してしまう。

【０００４】更に、受光面の分離部分や周辺部分は空乏
層が十分に広がらない領域ができて、そこで発生する光
電変換信号の電子・正孔キャリアが非常に応答の遅い拡
散成分として検出される。これは高速応答を主旨とする
目的に大きな支障をきたす。

【０００５】また、フォトダイオードを分割して複数の
アンプで電圧変換することにより、フォトダイオードと
アンプの間はパッケージを介して配線されるか、直接ワ
イヤーでパッド間を接続するかなどであるが、いづれに
してもパッド容量が複数倍されて加算されるため、余分
な容量が大きくなり、高速化が妨げられる。

【０００６】本件は、このような受光素子の分割化に伴
なう問題を解決して検出器の高速化を達成するための手
法を考案したものである。

【０００７】この問題の解決の手段として本願発明者ら
は、素子の分解能を向上可能な多分割ホトダイオードを
特開平１１−４６０１０号公報において提案してきた。
この多分割ホトダイオードは、Ｎ型半導体領域を共通の
カソードとし、Ｎ型半導体内に形成された複数のＰ型半
導体領域をそれぞれのアノードとする複数のホトダイオ
ードを備えており、ＰＮ接合界面から広がる空乏層によ
って、各Ｐ型半導体領域を分離している。

【０００８】このような構造においては、Ｐ型半導体領
域分離用のアイソレーション層が不要となるため、分割
に伴なう素子周辺の容量が抑えられるとともに、素子自
体を小型化することができ、その分解能を向上させるこ
とができる。

【０００９】したがって、Ｎ型半導体領域を共通のカソ
ードとし、前記Ｎ型半導体内に形成された第１及び第２
Ｐ型半導体領域をそれぞれのアノードとする第１及び第
２ホトダイオードを備え、第１及び第２Ｐ型半導体領域
にそれぞれ電気的に接続されたアンプの出力を加算する
光検出器を作製すれば、高速、高利得、高分解能の光検
出器を提供することができるものと考えられる。

【００１０】しかしながら、このような光検出器におい
ては、ホトダイオード周囲のカソードとその内側のアノ
ードとの間で接合容量が存在する。この受光部周辺に伴
なう容量を小さくすることで、ホトダイオードの容量を
一層小さくすることができるため、高速化のために改良
する余地がある。

【００１１】また、周辺のＮ型カソード層内で発生する
キャリアは空乏層の外で発生して拡散して移動するキャ
リア成分になるので、例えば周辺のＮ型カソード層を広
くとる必要がある場合は、やはり遅延成分として検出す
る可能性を有している。

【００１２】本発明は、このような課題に鑑みてなされ
たものであり、ホトダイオードの大面積化を必要とする
ため受光部の分割を行いアンプの加算による手法におい
て、分割部や受光周囲の容量増加を阻止し、周囲で受光
した非常に応答の遅い拡散成分を吸収し、分割化からの
パッド容量増加がない、本来の高速化を達成できる光検
出器を提供することを目的とする。

【００１３】

【課題を解決するための手段】上述の課題を解決するた
め、本発明に係る光検出器は、Ｎ型半導体領域を共通の
カソードとし、Ｎ型半導体領域内に形成された第１及び
第２Ｐ型半導体領域をそれぞれのアノードとする第１及
び第２ホトダイオードを備え、第１及び第２Ｐ型半導体
領域にそれぞれ電気的に接続されたアンプの出力を加算
する光検出器において、第１及び第２Ｐ型半導体領域全
体の周囲を囲むようにＮ型半導体領域内に形成されたダ
ミー用Ｐ型半導体領域を備えることを特徴とする。

【００１４】本光検出器によれば、Ｎ型半導体領域を共
通のカソードとし、Ｎ型半導体領域内に形成された第１
及び第２Ｐ型半導体領域をそれぞれのアノードとする第
１及び第２ホトダイオードを備えているので、カソード
とアノードとの間から広がる空乏層によってＰ型半導体
領域が分離されるため、Ｐ型半導体領域を分離するため
拡散などのＰＮ接合アイソレーションが不要となり、低
容量化と高分解能を達成することができる。

【００１５】また、第１及び第２Ｐ型半導体領域にそれ
ぞれ電気的に接続されたアンプの出力を加算するので、
Ｐ型半導体領域全体の面積を維持することで入射光量を
確保しつつ、個々のＰ型半導体領域とＮ型半導体領域と
の間の接合容量を低減することで高速化を達成すること
ができる。

【００１６】更に、Ｐ型半導体領域全体の周囲をＮ型半
導体領域内に形成されたダミー用Ｐ型半導体領域が存在
するため、周辺のＮ型層との間の接合容量が除外され
る。Ｐ型半導体領域とダミー用Ｐ型半導体領域の間は、
入射信号光に対して電位が同相で変化するため相互間の
容量発生は小さく、周辺容量の発生が抑えられる。

【００１７】また、受光面の周囲で発生する光電変換キ
ャリアが非常に応答の遅い拡散成分として検出されて
も、ダミーで吸収されてしまうので、信号検出部には高
速信号のみが検出される。

【００１８】なお、Ｐ型半導体領域全体とダミー用Ｐ型
半導体領域の間には拡散などのアイソレーション領域が
ないのでアノード・カソード間逆バイアスが不充分で空
乏化されていないと電気的に絶縁されず、電位差を生じ
た場合は電流が流れるため、ダミー用Ｐ型半導体領域の
電位をアンプの入力側と同電位に設定することが好まし
い。但し通常はホトダイオードに逆バイアスを印加して
空乏化された状態で動作させるため、電位差が生じても
問題は起こらない。

【００１９】好適には、ダミー用Ｐ型半導体領域は、そ
の電位が上記アンプの入力側と同電位に設定されるよう
アンプと同一構造のアンプに接続される。

【００２０】更に、本光検出器は、第１、第２及びダミ
ー用Ｐ型半導体領域内に光が入射可能であって、Ｎ型半
導体領域内に光が入射不可能なように、前記Ｎ型半導体
領域上に形成された遮光膜を更に備えることが好まし
い。但し、本件ではダミーホトダイオードが周辺に入射
した光の応答の遅い信号成分を吸収できるため、遮光が
できない場合でも、高速応答が損なわれることがない。

【００２１】この場合、遮光及びダミーの吸収によって
Ｎ型半導体領域における不要なキャリアの発生を抑制す
ることができると共に、第１、第２及びダミー用Ｐ型半
導体領域には、光が入射可能であるので、第１、第２Ｐ
型半導体領域とダミー用Ｐ型半導体領域においては、同
位相でキャリアが発生し、各アンプの入力側の電位が同
位相で変動するため、これら第１、第２及びダミー用半
導体領域の間に発生する容量は小さくなり、アノード・
カソード間の受光部周辺に発生する容量が抑えられる。

【００２２】また、フォトダイオードを分割して複数の
アンプで電圧変換することにより、パッド容量が複数倍
されて加算されるため、ハイブリッドでは余分な容量が
大きくなり、高速化を抑制する。よって、受光面を分割
加算してＰＤの容量を低減する本件の手法の場合は、分
割ＰＤとアンプが同一基板上に存在するモノリシック型
が望ましい。

【００２３】

【発明の実施の形態】以下、実施の形態に係る光検出器
について説明する。同一要素には、同一符号を用いるこ
ととし、重複する説明は省略する。

【００２４】図１は実施形態に係る光検出器の斜視図、
図２は図１に示した光検出器の回路図、図３は図１に示
した光検出器のＩＩＩ−ＩＩＩ矢印縦断面図である。

【００２５】本光検出器１０は、Ｐ型半導体基板１ｓ上
の所定領域内に形成されたＮ型半導体領域１ｎを共通の
カソードＰＤｃとし、Ｎ型半導体領域１ｎ内に分割して
形成された複数のＰ型半導体領域ＰＤ１_A、ＰＤ２_A、Ｐ
Ｄ３_A、ＰＤ４_Aを、それぞれのアノードとする複数のホ
トダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４を備えて
いる。

【００２６】Ｐ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３
_A、ＰＤ４_Aは、アンプＡ１、Ａ２、Ａ３、Ａ４に電気的
に接続されている。各アンプＡ１、Ａ２、Ａ３、Ａ４
は、オペアンプの入出力端子間に負帰還がかかるように
トランスインピーダンスフィードバック抵抗Ｒｆを設け
たものであり、ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４からの
入力電流は、当該アンプで電流／電圧変換される。

【００２７】アンプＡ１、Ａ２、Ａ３、Ａ４の出力は、
加算器ＡＤＤによって加算され、加算された出力はアン
プＡによって更に増幅されて出力される。なお、本例で
は、４つのホトダイオードＰＤ１、ＰＤ２、ＰＤ３、Ｐ
Ｄ４、すなわち、４分割ホトダイオードを示すが、これ
は２分割、３分割又は５分割以上のホトダイオードであ
ってもよい。

【００２８】本光検出器は、Ｐ型半導体領域ＰＤ１_A、
ＰＤ２_A、ＰＤ３_A、ＰＤ４_A全体の周囲を囲むようにＮ
型半導体領域１ｎ内に形成されたダミー用Ｐ型半導体領
域ＰＤＤ_Aを備えている。

【００２９】上述のように、本光検出器は、Ｎ型半導体
領域１ｎを共通のカソードＰＤ_Cとし、Ｎ型半導体領域
１ｎ内に形成されたＰ型半導体領域ＰＤ１_A、ＰＤ２_A、
ＰＤ３_A、ＰＤ４_Aをそれぞれのアノードとするホトダイ
オードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４を備えている。
したがって、カソードＰＤ_CとアノードＰＤ１_A、ＰＤ２
_A、ＰＤ３_A、ＰＤ４_Aとの間から広がる空乏層によって
Ｐ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_Aが
分離されるため、Ｐ型半導体領域ＰＤ１_A、ＰＤ２_A、Ｐ
Ｄ３_A、ＰＤ４_Aを分離するための特殊なアイソレーショ
ンが不要となり、分割部の容量が増えることなく高分解
能を達成できる。

【００３０】なお、本例では、Ｎ型半導体領域１ｎ内に
Ｉ型半導体領域１ｉがあり、このＩ型半導体領域１ｉ内
にＰ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_A
が分離して形成されている。

【００３１】なお、図示の状態における接合容量の総和
は、ハイブリッド型では各Ｐ型面内に分布する容量の和
+受光部周辺容量＋電極パッドの容量となり、本例では
ホトダイオードとアンプをモノリシックで構成すること
により、パッド数が増えること無く、全体の容量は各Ｐ
型領域の面内に分布する容量の和のみとなり、受光部周
辺に発生する容量が抑えられ、電極パッドの容量が除去
される。

【００３２】個々の接合容量Ｃｊは、Ｐ型半導体領域Ｐ
Ｄ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_Aの形成面積が大きく
なるほど増加し、信号の伝達速度が低下する。本例で
は、個々の接合容量Ｃｊは分割によって減少しており、
また、Ｐ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、Ｐ
Ｄ４_Aにそれぞれ電気的に接続されたアンプＡ１、Ａ
２、Ａ３、Ａ４の出力は、加算器ＡＤＤによって加算さ
れるので、入射光量を確保しつつ、個々のＰ型半導体領
域ＰＤ１_A、ＰＤ２_A、ＰＤ３_A、ＰＤ４_AとＮ型半導体領
域１ｎとの間の接合容量Ｃｊを低減し、高速化を達成し
ている。以下、詳説する。

【００３３】光検出器であるホトダイオード/アンプの
応答周波数を高速化するには、アンプのＧＢ積を高める
と同時に、ホトダイオードやその他の寄生容量を小さく
する必要がある。そこで、ホトダイオードを分割するこ
とにより容量も分割化して個々のアンプ出力を高速化す
ることができる。しかしアンプ高速化に反してトランス
インピーダンスアンプのフィードバック抵抗に伴なう雑
音が増加する。分割数に応じた雑音の合計で雑音が増え
るわけであるが、この意味を含めると、通常はある範囲
で検出器の高速化と雑音がトレードオフの関係になって
分割方式も調整が必要になる。

【００３４】然るに、本件では高い周波数帯域を意図し
た発案であり、アンプの雑音は特に広帯域でしばしばＫ
ＴＣ雑音が支配的になる。このＫＴＣ雑音の場合、アン
プの入力容量に支配的なフォトダイオード容量が雑音に
１次で寄与するため、分割して容量が減っただけ個々の
雑音が低下し、それらの雑音を合計する場合二乗和の平
方根となるため、結局ＫＴＣ雑音は分割した方が単純に
分割数分の１を平方根しただけ小さくできる。よってＫ
ＴＣ雑音が支配的な高周波信号が対象の場合は、ＰＤの
分割によって高速化とともに雑音面でも有利となる。

【００３５】一方、このＫＴＣ雑音は、前述のようにホ
トダイオードの容量が大きいと増加するため、例えばＰ
Ｄ周辺に発生する容量やパッドなどの容量が加わるとこ
れも雑音に寄与することになり、分割しても容量の増加
分だけ低速化、雑音増加になってしまう。

【００３６】ホトダイオードの分割によって周辺などの
余分な容量を伴なわないようにするためには、分割を拡
散などのＰＮ接合アイソレーションでなく空乏層でおこ
なうこと、及び周辺のカソード部分との間の容量を抑え
ることによって、実効的に受光面のみに分布する容量の
みが分割ホトダイオード・アンプに伴なう容量になる。

【００３７】さらに分割ＰＤとそれぞれを電流電圧変換
するアンプをモノリシックで形成することによって、パ
ッド数の増加をなくし、パッド容量を伴なわないように
することが重要になる。

【００３８】更に、本光検出器は、ダミー用Ｐ型半導体
領域ＰＤＤ_A内に光が入射可能であって、Ｎ型半導体領
域１ｎ内に光が入射不可能なように、Ｎ型半導体領域１
ｎ上に形成された遮光膜ＳＬＤを更に備えている。

【００３９】この場合、遮光によってＮ型半導体領域１
ｎにおける不要なキャリアの発生を抑制することができ
ると共に、Ｐ型半導体領域ＰＤ１_A、ＰＤ２_A、ＰＤ
３_A、ＰＤ４_A、ＰＤＤ_Aには、光が入射可能であるので、
Ｐ型半導体領域ＰＤ１_A、ＰＤ２ _A、ＰＤ３_A、ＰＤ４_A、
ＰＤＤ_Aにおいては、同位相でキャリアが発生し、各ア
ンプの入力側の電位が同位相で変動するため、これらの
間に発生する容量が抑えられ、ホトダイオードが低容量
化されて高速な光検出を行うことができる。

【００４０】図４は、図３に示した光検出器ホトダイオ
ードの１つ（ＰＤ１とする）と、当該ホトダイオードの
後段に接続されるアンプに用いられるトランジスタＮＰ
Ｎと、ダミー用ホトダイオードＰＤＤを含む半導体構造
を詳細に示す当該半導体構造の縦断面図である。

【００４１】Ｐ型半導体基板１ｓ上には、２層からなる
Ｉ型エピタキシャル半導体層１ｉ₁、１ｉ₂が形成されて
おり、これらは図３に示したＩ型半導体領域１ｉを構成
している。ここで、Ｉ型とは１×１０¹⁵／ｃｍ³以下の
キャリア濃度を有する半導体を意味し、本例ではｐ型で
ある。

【００４２】Ｐ型半導体基板１ｓと下側エピタキシャル
半導体層１ｉ₁との間には、高不純物濃度（５×１０¹⁵
〜５×１０¹⁹／ｃｍ³）のＮ型の埋込半導体層１ｎ₁が形
成され、Ｎ型の埋込半導体層１ｎ₁は、かかるＮ型の埋
込半導体層１ｎ₁の周囲から基板表面に向けて連続して
延びる高不純物濃度のＮ型半導体層１ｎ₂、不純物濃度
１×１０¹⁵〜３×１０¹⁶／ｃｍ³のＮ型半導体層１ｎ₃と
共に、図３に示したＮ型半導体領域１ｎを構成してい
る。

【００４３】上側エピタキシャル半導体層１ｉ₂の表面
側には、Ｐ型半導体領域ＰＤ１_A、ＰＤ４_Aが形成されて
おり、ダミー用Ｐ型半導体領域ＰＤＤ_Aが形成されてお
り、このＰ型半導体、Ｉ型のエピタキシャル半導体１ｉ
₂、１ｉ₁、Ｎ型半導体１ｎがそれぞれＰＩＮホトダイオ
ードを形成している。

【００４４】上側エピタキシャル半導体層１ｉ₂と下側
エピタキシャル半導体層１ｉ₁の界面には、不純物濃度
５×１０¹⁵〜５×１０¹⁹／ｃｍ³の高濃度Ｎ型半導体領
域ｎ１が形成され、この上に不純物濃度１×１０¹⁵〜３
×１０¹⁶／ｃｍ³のＮ型半導体領域ｎ２が形成され、Ｎ
型半導体領域ｎ２内に、Ｎ型、Ｐ型、Ｎ型半導体領域
が、図示の如くＮＰＮ型バイポーラトランジスタ（ＮＰ
Ｎ）のエミッタＥ、ベースＢ、コレクタＣを構成してい
る。

【００４５】上側エピタキシャル半導体層１ｉ₂におけ
るＮＰＮ型バイポーラトランジスタＮＰＮの形成領域を
含む表面領域には、Ｐ型不純物が添加され、このＰ型不
純物添加領域ｐ１内にトランジスタＮＰＮは形成されて
いる。

【００４６】ホトダイオード部のカソードを構成するＮ
型半導体層１ｎ₂、１ｎ₃と、ＮＰＮ型バイポーラトラン
ジスタとの間には、アイソレーション用のＰ型半導体層
Ｉ_S1が形成されており、Ｐ型半導体層Ｉ_S1は半導体基板
１ｓの表面からＰ型不純物添加領域ｐ１内迄延びてい
る。なお、Ｐ型不純物添加領域ｐ１の上には、チャネル
ストッパとしての高濃度Ｐ型半導体領域Ｉ_S2が離隔して
形成されている。各半導体層上には図示の如く電極ｅが
設けられており、基板表面は２層の絶縁層（保護膜）Ｉ
ＬＴによって覆われ、さらに、その上に遮光膜ＳＬＤが
形成されている。

【００４７】ホトダイオード部に光λνが入射すると、
エピタキシャル半導体層１ｉ₁、１ｉ₂内においてキャリ
アが発生し、逆バイアス状態の電界に導かれ、これはホ
トダイオードＰＤ１、ＰＤ４の出力電流として外部に取
り出される。ホトダイオードＰＤ１の出力電流は、アン
プＡ１の入力を構成するトランジスタのベースＢに入力
され、当該アンプによって電流電圧変換される。

【００４８】なお、Ｐ型半導体基板１ｓの厚みは数１０
０μｍ、下側エピタキシャル半導体層１ｉ₁の厚みは１
０μｍ前後、上側エピタキシャル半導体層１ｉ₂の厚み
は数μｍ、Ｐ型領域ＰＤ１_A〜ＰＤ４_A、ＰＤＤ_Aの深さ
は０．２μｍ前後、ホトダイオードの受光面積（領域Ｐ
Ｄ１_A〜ＰＤ４_Aの面積の総和）は、直径に換算して０．
４〜０．８ｍｍ、ダミー用Ｐ型半導体領域（外部周辺ア
ノード）ＰＤＤ_Aの幅は数μｍ〜１０数μｍ程度であ
る。

【００４９】また、プラスチック光ファイバ（ＰＯＦ：
直径５００μｍ〜１ｍｍ）からの光を入射光λνとする
場合、これを提供するためＰＯＦに光学的に結合したレ
ーザダイオードの波長を６５０ｎｍとすると、Ｉ型のエ
ピタキシャル半導体層１ｉ₁、１ｉ₂の厚みは１０μｍ程
度とすることが好ましく、この厚みが更に大きくなると
アノード／カソード間の分離が困難となる。

【００５０】厚さ１０μｍのエピタキシャル半導体層１
ｉ₁、１ｉ₂の場合、受光径０．４ｍｍとすると、接合容
量に伴なう端子間容量は、およそ２ｐＦとなり、受光径
０．８ｍｍでは、その４倍となる。

【００５１】上述の実施形態においては、分割型ホトダ
イオードを用いているので、ＰＤの容量を低減し、高速
・低雑音受信を可能としている。なお、ホトダイオード
とアンプは、モノシリックに形成してもよいが、ハイブ
リッドであってもよい。また、上記では、半導体として
Ｓｉが適当であるが、これはＳｉＧｅ等の化合物半導体
を用いてもよい。更に、ＮＰＮ型バイポーラトランジス
タの代わりに、或いはこれに加えてＣＭＯＳ電界効果ト
ランジスタを用いることもできる。

【００５２】なお、上述の光検出器は、１００Ｍｂｐｓ
〜５００Ｍｂｐｓの高速通信に適用することができる。

【００５３】

【発明の効果】以上、説明したように、本発明の光検出
器は高精度の光検出を行うことができる。

【図面の簡単な説明】

【図１】実施形態に係る光検出器の斜視図である。

【図２】図１に示した光検出器の回路図である。

【図３】図３は図１に示した光検出器のＩＩＩ−ＩＩＩ
矢印縦断面図である。

【図４】図３に示した光検出器ホトダイオードの１つ
（ＰＤ１とする）と、当該ホトダイオードの後段に位置
するアンプに用いられるトランジスタＮＰＮと、ダミー
用ホトダイオードＰＤＤを含む半導体構造を詳細に示す
当該半導体構造の縦断面図である。

【符号の説明】

１ｉ₁…下側エピタキシャル半導体層、１ｉ₂…上側エピ
タキシャル半導体層、１ｎ…Ｎ型半導体領域、１ｓ…Ｐ
型半導体基板、１ｉ…Ｉ型半導体領域、１ｎ₁…Ｎ型埋
込半導体層、１０…光検出器、Ａ、Ａ１、Ａ２、Ａ３、
Ａ４、ＡＤ…アンプ、ＡＤＤ…加算器、Ｂ…ベース、Ｃ
…コレクタ、Ｅ…エミッタ、ＰＤ１〜ＰＤ４…ホトダイ
オード、ＰＤ１_A〜ＰＤ４_A…アノード（Ｐ型半導体領
域）、ＰＤＤ…ダミー用ホトダイオード、ＰＤＤ_A…ダ
ミー用Ｐ型半導体領域、ＰＤｃ…カソード、ＳＬＤ…遮
光膜、Ｒｆ…トランスインピーダンスフィードバック抵
抗、ｅ…電極、λν…入射光。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4M118 AA10 AB10 BA02 CA05 CA22 FC06 FC09 GB09 5F049 MA04 MB03 NA03 NA15 QA13 RA02 RA06 SE09 SS03 SZ10 UA01 UA13

Claims

【特許請求の範囲】

【請求項１】Ｎ型半導体領域を共通のカソードとし、
前記Ｎ型半導体領域内に形成された第１及び第２Ｐ型半
導体領域をそれぞれのアノードとする第１及び第２ホト
ダイオードを備え、前記第１及び第２Ｐ型半導体領域に
それぞれ電気的に接続されたアンプの出力を加算する光
検出器において、前記第１及び第２Ｐ型半導体領域全体の周囲を囲むよう
に前記Ｎ型半導体領域内に形成されたダミー用Ｐ型半導
体領域を備えることを特徴とする光検出器。
【請求項２】前記ダミー用Ｐ型半導体領域の電位を前
記アンプの入力側と同電位に設定することを特徴とする
請求項１に記載の光検出器。
【請求項３】前記ダミー用Ｐ型半導体領域は、その電
位が前記アンプの入力側と同電位に設定されるよう前記
アンプと同一構造のアンプに接続されていることを特徴
とする請求項２に記載の光検出器。
【請求項４】前記第１、第２及びダミー用Ｐ型半導体
領域内に光が入射可能であって、前記Ｎ型半導体領域内
に光が入射不可能なように、前記Ｎ型半導体領域上に形
成された遮光膜を更に備えることを特徴とする請求項１
に記載の光検出器
【請求項５】前記第１、第２ホトダイオードとアンプ
が同一基板上に形成されたモノリシック型であることを
特徴とする請求項1に記載の光検出器。