JP4058034B2 - 光半導体装置 - Google Patents

光半導体装置 Download PDF

Info

Publication number
JP4058034B2
JP4058034B2 JP2004309537A JP2004309537A JP4058034B2 JP 4058034 B2 JP4058034 B2 JP 4058034B2 JP 2004309537 A JP2004309537 A JP 2004309537A JP 2004309537 A JP2004309537 A JP 2004309537A JP 4058034 B2 JP4058034 B2 JP 4058034B2
Authority
JP
Japan
Prior art keywords
region
type
impurity concentration
semiconductor layer
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004309537A
Other languages
English (en)
Other versions
JP2006120984A (ja
Inventor
久忠 安川
誉貴 岩井
良一 伊藤
正樹 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004309537A priority Critical patent/JP4058034B2/ja
Priority to US11/059,500 priority patent/US7211829B2/en
Publication of JP2006120984A publication Critical patent/JP2006120984A/ja
Application granted granted Critical
Publication of JP4058034B2 publication Critical patent/JP4058034B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Optical Head (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は光半導体装置に関し、特に受光素子と能動素子とが同一の基板上に形成された光半導体装置に関する。
光半導体装置には、光信号を電気信号に変換するフォトダイオード等の受光素子と、周辺回路を構成するトランジスタ素子等の能動素子並びに抵抗素子及び容量素子等の受動素子とを同一の基板上に形成した光電子集積回路(Opto-Electronic Integrated Circuit:OEIC)装置があり、光信号を電気信号へ変換する機能として各種の光センサ装置や光ディスク用の光ピックアップ装置として用いられている。
光ピックアップ装置として用いられるOEIC装置は、受光感度の向上と動作の高速化とが要望されている。また、光ピックアップ装置は、赤外光を用いるCD(Compact Disc)用、赤色光を用いるDVD(Digital Versatile Disc)用に加え、近年、青色光を用いる高密度DVD用の3タイプがあり、それぞれの光源の光波長に対して、1つの光ピックアップ装置で3タイプの光源信号を検出できる装置が要望されている。すなわち、従来の赤外光及び赤色光の受光感度と高速応答とを維持しながら、さらに青色光に対する受光感度と高速応答とが要望されている。
以下、従来例として、フォトダイオード素子とバイポーラトランジスタ素子とがモノリシックに形成されたOEIC装置の説明をする(例えば、特許文献1を参照。)。
図3はバイポーラトランジスタであるNPNトランジスタ及びアノードコモン型フォトダイオードとが同一の基板上に形成されてなるOEIC装置の断面構成を示している。
図3に示すように、比抵抗が150Ωcmの低不純物濃度のP型シリコン(Si)よりなる半導体基板101の上には高濃度半導体層よりなるP+ 型半導体領域102が成膜されて形成され、P+ 型半導体領域102の上には、該P+ 型半導体領域102よりも不純物濃度が低いP- 型半導体領域103が形成され、P- 型半導体領域103の上には、該P- 型半導体領域103よりも不純物濃度が高いN型半導体領域104が形成されている。
+ 型半導体領域102における不純物濃度のピーク位置は、N型半導体領域104の上面から約10μmに設定されている。N型半導体領域104の厚さは分離絶縁層105の厚さと同等かそれ以下に設定されている。例えば、分離絶縁層105の厚さが1μmの場合は、N型半導体領域104の厚さは1μm以下に設定される。
- 型半導体領域103及びN型半導体領域104には、受光素子部100とトランジスタ部200とが形成されている。受光素子部100におけるN型半導体領域104の最上部には、N型半導体領域104よりも不純物濃度が高いN+ 型半導体領域106が形成されている。ここで、N+ 型半導体領域106の厚さは0.15μmかそれ以下である。
受光素子部100のカソードは、N+ 型半導体領域106の周辺部に形成されるカソードコンタクト領域107、N型多結晶半導体層108及びカソード電極109により構成される。受光素子部100のアノードは、受光素子部100の周辺部に形成されたP+ 型埋め込み領域110、アノードコンタクト領域111、P型多結晶半導体層112及びアノード電極113により構成される。
これに対し、NPNバイポーラトランジスタからなるトランジスタ部200は、N型半導体領域104の内部であって、分離絶縁膜105とP+ 型埋め込み領域110とにより素子分離されて形成されている。トランジスタ部200のコレクタは、埋め込みコレクタ領域114、コレクタコンタクト領域115、N型多結晶半導体層108及びコレクタ電極116により構成される。ベース部は、活性ベース領域117、コンタクトベース領域118、P型多結晶半導体層112及びベース電極120により構成される。エミッタ部は、エミッタ領域119、N型多結晶半導体層108及びエミッタ電極121により構成される。
以上のように構成された従来の半導体装置の動作について、図3、図4(a)及び図4(b)を用いて説明する。
まず、受光素子部100に入射された入射光は、N+ 型半導体領域106の表面に照射される。図4(a)及び図4(b)に示すように、N+ 型半導体領域106とN型半導体領域104とにより生成されたキャリヤは、N型半導体領域104とN+ 型半導体領域106との濃度差によるポテンシャル勾配aにより加速されて、N+ 型半導体領域106からN型半導体領域104のフラット領域cを再結合により消滅されずに移動する。移動したキャリヤは、P- 型半導体領域103に到達する。P- 型半導体領域103においては、受光素子部100のカソード電極109にあらかじめ逆バイアス電圧が印加されているため、受光素子部100の周辺部に位置するP+ 型埋め込み領域110に囲まれたP- 型半導体領域103からP+ 型半導体領域102に至る領域にまで空乏層が形成されている。従って、P- 型半導体領域103に到達したキャリヤは、空乏層内をドリフト電流として高速に移動するので、受光素子部100は高速な応答が可能となる。
また、半導体基板101に到達した入射光は、半導体基板101にキャリヤを生成し、生成されたキャリヤは拡散により任意の方向に移動する。その移動速度は、拡散によるため遅く且つその一部は再結合により消滅する。再結合により消滅されなかったキャリヤは、P+ 型半導体領域102の近辺にまで到達するが、P+ 型半導体領域102と半導体基板101との不純物の濃度差によるポテンシャル障壁が存在するため電流寄与となるP+ 型半導体領域102及びP- 型半導体領域103までは到達できずに再結合して消滅する。従って、拡散により移動するキャリヤを消滅させることができるので、より高速な応答が可能となる。
しかしながら、本従来例の場合は、N型半導体領域104の厚さが1μm以下と薄いため、高速応答が可能な縦型PNPトランジスタ(VPNP−Tr)を形成することができず、OEIC装置としてのトランジスタ素子がNPNトランジスタに制約されてしまうという問題がある。なぜなら、図3に示すように、トランジスタ部200を構成するNPNバイポーラトランジスタの場合は、埋め込みコレクタ領域114はN型であるが、これをP型のコレクタ領域に変更しようとすると、P- 型半導体領域103との間に分離用のN型埋め込み層を設ける必要があるからである。
特開平9−219534号公報
そこで、参考例として、図5に前記の従来例にVPNP−Trを形成した場合のOEIC装置の断面構成を示す。図5に示すように、本参考例は、VPNP−Trを第2のトランジスタ部220として形成している。ここでは、第2のトランジスタ部220におけるP- 型半導体領域103にN型埋め込み層130を形成し、その上のN型半導体領域104にはP型埋め込みコレクタ領域131を形成している。また、N型半導体領域104の厚さは、P型埋め込みコレクタ領域131を確保するために約2μmに設定している。
第2のトランジスタ部220のコレクタは、P型埋め込みコレクタ領域131、コレクタコンタクト領域132、N型多結晶半導体層108及びコレクタ電極133により構成される。ベースは、活性ベース領域134、コンタクトベース領域135、第2多結晶半導体層112、ベース電極136により構成される。エミッタは、エミッタ領域137、N型多結晶半導体層108及びエミッタ電極138により構成される。このように、図5に示す構成により、第2のトランジスタ部220としてVPNP−Trの形成が可能である。
前述したように、光ピックアップ装置は、赤外光を用いるCD用及び赤色光を用いるDVD用に加え、青色光を用いた高密度DVD用の3タイプがあり、青色光に対する受光感度と高速応答とが望まれる。3タイプのそれぞれの波長に対する半導体への光吸収量は入射光の波長に依存し、特定の波長光の吸収係数αを持つ入射光に対する入射面からの深さtに対する半導体の吸収量は、1−e-αt (但し、eは自然対数の底である。)で示される。例えば、シリコン半導体に対する光吸収量が約90%となる入射光面からの深さは、波長が780nmの赤外光で約24μmとなり、波長が650nmの赤色光で約7.7μmとなり、波長が407nmの青色光で約0.6μmとなる。また、受光特性は、光の波長に依存する光吸収量を、光電流に寄与するキャリヤに効率良く取り出せる構造が受光感度と応答速度との向上につながる。
ところで、OEIC装置においては、半導体集積回路の高周波化から高速応答が可能なVPNP−Trを搭載することが近年では必要である。
しかしながら、前記従来のOEIC装置は、N型半導体領域104の厚さが、青色光を受光対象とする場合には1μm以下となってしまい、VPNP−TrにおけるP型埋め込みコレクタ領域131を形成する領域をN型半導体領域104に確保することが困難となっている。
また、図5に示した参考例の場合には、N型半導体領域104の厚さを1μm以上とすると、図6(b)に示すように、電子に対するポテンシャル勾配が平坦なフラット領域dが支配的となるため、該フラットな領域dを移動するキャリヤの移動距離が長くなるので、P- 型半導体領域103とN型半導体領域104とにより発生する空乏層までの到達時間が長くなり、その結果、応答速度が低下してしまうという問題が生じる。また、キャリヤの走行距離が長くなると、再結合量が増えるので受光感度が低下することにもなる。
従って、従来例に係る構成及び参考例に係る構成から分かるように、VPNP−Trの搭載と受光素子の動作特性とはトレードオフの関係にある。
また、他の問題点として、図4(b)に示すように、従来例に係る光半導体装置に設けられたP- 型半導体領域103において、P+ 型埋め込み領域110とP+ 型半導体領域102との間に発生する低濃度層eに起因するシリーズ抵抗による抵抗値が大きいため、受光素子部100における周波数特性が劣化する。従来例においては、このシリーズ抵抗の低減を図るために、P+ 型埋め込み領域110の幅を比較的に大きくなるようにパターン化している。しかしながら、これでは受光素子部100の周辺領域が大きくなってしまうため、チップ面積を縮小できないという問題をも生じる。
本発明は、前記従来の問題を解決し、光半導体装置の受光素子における動作特性(受光感度及び高速応答性)を維持しながら、NPNトランジスタ及び縦型PNPトランジスタを搭載できるようにすることを目的とする。
前記の目的を達成するため、本発明は、光半導体装置における受光領域が形成される表面(受光面)側の半導体層の内部に、該半導体層よりも不純物濃度が高い半導体領域を形成する構成とする。
具体的に、本発明に係る光半導体装置は、第1導電型の半導体基板の上に形成された第1導電型の第1半導体層と、第1半導体層の上に形成され、受光領域を有する第2導電型の第2半導体層とを備え、第1半導体層は、第1導電型の第1領域と、該第1領域の上に形成され第1領域よりも不純物濃度が低い第1導電型の第2領域とを有し、第2半導体層は、不純物濃度が第2領域と同等かそれよりも高い第2導電型の不純物を含む第3領域と、該第3領域の内部に形成され第3領域よりも不純物濃度が高い第2導電型の第4領域とを有していることを特徴とする。
本発明の光半導体装置によると、第2導電型の第3領域の不純物濃度を第1導電型の第2領域と同等かそれよりも高く設定することにより、第2領域の空乏層の広がりを減ずることなく、第3領域に空乏層を広げることができるため、従来と比べて低容量化が可能となるので、周波数特性の向上を図ることができる。その上、第3領域及び第4領域を有し受光素子の受光領域を構成する第2導電型の第2半導体層のうち、第4領域は、第3領域の内部に形成され第3領域よりも不純物濃度が高いため、第3領域内に形成されるポテンシャルのフラット部(図6(b)の符号d)を減少させることができるので、第3領域における周波数特性の向上を図ることができる。従って、本発明の光半導体装置は、第3領域及びその内部に形成された第4領域により、第3領域の厚さを拡大することが可能となるので、受光素子の特性を劣化させることなく、縦型PNPトランジスタ(VPNP−Tr)形成することができるようになる。
本発明の半導体装置において、第4領域における不純物濃度のピーク位置は、第3領域の上面から0.3μm以上且つ0.7μm以下の領域にあることが好ましい。
本発明の半導体装置において、第4領域は、第3領域の上面から0.3μm以上且つ0.7μm以下の範囲に形成されていることが好ましい。
本発明の半導体装置において、第4領域における不純物濃度のピーク値は、第3領域の不純物濃度と比べて10 倍以上高いことが好ましい。
本発明の半導体装置において、第領域の不純物濃度は、第領域の不純物濃度と同等以上且つ10倍以下であることが好ましい。
本発明の半導体装置において、第2半導体層は、受光領域の周辺部に第4領域と接続されて形成され、第3領域よりも不純物濃度が高い第2導電型の第5領域を有していることが好ましい。
本発明の半導体装置において、第1領域の不純物濃度は、半導体基板の不純物濃度と比べて10 倍以上高いことが好ましい。
本発明の半導体装置は、第2半導体層に該第2半導体層の表面から第1半導体層に達するように形成された素子分離絶縁層により区画されてなるトランジスタ領域をさらに備えていることが好ましい。
この場合に、トランジスタ領域は、第2領域の上部に形成された第2導電型の不純物を含む素子分離領域と、素子分離領域の上で且つ第3領域の内部に形成された第1導電型のコレクタ領域と、コレクタ領域の上部に形成された第2導電型のベース領域と、ベース領域の内側に形成された第1導電型のエミッタ領域とを有していることが好ましい。
本発明に係る光半導体装置によると、受光素子の光感度に寄与する受光領域を有する半導体層に低不純物濃度部と高不純物濃度部とを選択的に形成して、急峻な不純物濃度差によるポテンシャル勾配と実効空乏領域とを十分に確保することにより、バイポーラトランジスタ、特に縦型PNPトランジスタの特性を低下させることなく、光吸収長の短い光に対しても受光素子の周波数特性及び光感度の向上と低容量化とを実現することができる。
本発明の一実施形態について図面を参照しながら説明する。
図1は本発明に係る光半導体装置の一例であって、フォトダイオード、NPNバイポーラトランジスタ及び縦型PNPトランジスタを1つの基板上に形成されたOEIC装置の模式的な断面構成を示している。
図1に示すように、例えば比抵抗が100Ωcm〜200Ωcm程度の低不純物濃度のP型シリコン(Si)よりなる半導体基板1の上部には、例えば、厚さが約10μmで不純物濃度が約1×1018cm-3の高濃度の半導体層よりなるP+ 型半導体領域2がイオン注入により形成されている。P+ 型半導体領域2の上には、厚さが約5μmで不純物濃度がP+ 型半導体領域2よりも低い例えば約1×1014cm-3のP- 型半導体領域3と、厚さが約2μmで不純物濃度が約1×1015cm-3のN型半導体領域4とがエピタキシャル成長により順次形成されている。
このように形成されたエピタキシャル基板の主面は、受光素子部100、第1のトランジスタ部200及び第2のトランジスタ部220に区画されている。受光素子部100、第1のトランジスタ部200及び第2のトランジスタ部220のそれぞれの素子は、局所的に酸化されてなるいわゆるLOCOSとして、酸化シリコン(SiO2 )よりなる分離絶縁層5が形成されている。また、分離絶縁層5の下側であって、N型半導体領域4からP- 型半導体領域3の上部にまで達する不純物が高濃度に導入されたP+ 型埋め込み領域10が形成されている。また、N型半導体領域4の上の各電極を除く領域には、パッシべーション膜として例えば酸化シリコン等からなる保護絶縁膜23が形成されている。
本実施形態の特徴として、N型半導体領域4の受光素子部100に含まれる領域には、N型半導体領域4の上面から例えば0.5μmの深さに厚さが約0.3μmで不純物濃度が約1×1019cm-3の高濃度のN+ 型半導体領域6を選択的に形成している。但し、N+ 型半導体領域6の不純物濃度はこれに限られず、約1×1018cm-3以上の濃度であれば好ましい。
受光素子部100の周縁部におけるN型半導体領域4の上には、N型の不純物が高濃度に導入された第1の多結晶半導体層8が形成され、該第1の多結晶半導体層8からの不純物拡散によりカソードコンタクト層7が形成されている。また、第1の多結晶半導体層8の上にはカソード電極9が形成されている。
受光素子部100の周縁部におけるP- 型半導体領域3及びN型半導体領域4には、高濃度のP+ 型埋め込み領域10が形成されている。N型半導体領域4上におけるP+ 型埋め込み領域10の上方にはP型の高濃度不純物が導入された第2の多結晶半導体層12が形成され、該第2の多結晶半導体層12からの不純物拡散によりN型半導体領域4にP型のアノードコンタクト層11が形成されている。また、第2の多結晶半導体層12の上にはアノード電極13が形成されて、フォトダイオードが構成される。
ところで、入射光が赤色レーザ光である場合には、95%以上の光吸収が必要であるとするなら、P+ 型半導体領域2における不純物濃度のピーク位置は、N型半導体領域4の表面から約10μm以上の深さとなる。なお、受光動作における光の吸収量は、最小で吸収長(吸収係数の逆数)以上の膜厚となるように設定する。
また、入射光により半導体基板1の内部に発生したキャリヤの拡散移動による光電流を半導体基板1の不純物濃度とP+ 型半導体領域2の不純物濃度との濃度差によって防止できるポテンシャル勾配は、その濃度差を3桁以上、すなわち103 倍以上である。
N型半導体領域4の厚さは、第2のトランジスタ部にVPNP−Trが形成可能なように2μm以上とする。また、N型半導体領域4の不純物濃度は、P- 型半導体領域3における空乏層を確保するために該P- 型半導体領域3と同等以上で且つ10倍以下とする。
+ 型半導体領域6における不純物のピーク濃度は、前述したように、N型半導体領域4に対して3桁以上、すなわち103 倍以上の濃度勾配を形成する。この形成された濃度勾配によって、N型半導体領域4の内部にはポテンシャル勾配が形成され、形成されたポテンシャル勾配により、キャリヤの移動速度を向上できる濃度設定としている。半導体領域6の不純物濃度のピーク位置は、N型半導体領域4の上面から0.3μm以上且つ0.7μm以下とし、より好ましくは0.4μm以下とする。
また、半導体領域6の濃度プロファイルの幅は、0.3μm以上且つ0.7μm以下とし、より好ましくはピーク濃度位置からN型半導体領域4の不純物濃度となるまでの片方の幅(厚さ)を0.15μm以下とする。
次に、第1のトランジスタ部200及び第2のトランジスタ部220を説明する。
まず、第1のトランジスタ部200は、NPNバイポーラトランジスタであって、N型コレクタ部とP型ベース部とN型エミッタ部とからなる。
さらに、N型コレクタ部は、第1のトランジスタ部200における素子分離としてのP+ 型埋め込み領域10の間に形成され、高不純物濃度を有するN型埋め込みコレクタ領域14と、該N型埋め込みコレクタ領域14の上に選択的に形成されたN型の第1の多結晶半導体層8と、該第1の多結晶半導体層8からの不純物拡散により形成されたN型コレクタコンタクト領域15と、第1の多結晶半導体層8の上に形成されたコレクタ電極16とにより構成されている。
P型ベース部は、N型埋め込みコレクタ領域14の上側で且つN型半導体領域4の上部に選択的に形成されたP型活性ベース領域17と、N型半導体領域4の上で且つP型活性ベース領域17の周辺部に形成され、P型の不純物が高濃度に導入されたP型の第2の多結晶半導体層12と、該第2の多結晶半導体層12からの不純物拡散によりN型半導体領域4の上部に形成されたP型ベースコンタクト領域18と、第2の多結晶半導体層12の上に形成されたベース電極20とにより構成されている。
N型エミッタ部は、P型活性ベース領域17の上にN型の不純物が高濃度に導入されて形成されたN型の第3の多結晶半導体層22と、該第3の多結晶半導体層22からの不純物拡散によってP型活性ベース領域17の内側に形成されたN型エミッタ領域19と、第3の多結晶半導体層22の上に形成されたエミッタ電極21とにより構成されている。
次に、第2のトランジスタ部220は、縦型PNPバイポーラトランジスタ(VPNP−Tr)であって、P型コレクタ部とN型ベース部とP型エミッタ部とからなる。
さらに、P型コレクタ部は、第2のトランジスタ部220における素子分離としてのP+ 型埋め込み領域10の間に形成され、高不純物濃度を有するN+ 型埋め込み層30と、該N+ 型埋め込み層30の内側に形成されたP型埋め込みコレクタ領域31と、該P型埋め込みコレクタ領域31の上に選択的に形成されたP型の第2の多結晶半導体層12と、該第2の多結晶半導体層12からの不純物拡散によりN型半導体領域4の上部に形成されたP型コレクタコンタクト領域32と、第2の多結晶半導体層12の上に形成されたコレクタ電極33とにより構成されている。なお、本実施形態においては、前述したように、P型埋め込みコレクタ領域31を確保するために、該P型埋め込みコレクタ領域31の厚さを2μm以上に設定する必要がある。
N型ベース部は、P型埋め込みコレクタ領域31の内側に選択的に形成されたN型活性ベース領域34と、N型半導体領域4の上で且つN型活性ベース領域34の周辺部に形成されたN型の第1の多結晶半導体層8と、該第1の多結晶半導体層8からの不純物拡散によりN型半導体領域4の上部に形成されたN型ベースコンタクト領域35と、第1の多結晶半導体層8の上に形成されたベース電極36とにより構成されている。
P型エミッタ部は、N型活性ベース領域34の上にP型の不純物が高濃度に導入されて形成されたP型の第4の多結晶半導体層24と、該第4の多結晶半導体層24からの不純物拡散によってN型活性ベース領域34の内側に形成されたP型エミッタ領域37と、第4の多結晶半導体層24の上に形成されたエミッタ電極38とにより構成されている。
以下、前記のように構成された本実施形態に係る光半導体装置の動作について、図2(a)及び図2(b)を用いて説明する。
本実施形態においては、受光素子部100において、図2(a)に示すように、N型半導体領域4の厚さを、第2のトランジスタ部220にVPNP−Trを形成可能な厚さに設定し、さらに、不純物濃度がN型半導体領域4よりも3桁(10 倍)以上高いN 型半導体領域6をその濃度のピークがN型半導体領域4の上面から0.3μm以上で且つ0.7μm以下の位置となるように形成している。これにより、図2(b)に示すように、N型半導体領域4の下部に生じる電子のポテンシャルにおけるフラット部fの平坦部分を減少させることが可能となるため、N型半導体領域4における周波数特性の向上を図ることができる。
さらに、図2(a)及び(b)に示すように、N型半導体領域4における受光部の表面領域bの不純物濃度が低下することにより、N型半導体領域4の表面近傍におけるキャリヤの再結合効果が減少するので、受光感度の向上をも図ることができる。
従って、本実施形態に係る光半導体装置においては、入射光を受けるN型半導体領域4の内部に、それよりも濃度が高いN+ 型半導体領域6を設けることにより、N型半導体領域4の厚さを拡大することが可能となるため、受光素子の動作特性(受光感度及び高速応答性)を劣化させることなく、VPNP−Trの形成が可能となる。
ところで、従来例に係る光半導体装置は、図3に示したように、受光領域に入射した光により発生した光電流は、P- 型半導体領域103を経由してP+ 型埋め込み領域110からN型半導体領域104の表面に吸い上げられる。このとき、P+ 型埋め込み領域110とP+ 型半導体領域102との間に位置するP- 型半導体領域103による低不純物濃度層によって高抵抗のシリーズ抵抗領域eが発生することから、受光素子の周波数特性が劣化する。
しかしながら、本実施形態においては、N型半導体領域4の厚膜化が可能であることから、受光領域を形成するN型半導体領域4の表面からP- 型半導体領域3の下部の濃度で受光特性を規定しているため、P- 型半導体領域3の厚さを薄くすることができる。その結果、P+ 型埋め込み領域10とP+ 型半導体領域2との間の距離を小さくできるため、シリーズ抵抗が低減して受光素子の周波数特性が向上する。さらに、従来例と比べてシリーズ抵抗を小さくすることができるため、受光領域の周辺部に設けられるP+ 型埋め込み領域10の面積を小さくすることができるので、受光素子自体の面積を低減することが可能となり、チップ面積を縮小することができる。
以上説明したように、本実施形態によると、高速応答性と3タイプの光源波長に対して高い受光感度を有する受光素子、NPN−Tr及びVPNP−Trを1つのチップに混載可能な光半導体装置を実現することができる。
産業上の利用の可能性
本発明は、バイポーラトランジスタ、特に縦型PNPトランジスタの特性を低下させることなく、光吸収長の短い光に対しても受光素子の周波数特性及び光感度の向上と低容量化とを実現することができるという効果を有し、受光素子と能動素子とが同一の基板上に形成された光半導体装置等に有用である。
本発明の一実施形態に係る光半導体装置を示す模式的な構成断面図である。 (a)及び(b)は本発明の一実施形態に係る光半導体装置の材料特性を示し、(a)は各半導体領域における不純物濃度のプロファイルを示すグラフであり、(b)は各半導体領域におけるエネルギーバンド図である。 従来例に係る光半導体装置を示す模式的な構成断面図である。 (a)及び(b)は従来例に係る光半導体装置の材料特性を示し、(a)は各半導体領域における不純物濃度のプロファイルを示すグラフであり、(b)は各半導体領域におけるエネルギーバンド図である。 参考例に係る光半導体装置を示す模式的な構成断面図である。 (a)及び(b)は参考例に係る光半導体装置の材料特性を示し、(a)は各半導体領域における不純物濃度のプロファイルを示すグラフであり、(b)は各半導体領域におけるエネルギーバンド図である。
符号の説明
1 半導体基板
2 P+ 型半導体領域(第1領域)
3 P- 型半導体領域(第2領域)
4 N型半導体領域(第3領域)
5 分離絶縁層
6 N+ 型半導体領域(第4領域)
7 カソードコンタクト層
8 第1の多結晶半導体層
9 カソード電極
10 P+ 型埋め込み領域
11 アノードコンタクト層
12 第2の多結晶半導体層
13 アノード電極
14 N型埋め込みコレクタ領域
15 N型コレクタコンタクト領域
16 コレクタ電極
17 P型活性ベース領域
18 P型ベースコンタクト領域
19 N型エミッタ領域
20 ベース電極
21 エミッタ電極
22 第3の多結晶半導体層
23 保護絶縁膜
24 第4の多結晶半導体層
30 N+ 型埋め込み層
31 P型埋め込みコレクタ領域
32 P型コレクタコンタクト領域
33 コレクタ電極
34 N型活性ベース領域
35 N型ベースコンタクト領域
36 ベース電極
37 P型エミッタ領域
38 エミッタ電極
100 受光素子部
200 第1のトランジスタ部
220 第2のトランジスタ部

Claims (8)

  1. 第1導電型の半導体基板の上に形成された第1導電型の第1半導体層と、
    前記第1半導体層の上に形成され、受光領域を有する第2導電型の第2半導体層とを備え、
    前記第1半導体層は、第1導電型の第1領域と、該第1領域の上に形成され前記第1領域よりも不純物濃度が低い第1導電型の第2領域とを有し、
    前記第2半導体層は、不純物濃度が前記第2領域と同等かそれよりも高い第2導電型の不純物を含む第3領域と、該第3領域の内部に形成され前記第3領域よりも不純物濃度が高い第2導電型の第4領域とを有し
    前記第4領域は、前記第3領域の上面から0.3μm以上且つ0.7μm以下の範囲に形成されていることを特徴とする光半導体装置。
  2. 前記第4領域における不純物濃度のピーク位置は、前記第3領域の上面から0.3μm以上且つ0.7μm以下の領域にあることを特徴とする請求項1に記載の光半導体装置。
  3. 前記第4領域における不純物濃度のピーク値は、前記第3領域の不純物濃度と比べて10 倍以上高いことを特徴とする請求項1に記載の光半導体装置。
  4. 前記第3領域の不純物濃度は、前記第2領域の不純物濃度と同等以上且つ10倍以下であることを特徴とする請求項1に記載の光半導体装置。
  5. 前記第2半導体層は、前記受光領域の周辺部に前記第4領域と接続されて形成され、前記第3領域よりも不純物濃度が高い第2導電型の第5領域を有していることを特徴とする請求項1に記載の光半導体装置。
  6. 前記第1領域の不純物濃度は、前記半導体基板の不純物濃度と比べて10 倍以上高いことを特徴とする請求項1に記載の光半導体装置。
  7. 前記第2半導体層に該第2半導体層の表面から前記第1半導体層に達するように形成された素子分離絶縁層により区画されてなるトランジスタ領域をさらに備えていることを特徴とする請求項1〜6のいずれか1項に記載の光半導体装置。
  8. 前記トランジスタ領域は、
    前記第2領域の上部に形成された第2導電型の不純物を含む素子分離領域と、
    前記素子分離領域の上で且つ前記第3領域の内部に形成された第1導電型のコレクタ領域と、
    前記コレクタ領域の上部に形成された第2導電型のベース領域と、
    前記ベース領域の内側に形成された第1導電型のエミッタ領域とを有していることを特徴とする請求項7に記載の光半導体装置。
JP2004309537A 2004-03-01 2004-10-25 光半導体装置 Expired - Fee Related JP4058034B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004309537A JP4058034B2 (ja) 2004-10-25 2004-10-25 光半導体装置
US11/059,500 US7211829B2 (en) 2004-03-01 2005-02-17 Semiconductor photodetector device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004309537A JP4058034B2 (ja) 2004-10-25 2004-10-25 光半導体装置

Publications (2)

Publication Number Publication Date
JP2006120984A JP2006120984A (ja) 2006-05-11
JP4058034B2 true JP4058034B2 (ja) 2008-03-05

Family

ID=36538550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004309537A Expired - Fee Related JP4058034B2 (ja) 2004-03-01 2004-10-25 光半導体装置

Country Status (1)

Country Link
JP (1) JP4058034B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010064370A1 (ja) * 2008-12-01 2010-06-10 日本電気株式会社 半導体装置及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4671981B2 (ja) 2007-03-20 2011-04-20 パナソニック株式会社 光半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61154063A (ja) * 1984-12-26 1986-07-12 Toshiba Corp 光半導体装置およびその製造方法
JP2800827B2 (ja) * 1988-02-12 1998-09-21 浜松ホトニクス株式会社 光半導体装置およびその製造方法
JPH09219534A (ja) * 1995-12-06 1997-08-19 Sony Corp 受光素子、光ピツクアツプ及び半導体装置製造方法
JP3918220B2 (ja) * 1997-02-27 2007-05-23 ソニー株式会社 半導体装置及びその製造方法
JP3975515B2 (ja) * 1997-08-18 2007-09-12 ソニー株式会社 受光素子を有する半導体装置とその製造方法
JP4131059B2 (ja) * 1999-08-23 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP3317942B2 (ja) * 1999-11-08 2002-08-26 シャープ株式会社 半導体装置およびその製造方法
JP2002203954A (ja) * 2000-10-31 2002-07-19 Sharp Corp 回路内蔵受光素子
KR20040057238A (ko) * 2002-12-26 2004-07-02 삼성전기주식회사 포토다이오드, 이를 구비한 광전자 집적회로장치 및 그제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010064370A1 (ja) * 2008-12-01 2010-06-10 日本電気株式会社 半導体装置及びその製造方法
CN102232248B (zh) * 2008-12-01 2013-05-08 日本电气株式会社 半导体器件及其制造方法
JP5304797B2 (ja) * 2008-12-01 2013-10-02 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2006120984A (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
US7211829B2 (en) Semiconductor photodetector device
US8030728B2 (en) Optical semiconductor device
US7863701B2 (en) Optical semiconductor device and method for manufacturing the same
JP4671981B2 (ja) 光半導体装置
JP2010278045A (ja) 光半導体装置
JP5007614B2 (ja) Pinフォトダイオード
JPH11266033A (ja) 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
EP2023405A1 (en) Optical semiconductor device and method for manufacturing same
US6492702B2 (en) Circuit-incorporating light receiving device
JP2009033043A (ja) 光半導体装置
JP2006237610A (ja) アバランシェフォトダイオードの製造方法
WO2010047058A1 (ja) 光半導体装置
US20090261441A1 (en) Optical semiconductor device
JP4058034B2 (ja) 光半導体装置
JP4083553B2 (ja) 光半導体装置
JPH10284753A (ja) 半導体装置及びその製造方法
JP3918220B2 (ja) 半導体装置及びその製造方法
JP2006210494A (ja) 光半導体装置
JP2010098239A (ja) 光半導体装置及び光半導体装置の製造方法
JP4100474B2 (ja) 光半導体装置及びその製造方法
JP2007250917A (ja) 光半導体装置およびその製造方法
JP2008066446A (ja) 半導体積層構造および半導体素子
JP2005251805A (ja) 半導体受光装置
JP4459472B2 (ja) 光検出器
JP2005203741A (ja) 光半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees