WO2010047058A1 - 光半導体装置 - Google Patents

光半導体装置 Download PDF

Info

Publication number
WO2010047058A1
WO2010047058A1 PCT/JP2009/005313 JP2009005313W WO2010047058A1 WO 2010047058 A1 WO2010047058 A1 WO 2010047058A1 JP 2009005313 W JP2009005313 W JP 2009005313W WO 2010047058 A1 WO2010047058 A1 WO 2010047058A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor region
region
type semiconductor
semiconductor
optical
Prior art date
Application number
PCT/JP2009/005313
Other languages
English (en)
French (fr)
Inventor
宮島努
安川久忠
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2010047058A1 publication Critical patent/WO2010047058A1/ja
Priority to US12/838,937 priority Critical patent/US20100282948A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Definitions

  • the present invention relates to an optical semiconductor device, and more particularly to an optical semiconductor device in which a light receiving element and a logic element are formed on the same substrate.
  • a light receiving element such as a photodiode that converts an optical signal into an electric signal
  • an active element such as a transistor element that forms a peripheral circuit
  • a passive element such as a resistance element and a capacitive element
  • OEIC opto-electronic integrated circuit
  • OEIC devices used as optical pickup devices are required to improve the light receiving sensitivity and increase the operation speed as the optical disc is recorded at higher density and higher speed.
  • optical pickup devices for CD (Compact Disc) that use infrared light and DVD (Digital Versatile Disc) that use red light exist, but in recent years, for BD (Blue Digital Versatile Disc) that uses blue light. Also joined. For this reason, there is a demand for an apparatus capable of detecting light source signals having three different wavelengths with one optical pickup apparatus. In particular, BD has a high data density, and thus high-speed response is demanded. Therefore, in addition to the conventional OEIC device having infrared light and red light receiving sensitivity and high-speed response, an OEIC device having new light-receiving sensitivity and high-speed response to blue light is desired.
  • the amount of light absorption to the semiconductor for each of the three types of wavelengths depends on the wavelength of incident light.
  • the amount of absorption of the semiconductor at a depth t from the incident surface for incident light having an absorption coefficient ⁇ of a specific wavelength light is represented by 1 ⁇ e ⁇ ⁇ t (where e is the base of the natural logarithm).
  • the depth from the incident light surface at which the light absorption amount to the silicon semiconductor is about 90% is about 24 ⁇ m for infrared light having a wavelength of 780 nm, about 7.7 ⁇ m for red light having a wavelength of 650 nm, and about 405 ⁇ m for wavelength 405 nm.
  • the light receiving characteristics it has a structure that can efficiently generate electron-hole pairs with respect to the number of photons depending on the wavelength of light, and can extract these electrons or holes as carriers that contribute to current with high efficiency. This leads to an improvement in light receiving sensitivity and response speed.
  • a current amplification type photodiode using an avalanche amplification operation can be cited.
  • a general current amplification type photodiode is required to operate at a very high voltage.
  • a high voltage power supply and a bias control circuit for controlling the high voltage so that the amplification factor is constant are required, which causes an increase in power consumption and manufacturing cost. Therefore, there is a need for an optical semiconductor device having high light receiving sensitivity with low voltage operation that does not require a high voltage power supply and can be operated with a simple drive circuit without voltage control.
  • the utility value of a visible light communication method using a fluorescent lamp or a visible light LED is increasing for large-capacity data transfer between various terminals in the space transmission field.
  • the development of LED lighting has been accelerated by reducing the power consumption of lighting equipment, and high-speed data transmission using lighting LEDs can be realized.
  • the visible light communication system using indoor lighting is expected as the mainstream in the future space transmission field as a means of home space transmission network communication.
  • a light receiving element for a visible light communication device is required to have a space transmission distance and to detect a high-frequency optical signal.
  • the illumination light that is a signal source is characterized by the fact that it is a wide-area illumination light and that white light is used.
  • the light receiving characteristics for the wide-area irradiation light will be described. In the case of wide-area irradiation, the amount of light per unit area depends on the distance, and therefore the amount of incident light taken into the light-receiving region varies depending on the transmission distance. Furthermore, white light is light having all wavelengths in the visible light region. Therefore, the light receiving element needs to have a light receiving sensitivity characteristic with respect to the entire visible light wavelength range.
  • the light receiving element In the device field using the light receiving element as described above, while there is a tendency to increase power consumption due to the multi-function of the signal control circuit from the viewpoint of higher functionality, lower power consumption is desired from the environmental viewpoint. ing. As described above, the light receiving element is required to have high light receiving sensitivity and high speed response at low voltage operation regardless of the industrial field.
  • the structure of an amplifying photodiode element will be described below as a conventional optical semiconductor device.
  • FIG. 12 is a cross-sectional structure diagram showing an optical semiconductor device of Conventional Example 1 (for example, see Patent Document 1).
  • an N + type semiconductor layer 82 made of a semiconductor containing a high concentration impurity is formed on a semiconductor substrate 81 made of low impurity concentration P type silicon (Si) having a specific resistance of 150 ⁇ cm.
  • a P ⁇ type semiconductor layer 83 having an impurity concentration lower than that of the N + type semiconductor layer 82 is formed.
  • a P + type semiconductor layer 84 having an impurity concentration higher than that of the P ⁇ type semiconductor layer 83 is formed on the P ⁇ type semiconductor layer 83.
  • a P ++ type semiconductor layer 85 having an impurity concentration higher than that of the P + type semiconductor layer 84 is formed around the P + type semiconductor layer 84.
  • the P ++ type semiconductor layer 85 serves as an anode contact layer of the photodiode.
  • an N ++ type semiconductor layer 86 having an impurity concentration higher than that of the N + type semiconductor layer 82 is formed on the end of the N + type semiconductor layer 82.
  • the N ++ type semiconductor layer 86 serves as a cathode contact layer of the photodiode.
  • An anode electrode 87 and a cathode electrode 88 are formed on both contact layers 85 and 86.
  • the P ++ type semiconductor layer 85 and the P + type semiconductor layer 84 are separated from the N ++ type semiconductor layer 86 by an element insulating isolation layer 91.
  • the light receiving area of the light receiving element having this structure is an area indicated by reference numeral 89.
  • FIGS. 13A is a diagram showing the impurity concentration in the ab direction in the optical semiconductor device of the conventional example 1 shown in FIG. 12, and FIG. 13B is the ab direction in the optical semiconductor device of the conventional example 1. It is a figure which shows an energy band.
  • the photons that are the source of the irradiated light are absorbed exponentially in the semiconductor according to the light absorption coefficient, which is a physical constant, and thus enter each semiconductor layer while being attenuated and eventually disappear.
  • the absorbed photons generate electron-hole pairs and generate a photocurrent.
  • the P + type semiconductor layer 84 is a high concentration region near the surface.
  • the photons absorbed by the P + type semiconductor layer 84 have an energy band that is substantially flat in the depth direction, and therefore, the operating factor of electron-hole pairs is dominated by diffusion.
  • the potential gradient region (depletion layer shown in FIG. Region). Therefore, the electric field drift is dominant as the operating factor in the P ⁇ type semiconductor layer 83, and the response speed is the highest in this region. Further, by applying a high voltage between the cathode electrode 88 and the anode electrode 87, the potential gradient of the P ⁇ type semiconductor layer 83 becomes steep. Therefore, an amplifying action (avalanche amplification) of the generated carriers due to the application of a high voltage occurs, and the photocurrent can be amplified.
  • the thickness of the P ⁇ type semiconductor layer 83 is increased in order to realize high light receiving sensitivity and high speed response with respect to a wide range of wavelength light. In this way, the reduction of the frequency characteristics is suppressed by reducing the PN junction capacitance of the photodiode by ensuring the absorption of long wavelength light and depleting the P ⁇ type semiconductor layer 83.
  • a depletion layer region having a sufficient width and area is formed between the P + type semiconductor layer 84 and the N + type semiconductor layer 82 in consideration of the light absorption rate. Need to form.
  • the P ⁇ type semiconductor layer 83 is a region having a depth of 7.7 ⁇ m or more from the surface of the optical semiconductor device.
  • a reverse bias state of about 60 V or more is required for the photodiode.
  • FIG. 14 is a sectional structural view showing the optical semiconductor device of Conventional Example 2.
  • the P ⁇ type semiconductor layer 83 has an impurity concentration higher than that of the P ⁇ type semiconductor layer 83 and is N + type.
  • a P + type semiconductor layer 90 having a lower impurity concentration than the semiconductor layer 82 is selectively formed.
  • the P ⁇ type semiconductor substrate 81 is made of low impurity concentration P type silicon (Si) having a specific resistance of about 150 ⁇ cm.
  • FIG. 15A is a diagram showing the impurity concentration in the ab direction in the optical semiconductor device of Conventional Example 2 shown in FIG. 14, and FIG. 15B is the ab direction in the optical semiconductor device of Conventional Example 2. It is a figure which shows an energy band.
  • a high-concentration layer made of a P + type semiconductor layer 90 is formed inside the P ⁇ type semiconductor layer 83 as a feature of the present structure.
  • the P + type semiconductor layer 90 formed in the P ⁇ type semiconductor layer 83 is close to the N + type semiconductor layer 82, and the P + type semiconductor layer 90 A steep potential gradient can be realized between the N + type semiconductor layer 82 and a low voltage. In this steep region, even when a low voltage is applied, the generated carrier is amplified (avalanche amplification), and the photocurrent can be amplified.
  • the generated carrier is amplified (avalanche amplification), and the photocurrent can be amplified.
  • electron holes generated by light absorption near the upper portion of the P + type semiconductor layer 90 from the surface cannot contribute to the avalanche amplification operation. Therefore, it is a structure in which high light receiving sensitivity cannot be realized with respect to light having a short wavelength that generates most electron-hole pairs in the shallow portion of the P ⁇ type semiconductor layer 83.
  • the performance required for the light receiving element is high light receiving sensitivity, high speed response, and low power consumption.
  • short-wavelength light such as blue light has a larger energy amount per photon than infrared light and red light, and the number of photons with the same light output amount is small. Accordingly, since the number of carriers generated by photoelectric conversion is small, the light receiving sensitivity is lowered.
  • the quantum efficiency is 100% (one electron hole pair is generated for one photon)
  • the light receiving sensitivity of each wavelength light described above is 0.63 A / W for infrared light and 0.52 A for red light. / W, 0.33 A / W for blue light. For this reason, a structure capable of ensuring high light receiving sensitivity with respect to short wavelength light is desired.
  • the present invention improves the operating characteristics (light receiving sensitivity and high-speed response) with respect to a wide range of wavelength light from short wavelength light to visible light in the light receiving element of the optical semiconductor device.
  • the purpose is to realize power consumption.
  • a light receiving element having a structure that can be easily mounted on an IC including elements such as an NPN transistor and a vertical PNP transistor is provided.
  • an optical semiconductor device includes a light receiving element having a current amplification operation in a light receiving operation unit that converts incident light into a current signal.
  • the light receiving operation unit includes a first conductivity type semiconductor layer provided on a first conductivity type semiconductor substrate, and a first conductivity type formed by dividing a predetermined region of the semiconductor layer by an element isolation region. And a second semiconductor region of the second conductivity type provided on the semiconductor layer.
  • a third semiconductor region of a first conductivity type is provided in the semiconductor layer isolated from the first semiconductor region and the second semiconductor region, and the semiconductor substrate and the third semiconductor region are provided.
  • a fourth semiconductor region of the first conductivity type formed between the semiconductor regions is included.
  • the light receiving operation unit includes a first conductivity type fifth semiconductor region formed across the semiconductor substrate and the semiconductor layer. The light receiving operation unit is characterized in that the current signal is avalanche amplified by applying a reverse voltage to the surface portions of the second semiconductor region and the third semiconductor region.
  • a light receiving operation unit that generates a photocurrent and amplifies the current is provided on the semiconductor substrate, thereby converting an optical signal received through incident light into a photocurrent, and Amplification enables signal detection even when the incident light power is low.
  • a photocurrent having optical signal information can be amplified.
  • the fourth semiconductor region and a part of the fifth semiconductor region are formed so as to be in contact with each other at least one place. According to this, carriers generated by the second semiconductor region and the fifth semiconductor region (carriers generated by avalanche amplification) are not between the fifth semiconductor region and the fourth semiconductor region without passing through the semiconductor layer. Can be moved. Therefore, the contact resistance can be reduced and the decrease in frequency characteristics can be suppressed.
  • the planar layout of the fifth semiconductor region is a spiral shape, a radial shape, or a shape including them. According to this, the parasitic capacitance can be reduced by forming a sufficient depletion layer in the semiconductor layer. Accordingly, it is possible to improve the light reception sensitivity by the avalanche amplification operation and improve the frequency characteristics by reducing the parasitic capacitance other than the avalanche amplification operation unit.
  • the cross-sectional shape of the incident light has a substantially circular shape, it is possible to set the specific portion in the planar layout to emit light, particularly when the incident light irradiation position is stable. Thereby, stable characteristics can be obtained even when the light diameter of the incident light varies.
  • the planar layout of the fifth semiconductor region has a shape in which an area ratio of the fifth semiconductor region with respect to an irradiation area of incident light is always constant. Since the number of photons contained in the incident light depends on the power of the incident light, the number of photons obtained as a light receiving element is the same even if the light diameter of the incident light is different if the power is the same. Therefore, according to the above configuration, it is possible to always obtain a constant light receiving sensitivity without being affected at all by the fluctuation of the light diameter of the incident light. As a result, even if the area of the fifth semiconductor region is formed to a minimum in order to realize high frequency characteristics, it is possible to obtain a stable high light receiving sensitivity.
  • circuit elements capable of obtaining high-speed response, high-frequency characteristics and constant high light receiving sensitivity. Further, when circuit elements such as transistors are integrated on the same substrate, circuit elements can be formed without being bound by the characteristics of the light receiving elements.
  • the optical semiconductor device of the present invention carriers generated in the light receiving element constituted by the first semiconductor region and the semiconductor layer can be current-amplified in the light receiving operation part, so that light with a short wavelength such as blue light can be detected.
  • sufficient light receiving sensitivity can be obtained.
  • the avalanche voltage for generating the current amplifying operation can be operated at a low voltage, the power consumption of the optical semiconductor device can be reduced, and it can be used for a wide variety of optical semiconductor devices.
  • the frequency characteristics can be improved by reducing the parasitic capacitance / parasitic resistance, it is possible to simultaneously realize high light receiving sensitivity and high speed response.
  • FIGS. 1A and 1B are a cross-sectional view and a plan view showing a light receiving element provided in the optical semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 is a diagram illustrating a state of an electric field of a light receiving element included in the optical semiconductor device according to the first embodiment of the present invention.
  • FIG. 3A and FIG. 3B are potential distribution diagrams of the light receiving element provided in the optical semiconductor device according to the first embodiment of the present invention.
  • FIG. 4 is a diagram illustrating a state of an electric field of a light receiving element included in the optical semiconductor device according to the first embodiment of the present invention.
  • FIG. 5 is a diagram illustrating a state of an electric field of a light receiving element included in the optical semiconductor device according to the first embodiment of the present invention.
  • FIGS. 6A and 6B are manufacturing process diagrams of a light receiving element provided in the optical semiconductor device according to the first embodiment of the present invention.
  • FIGS. 7A and 7B are manufacturing process diagrams of a light receiving element included in the optical semiconductor device according to the first embodiment of the present invention.
  • FIG. 8 is a plan view showing another example of the light receiving element provided in the optical semiconductor device according to the first embodiment of the present invention.
  • FIG. 9 is a plan view showing another example of the light receiving element provided in the optical semiconductor device according to the first embodiment of the present invention.
  • FIG. 10 is a plan view showing another example of the light receiving element provided in the optical semiconductor device according to the first embodiment of the present invention.
  • FIG. 11 is a sectional view showing an optical semiconductor device according to the second embodiment of the present invention.
  • FIG. 12 is a cross-sectional view showing a conventional light receiving element.
  • FIG. 13A and FIG. 13B are potential distribution diagrams of a conventional light receiving element.
  • FIG. 14 is a cross-sectional view showing another conventional light receiving element.
  • FIGS. 15A and 15B are potential distribution diagrams of another conventional light receiving element.
  • FIG. 1A is a cross-sectional view of a light receiving element in the optical semiconductor device according to the first embodiment of the present invention
  • FIG. 1B is a diagram showing an example of a planar layout of the light receiving element.
  • the light receiving element portion 50 of the present embodiment is characterized in that it has a structure that causes current amplification by an avalanche amplification operation in the vicinity of the surface in the light receiving region that converts incident light into a current signal.
  • a P ⁇ type semiconductor substrate 1 made of P type silicon (Si) having a low impurity concentration of about 100 to 200 ⁇ cm an impurity having a thickness of 2 ⁇ m
  • a P ⁇ type semiconductor layer 2 having a concentration equal to or lower than that of the P ⁇ type semiconductor substrate 1 and having a concentration of, for example, 1 ⁇ 10 14 cm ⁇ 3 is formed by epitaxial growth.
  • the periphery of the light receiving element portion 50 is isolated by an element insulating isolation layer 7 (element isolation region) in which a trench is filled with silicon oxide (SiO 2).
  • the element isolation layer 7 is formed deeper than the thickness of the P ⁇ type semiconductor layer 2 below the anode electrode 10 and the cathode electrode 11.
  • a protective insulating film 3 made of, for example, silicon oxide is formed as a passivation film on the P ⁇ type semiconductor layer 2 except for the electrodes.
  • the impurity concentration peak position is 0.1 ⁇ m deep from the upper surface of the P ⁇ type semiconductor layer 2.
  • a high concentration N + type semiconductor region 8 (second semiconductor region) having a thickness of 0.2 ⁇ m and an impurity concentration of about 1 ⁇ 10 18 cm ⁇ 3 is selectively formed.
  • the N + type semiconductor region 8 may be provided on the P ⁇ type semiconductor layer 2 separately from the P ⁇ type semiconductor layer 2.
  • an N + type semiconductor region 9 is formed by selectively implanting an N type high concentration impurity by ion implantation and forming a cathode contact layer by annealing.
  • a cathode electrode 11 is formed on the N + type semiconductor region 9.
  • the P + type semiconductor region 5 (fifth semiconductor region) is formed by selectively injecting P type impurities from the upper surface of the P ⁇ type semiconductor substrate 1 by ion implantation and epitaxially growing the P ⁇ type semiconductor layer 2 after annealing. Is done.
  • This diffusion layer has a diffusion layer of about 1 ⁇ m extending from the interface between the P ⁇ type semiconductor substrate 1 and the P ⁇ type semiconductor layer 2 to the upper surface, and the impurity concentration is 1 ⁇ 10 18 cm ⁇ 3.
  • the planar layout of the selectively formed P + type semiconductor region 5 is selectively formed so as to form a slit as shown in FIG. 1B, for example.
  • the peak position of the impurity concentration is, for example, 1 ⁇ m deep from the upper surface of the P ⁇ type semiconductor layer 2, and the impurity concentration is 2 ⁇ m thick.
  • a P + type semiconductor region 6 (third semiconductor region) of about 1 ⁇ 10 18 cm ⁇ 3 is selectively formed by ion implantation.
  • a P + type semiconductor region 4 (fourth semiconductor region) is selectively formed under the P + type semiconductor region 6 by the same formation method as the P + type semiconductor region 5.
  • This diffusion layer has, for example, a diffusion layer spreading about 0.3 ⁇ m from the interface between the P ⁇ type semiconductor substrate 1 and the P ⁇ type semiconductor layer 2 to the upper surface, and the impurity concentration is 1 ⁇ 10 18 cm ⁇ 3 . Is formed.
  • An anode electrode 10 is formed on the P + type semiconductor region 6.
  • the cathode electrode 11 and the anode electrode 10 both have a ring shape as a planar pattern.
  • the P + type semiconductor region 6 is provided so as to surround the N + type semiconductor region 9 and the P ⁇ type semiconductor layer 2 with the element isolation insulating layer 7 interposed therebetween. That is, the element isolation insulating layer 7 is formed on the inner edge side and the outer edge side of the P + type semiconductor region 6 in the plane pattern. Thereby, electric field concentration caused by the voltage between the cathode electrode 11 and the anode electrode 10 during operation is reduced.
  • the light receiving element portion 50 is configured by the formation of the above diffusion layer and separation layer.
  • the P + type semiconductor region 5 is deeper than the surface and is selectively formed as shown in FIG. 1, which is greatly different from the conventional optical semiconductor device.
  • FIG. 2 is a schematic diagram showing the equipotential lines 101 and the electric force lines 102 during the light receiving operation and the current amplifying operation of the light receiving element according to the present embodiment.
  • 3A is a cross-sectional view taken along the line ab in FIG. 2
  • FIG. 3B is a potential potential distribution diagram (energy band diagram) in a cross-sectional region taken along the line cd in FIG. 3A and 3B
  • the horizontal axis represents the depth from directly below the light receiving element surface N + type semiconductor region 8
  • the vertical axis represents the potential with respect to electrons. Note that a reverse bias voltage is applied between the cathode and the anode.
  • FIG. 2 does not show a part of FIG.
  • the voltage applied between the upper end portion near the N + type semiconductor region 8 and the lower end portion close to the P + type semiconductor region 5 in the P ⁇ type semiconductor layer 2 region in which the avalanche breakdown occurs is low. Current amplification occurs at low voltage.
  • the cd region of the P ⁇ type semiconductor layer 2 sandwiched between the P + type semiconductor regions 5 selectively formed by the planar layout has a sufficient distance from the PN junction of the N + type semiconductor region 8 to the lower end thereof. Therefore, as shown in FIG. 2 and FIG. 3B, the potential gradient in the depth direction in the cd region of the P ⁇ type semiconductor layer 2 becomes relatively gentle, and the depletion layer spreads in the vertical direction. It becomes.
  • the amplifying action occurs in the cd region. do not do. Instead, the depletion layer sufficiently spreads in the cd region of the P ⁇ type semiconductor layer 2 sandwiched between the P + type semiconductor regions 5, thereby reducing the parasitic capacitance existing inside the light receiving element.
  • the P ⁇ type semiconductor layer 2 since a steep potential gradient is formed near the surface of the P ⁇ type semiconductor layer 2 (ab region), avalanche amplification is performed even for light having a short wavelength whose light absorption is dominant near the surface. Operation is possible. Further, in the region (cd region) of the P ⁇ type semiconductor layer 2 sandwiched between the selectively formed P + type semiconductor regions 5, the light absorption is deeper than that of the short wavelength light in order to show normal light receiving element operation. Even for light having a long wavelength that is dominant in position, high light receiving characteristics can be obtained in this region.
  • FIG. 4 shows the structure of the light receiving element shown in FIG. 1
  • FIG. 5 shows the structure of the light receiving element having the P + type semiconductor region 4 arrangement improved in FIG.
  • the P + type semiconductor region 4 and the equipotential line 101 in the vicinity of the P + type semiconductor region 5 of the light receiving element according to the present embodiment are shown.
  • a part shown in FIG. 1 is not shown for an unnecessary area in this description.
  • holes reach the P + type semiconductor region 6 serving as the anode contact layer from the P + type semiconductor region 5 through the P + type semiconductor region 4.
  • a potential barrier against holes is formed. Will be.
  • the resistance component increases in the region where the P + type semiconductor region 5 and the P + type semiconductor region 4 are opposed to each other, so that the frequency characteristic is lowered as can be seen from the calculation formula of the frequency characteristic fc.
  • a P + type semiconductor region having a higher impurity concentration than the P ⁇ type semiconductor layer 2 is formed in a part of the selectively formed P + type semiconductor region 5. 4 is brought into contact with at least one place. As a result, the resistance of the electron-hole pair generated by the incident light to the movement of the holes to the P + type semiconductor region 6 can be reduced, and the frequency characteristics can be improved.
  • the light receiving element unit 50 of the present embodiment is manufactured using a known manufacturing technique.
  • 6 (a) and 7 (a) are cross-sectional views of the main part of the manufacturing process
  • FIGS. 6 (b) and 7 (b) are plan views corresponding to the respective cross-sectional views.
  • FIGS. 6A and 7A show cross sections cut along the mn line and the op line in FIGS. 6B and 7B.
  • FIGS. 6B and 7B show a plane in the vicinity of the interface between the P ⁇ type semiconductor substrate 1 and the P ⁇ type semiconductor layer 2, and in FIG. 7B, the plane is formed in the vicinity of the surface.
  • N + type semiconductor region 8 and N + type semiconductor region 9 are not shown.
  • P-type impurity ions are implanted into the P ⁇ type semiconductor substrate 1 to form regions to be the P + type semiconductor regions 4 and 5.
  • the selectively formed P + type semiconductor region 5 can be easily formed by a mask pattern used for ion implantation.
  • a P ⁇ type semiconductor layer 2 having a thickness of about 2 ⁇ m is epitaxially grown on the P ⁇ type semiconductor substrate 1 by CVD (Chemical Vapor Deposition) method or the like.
  • the lower portion of the P + type semiconductor region 6 is connected to the P + type semiconductor region 4 by high energy ion implantation and thermal diffusion following the ion implantation.
  • an N + type semiconductor region 8 and an N + type semiconductor region 9 are sequentially formed by ion implantation.
  • an element isolation insulating layer 7 made of silicon oxide (SiO2) is formed by a known STI (Shallow Trench Isolation) formation technique (groove type isolation formation technique).
  • a protective insulating film 3 is formed on a part of the P ⁇ type semiconductor layer 2 as shown in FIG.
  • the upper protective film 3 of each of the anode and cathode contact layers is opened by etching to form the electrodes 10 and 11.
  • the light receiving element part 50 of this embodiment can be formed by the above process.
  • the operation characteristics can be improved by devising the planar layout of the P + type semiconductor region 5 selectively formed here.
  • 8 and 9 are diagrams showing modifications of the planar layout of the P + type semiconductor region 5.
  • the P + type semiconductor region 5 is formed so as to spread in a spiral shape from an arbitrary center point in the light receiving element portion 50.
  • P + type semiconductor regions 5 are formed radially in the light receiving element portion 50. In the latter, in particular, the P + type semiconductor region 5 is provided radially from an arbitrary center point in the light receiving element portion 50, and the PN junction end portions of the P + type semiconductor region 5 patterns adjacent to each other pass through the P ⁇ type semiconductor layer 2.
  • the angle ⁇ formed is equal, and a plurality of angles ⁇ are formed in the region.
  • the cross-sectional shape of the incident light irradiated to the light receiving element unit 50 has a substantially circular or elliptical shape regardless of the application, and the position in the light receiving element unit 50 irradiated with the incident light is particularly stable.
  • the case can be as follows. That is, by setting the incident light to irradiate a specific portion in the light receiving element portion 50 in the planar layout, stable characteristics can be obtained even when the light diameter of the incident light varies.
  • irradiation light such as a laser beam is applied to the center point of the radial pattern of the P + type semiconductor region 5 in the light receiving element unit 50.
  • the ratio of the irradiation area to the P + type semiconductor region 5 with respect to the total irradiation area of the incident light is always constant.
  • the light receiving sensitivity characteristic of the light receiving element depends on the number of photons of the incident light, but the number of photons contained in the incident light depends on the power of the incident light. The number of photons obtained as the light receiving element is the same.
  • the ratio of the irradiation area to the P + type semiconductor region 5 with respect to the total irradiation area of the incident light is always constant, the light receiving sensitivity is always constant even if the light diameter of the incident light varies. Become.
  • the ratio changes due to the change in the light diameter of the incident light the area of the P ⁇ type semiconductor layer 2 above the P + type semiconductor region 5 that mainly causes the avalanche amplification operation, and the P + type semiconductor region 5 The ratio with the area of the P ⁇ type semiconductor layer 2 at the upper part in between varies.
  • the ratio of the number of photons involved in the avalanche amplification operation also fluctuates, so that the light receiving sensitivity becomes unstable. Therefore, as shown in FIGS. 8 and 9, by devising the planar layout of the P + type semiconductor region 5, it is possible to always obtain a constant light receiving sensitivity without being affected by fluctuations in the diameter of the incident light. A light receiving element having both responsiveness and high light receiving sensitivity can be formed.
  • the planar layout of the P + type semiconductor region 5 is not limited to the above.
  • a layout constituted by a combination thereof may be used.
  • the layout can be assumed by them, that is, a pattern that is centrally symmetric with respect to a specific point on the light receiving element portion 50 or a pattern that is rotationally symmetric n times.
  • it may be a lattice-like layout constituted by slit-like combinations arranged in parallel at equal intervals and vertically and horizontally.
  • the area of the P ⁇ type semiconductor layer 2 located above the P + type semiconductor region 5 contributing to the avalanche amplification operation is increased as compared with the slit-shaped layout in one direction. For this reason, for example, even when the optical signal power of the incident light is relatively small, the light receiving sensitivity can be improved by current amplification.
  • the light receiving element unit 50 of this embodiment can be operated even if all of the impurity conductivity types are replaced.
  • the material of the P ⁇ type semiconductor substrate 1 is most preferably silicon, but is not limited thereto, and other semiconductors such as silicon germanium (SiGe) and compound semiconductors can be used.
  • FIG. 11 is a sectional view showing an optical semiconductor device (OEIC device) according to the second embodiment of the present invention.
  • the light receiving element portion 50 in the optical semiconductor device according to the present invention is formed by selective ion implantation using a mask pattern by a known manufacturing technique. Therefore, it can be easily integrated on the same substrate as a bipolar transistor or a MOS (Metal Oxide Semiconductor) transistor, and can be formed by a common process.
  • OEIC device optical semiconductor device
  • a first transistor portion 60 provided with an NPN bipolar transistor and a vertical PNP transistor, and a second transistor provided with a CMOS transistor are provided on the P ⁇ type semiconductor substrate 1, in addition to the light receiving element portion 50.
  • the first transistor section 60 includes an NPN bipolar transistor (hereinafter referred to as NPN-Tr) having an N-type collector section, a P-type base section, and an N-type emitter section, a P-type collector section, an N-type base section, and a P-type emitter. And a PNP vertical bipolar transistor (hereinafter referred to as a vertical PNP-Tr).
  • NPN-Tr NPN bipolar transistor
  • a vertical PNP-Tr PNP vertical bipolar transistor
  • the N-type collector portion of the NPN-Tr includes an N-type collector region 14 formed by diffusing N-type impurities in the P-type semiconductor layer 2, an N + -type semiconductor region 12 and an N-type semiconductor region 13 as collector contacts, And a collector electrode 18 formed on the type semiconductor region 13.
  • the P-type base portion is composed of an active base layer 15 constituted by a P-type semiconductor region, a base contact region 16 of a P + type semiconductor region, and a base electrode 20 formed on the base contact region 16.
  • the N-type emitter portion is formed on the active base layer 15 and includes an emitter region 17 containing N-type impurities, a polycrystalline semiconductor layer 40 formed on the emitter region 17 and doped with high-concentration N-type impurities,
  • the N-type emitter electrode 19 is formed on the polycrystalline semiconductor layer 40.
  • the P-type collector portion of the vertical PNP-Tr includes a P + type semiconductor region 21 to be a collector contact, a P type semiconductor region 22 formed on the P + type semiconductor region 21 and surrounded by the element isolation insulating layer 7,
  • the P-type collector electrode 26 is formed on the P-type semiconductor region 22.
  • the N-type base portion includes an N-type active base region 23 formed on the N-type semiconductor region 29, and an N-type contact base region 24 formed on the N-type semiconductor region 29 in contact with the N-type active base region 23.
  • the base electrode 28 The P-type emitter portion is formed on the P-type emitter region 25 formed on the N-type active base region 23, the polycrystalline semiconductor layer 41 formed on the P-type emitter region 25, and the polycrystalline semiconductor layer 41. And an emitter electrode 27.
  • the light receiving characteristics can be improved by the avalanche amplification operation without increasing the thickness of the P ⁇ type semiconductor layer 2 that affects the transistor characteristics. Therefore, the thickness of the P ⁇ type semiconductor layer 2 optimized for the characteristics of the bipolar transistor to satisfy the characteristics of the light receiving element is not changed, and the bipolar transistor can be designed without being restricted by the structure of the light receiving element.
  • the second transistor section 70 includes N-channel and P-channel MOS transistors. Each MOS transistor is isolated by an element isolation insulating layer 7. Each diffusion layer is formed above the P ⁇ type semiconductor layer 2, and the N type source region 33, the N type drain region 32, and the N type polycrystalline semiconductor layer 43 serving as the gate electrode constitute an N channel type MOS transistor. is doing.
  • the P-type source region 31, the P-type drain region 30, and the P-type polycrystalline semiconductor layer 42 serving as a gate electrode constitute a P-channel MOS transistor.
  • Reference numerals 34 to 37 indicate electrodes formed in the source and drain regions of the N-channel and P-channel MOS transistors.
  • a MOS transistor can be formed on the same substrate, and by adopting the above configuration, parasitic capacitance such as wire bonding and disturbance noise can be reduced. Therefore, it is possible to realize an optical semiconductor device that fully utilizes the performance of a light receiving element having high-speed response and high light receiving sensitivity characteristics.
  • the present invention it is possible to realize high light receiving sensitivity by current amplification operation and high speed response by reducing parasitic capacitance / parasitic resistance, and further have high light receiving characteristics for a wide range of wavelength light. Therefore, it is useful for optical detectors of optical discs using a plurality of types of light.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

　本発明に係る光半導体装置は、第１導電型を有する第１半導体領域と、第１半導体領域上に設けられ、第２導電型を有する第２半導体領域とを備える。そして、素子分離領域により前記第１半導体領域および前記第２半導体領域と分離された半導体層の領域に設けられ、第１導電型を有する第３半導体領域と、前記半導体基板と前記第３半導体領域の間に設けられ、第１導電型を有する第４半導体領域とを備える。また、半導体基板と前記第１半導体領域とに跨って設けられ、その上部が前記第１半導体領域の所定の深さまで貫入し、第１導電型を有する第５半導体領域とを備える。そして、前記第２半導体領域と前記第３半導体領域の表面部に逆方向電圧を印加することによって電流信号の増幅動作を行う。

Description

光半導体装置
　本発明は光半導体装置に関し、特に受光素子と論理素子とが同一の基板上に形成された光半導体装置に関する。
　光半導体装置には、光信号を電気信号に変換するフォトダイオード等の受光素子と、周辺回路を構成するトランジスタ素子等の能動素子、並びに抵抗素子および容量素子等の受動素子とを同一の基板上に形成した光電子集積回路（Opto-Electronic Integrated Circuit：ＯＥＩＣ）装置がある。このＯＥＩＣ装置は、例えば、光信号を電気信号へ変換する光ディスク用の光ピックアップ装置や、各種の光センサ装置として用いられている。
　光ピックアップ装置として用いられるＯＥＩＣ装置は、光ディスクの高密度・高速記録化に伴い、受光感度の向上と動作の高速化とが要望されている。また、光ピックアップ装置には、赤外光を用いるＣＤ（Compact Disc）用、赤色光を用いるＤＶＤ（Digital Versatile Disc）用が存在したが、近年、青色光を用いるＢＤ（Blue Digital Versatile Disc）用も加わった。このため、１つの光ピックアップ装置で３種類の波長の異なる光源信号を検出できる装置が要望されている。なかでもＢＤはデータ密度が大きいことから高速応答性が要望されている。このため、従来の赤外光および赤色光の受光感度と高速応答性を備えたＯＥＩＣ装置に加えて、新たに青色光に対する受光感度と高速応答性を備えたＯＥＩＣ装置が要望されている。
　ここで、３種類それぞれの波長の光に対する半導体への光吸収量について説明する。半導体への光吸収量は入射光の波長に依存する。特定の波長光の吸収係数αを持つ入射光に対する、入射面からの深さｔにおける半導体の吸収量は、１－ｅ-αt （但し、ｅは自然対数の底である。）で示される。例えば、シリコン半導体に対する光吸収量が約９０％となる入射光面からの深さは、波長が７８０ｎｍの赤外光で約２４μｍ、波長が６５０ｎｍの赤色光で約７．７μｍ、波長が４０５ｎｍの青色光で約０．６μｍとなる。また、受光特性については、光の波長に依存するフォトン数に対して効率良く電子正孔対を生成し、この電子または正孔を電流に寄与するキャリアとして電気的に高効率で取り出せる構造を有することが、受光感度と応答速度との向上につながる。
　また高受光感度を実現することの可能な光半導体装置として、アバランシェ増幅動作を利用した電流増幅型フォトダイオードなどが挙げられる。ところが、一般的な電流増幅型フォトダイオードは非常に高電圧での動作が必要である。このため、高電圧電源や増幅率が一定となるよう高電圧を制御するためのバイアス制御回路が必要となり、消費電力や製造コストの増大を招く。そこで、高電圧電源を必要とせず、また電圧制御しないで簡易な駆動回路で動作させることができるような、低電圧動作で高受光感度を有する光半導体装置が求められている。
　センサ装置としては、近年空間伝送分野において各種端末間での大容量データ転送に対し、蛍光灯や可視光ＬＥＤ（Light Emitting Diode）を利用した可視光通信方式の利用価値が高まっている。特に室内照明を使った可視光通信方式は、照明機器の省電力化によるＬＥＤ照明の開発が加速し、照明用ＬＥＤを使った高速データ伝送の実現が可能な状況である。このため、室内照明を使った可視光通信方式は、家庭内の空間伝送ネットワーク通信の手段として、将来の空間伝送分野の主流として期待されている。
　可視光通信装置用の受光素子には、空間伝送距離を確保する事と高周波の光信号を検出する性能が求められる。信号源となる照明光の特徴は、広域照射光である事と白色光を使っている点にある。広域照射光に対する受光特性について述べると、広域照射の場合は単位面積あたりの光量が距離に依存する結果となるため、受光領域に取り込まれる入射光量は伝送距離により変動することとなる。更に白色光は可視光領域の波長を全て持ち合わせた光である。よって受光素子には、可視光波長の全域に対し受光感度特性を有する事が必要となる。更に信号検出を行う受光素子には、空間伝送距離内で光信号を十分に検出する必要があり、高受光感度性能が必須となる。家庭内照明ではおよそ数メートル、業務用では数十メートルの信号検出性が必要とされている。
　前記のような受光素子を使用した装置分野においては、高機能化の観点から信号制御回路の多機能化による消費電力の増大化傾向がある一方、環境面の観点から低消費電力化が要望されている。このように受光素子には産業分野を問わず、低電圧動作で高受光感度と高速応答性が要求されている。以下に従来の光半導体装置として増幅型フォトダイオード素子の構造を説明する。
　（従来例１）
　図１２は従来例１の光半導体装置を示す断面構造図である（例えば特許文献１参照）。この光半導体装置では比抵抗が１５０Ωｃｍの低不純物濃度のＰ型シリコン（Ｓｉ）からなる半導体基板８１の上に、高濃度の不純物を含む半導体からなるＮ＋型半導体層８２が形成されている。Ｎ＋型半導体層８２の上には、Ｎ＋型半導体層８２よりも不純物濃度が低いＰ－型半導体層８３が形成されている。そしてＰ－型半導体層８３の上には、Ｐ－型半導体層８３よりも不純物濃度が高いＰ＋型半導体層８４が形成されている。Ｐ＋型半導体層８４の周辺に、Ｐ＋型半導体層８４よりもさらに不純物濃度が高いＰ＋＋型半導体層８５が形成されている。このＰ＋＋型半導体層８５はフォトダイオードのアノードコンタクト層の役割を果たしている。
　またＮ＋型半導体層８２の端上には、Ｎ＋型半導体層８２よりもさらに不純物濃度が高いＮ＋＋型半導体層８６が形成されている。このＮ＋＋型半導体層８６はフォトダイオードのカソードコンタクト層の役割を果たしている。双方のコンタクト層８５と８６上にアノード電極８７、カソード電極８８が形成されている。Ｐ＋＋型半導体層８５およびＰ＋型半導体層８４と、Ｎ＋＋型半導体層８６とは、素子絶縁分離層９１により分離されている。なお、本構造の受光素子の受光領域は、参照番号８９で表示された領域である。
　以上のように構成された従来例１の光半導体装置の受光部の動作について、図１２、１３を用いて説明する。図１３（ａ）は図１２に示す従来例１の光半導体装置におけるａ－ｂ方向の不純物濃度を示す図であり、図１３（ｂ）は従来例１の光半導体装置におけるａ－ｂ方向のエネルギーバンドを示す図である。
　始めに受光領域８９に入射した光は表面保護膜層１００を透過し、Ｐ＋型半導体層８４の表面に照射される。照射光の元であるフォトンは、物性定数である光吸収係数に従い指数関数的に半導体内で吸収されるため、減衰しながら各々半導体層に侵入し、いずれ消滅する。吸収されたフォトンは電子正孔対を生成し光電流を発生させる。Ｐ＋型半導体層８４は図１３（ａ）に示すように、表面近傍の高濃度領域である。このＰ＋型半導体層８４で吸収されたフォトンは、図１３（ｂ）に示すようにエネルギーバンドが深さ方向に略フラットであるため、電子正孔対の動作因子は拡散が支配的となる。
　次にＰ－型半導体層８３で生成された電子正孔対は図１３（ａ）に示すような濃度傾斜を持つ低濃度領域であるため、図１３（ｂ）に示すポテンシャル勾配領域（空乏層領域）で動作することになる。よってＰ－型半導体層８３での動作因子は電界ドリフトが支配的となり、この領域では応答速度がもっとも高速となる。またカソード電極８８－アノード電極８７間に高電圧を印加する事によりＰ－型半導体層８３のポテンシャル勾配が急峻になる。よって高電圧印加による生成キャリアの増幅作用（雪崩増幅）が発生し、光電流を増幅させることが可能となる。
　しかしながら従来例１の場合は広域の波長光に対して高受光感度と高速応答性を実現するためにＰ－型半導体層８３の厚みを大きくとっている。こうして、長波長光に対する吸収性の確保と、Ｐ－型半導体層８３の空乏層化によりフォトダイオードのＰＮ接合容量を低減することで周波数特性低下の抑制を行っている。
　この構造の場合図１３（ａ）、（ｂ）に示すように、光の吸収率を勘案して、Ｐ＋型半導体層８４とＮ＋型半導体層８２間で十分な幅・面積の空乏層領域を形成する必要がある。例えば前記した波長６５０ｎｍの光の場合、Ｐ－型半導体層８３は光半導体装置表面から７．７μｍ以上の深さの領域となる。この空乏層内でアバランシェ増幅動作を起こさせるためには、フォトダイオードに対して約６０Ｖ以上の逆バイアス状態が必要となる。このように、低消費電力化の要望に反して受光素子と論理回路を含む光半導体装置の動作において大電力が必要である。そこで低電圧動作とアバランシェ増幅作用を実現するために従来例１の構造に対し、以下の構造が考案されている（例えば特許文献２参照）。
　（従来例２）
　図１４は従来例２の光半導体装置を示す断面構造図であり、前記図１２の光半導体装置におけるＰ－型半導体層８３の内部にＰ－型半導体層８３よりも高不純物濃度でかつＮ＋型半導体層８２より低不純物濃度のＰ＋型半導体層９０が選択的に追加形成されている。またＰ－型半導体基板８１は、比抵抗が１５０Ωｃｍ程度の低不純物濃度のＰ型シリコン（Ｓｉ）よりなる。以上のように構成された従来例２の光半導体装置の受光部の動作について、図１５（ａ）、（ｂ）を用いて説明する。
　図１５（ａ）は図１４に示す従来例２の光半導体装置におけるａ－ｂ方向の不純物濃度を示す図であり、図１５（ｂ）は従来例２の光半導体装置におけるａ－ｂ方向のエネルギーバンドを示す図である。 本構造の特徴として図１５（ａ）に示すようにＰ－型半導体層８３の内部にＰ＋型半導体層９０による高濃度層が形成されている。
　よって図１５（ｂ）に示すエネルギーバンド図のように、Ｐ－型半導体層８３内部に形成されるＰ＋型半導体層９０がＮ＋型半導体層８２と近接することになり、Ｐ＋型半導体層９０とＮ＋型半導体層８２との間に低電圧でも急峻な電位勾配が実現できる構造となる。この急峻な領域では低電圧印加でも生成キャリアの増幅作用（雪崩増幅）が発生し、光電流を増幅させることが可能となる。しかしながら従来例２の場合、表面からＰ＋型半導体層９０の上方近傍で光吸収されて生成された電子正孔はアバランシェ増幅動作に寄与することができない。よってＰ－型半導体層８３の浅い部分で大部分の電子正孔対を生成する短波長の光に対しては高受光感度を実現できない構造である。
特開２０００－２５２５０７号公報 特開平１１－４５９８８号公報
　上にも述べたように受光素子に求められる性能は高受光感度と高速応答性と低消費電力である。高受光感度の実現に関して青色光などの短波長光は、赤外光や赤色光に対して１フォトン当りのエネルギー量が大きく、同一光出力量でのフォトン数が少ない。よって光電変換により生成されるキャリアも少ないため受光感度が低下する。量子効率が１００％（１フォトンに対して、１電子正孔対生成）とした場合、前記した各々の波長光の受光感度は、赤外光で０．６３Ａ／Ｗ、赤色光で０．５２Ａ／Ｗ、青色光で０．３３Ａ／Ｗとなる。このことからも短波長光に対して高受光感度を確保できる構造が望まれている。
　しかし前記のような従来の光半導体装置においては、広域の波長光に対する高受光感度と高速応答性を実現する構造をとれば、従来例１のように光電流の増幅には高電圧の印加が必要となり消費電力の増加となる。一方低電圧動作での増幅作用を実現する構造をとれば、従来例２のように短波長光に対する高受光感度実現の妨げとなってしまう。また高速応答性の実現には、上記受光領域８９から入射する光信号に対する周波数特性低下の要因となる、寄生容量成分や寄生抵抗成分の低減が必要である。しかし従来例の光半導体装置においては、断面構造的な考慮はされているが寄生容量・寄生抵抗成分の低減が十分ではない。
　前記のような課題に鑑み本発明は、光半導体装置の受光素子において短波長光から可視光まで広域の波長光に対する動作特性（受光感度および高速応答性）を向上させるとともに、光半導体装置の低消費電力化の実現を目的とする。更にＮＰＮトランジスタおよび縦型ＰＮＰトランジスタなどの素子を搭載したＩＣにも容易に搭載することが可能な構造を有する受光素子を提供する。
　前記の目的を達成するため、本発明に係る光半導体装置は、入射光を電流信号に変換する受光動作部に電流増幅動作を有する受光素子を備えている。そして、前記受光動作部は、第１導電型の半導体基板上に設けられた第１導電型の半導体層、当該半導体層の所定の領域が素子分離領域によって区画されて形成された第１導電型を有する第１半導体領域および前記半導体層上に設けられた第２導電型の第２半導体領域を備えている。
　また、この受光動作部は、前記第１半導体領域および前記第２半導体領域と絶縁分離された前記半導体層に、第１導電型の第３半導体領域が設けられるとともに、前記半導体基板と前記第３半導体領域の間に形成された第１導電型の第４半導体領域を有している。さらに、この受光動作部は、前記半導体基板と前記半導体層とに跨って形成された第１導電型の第５半導体領域を有している。そして、この受光動作部は、前記第２半導体領域と前記第３半導体領域の表面部に逆方向電圧を印加することにより、前記電流信号をアバランシェ増幅させることを特徴としている。
　本発明の光半導体装置によれば、光電流を発生し電流増幅する受光動作部が半導体基板上に設けられていることにより、入射光を介して受け取った光信号を光電流に変換し、かつ増幅することにより、入射光のパワーが小さい状態でも信号検出が可能となる。特に、第２半導体領域と第５半導体領域との間では、低電圧印加によるアバランシェ増幅動作が可能となる事から、光信号情報を持った光電流を増幅することが可能となる。これにより、第２導電型の第２半導体領域を厚くすることなく受光感度を向上させることができ、高速応答性や高周波特性も向上させることが可能となる。また、赤外光や赤色光だけでなく青色光に対する受光感度も向上させることができる。
　また上記の構成において、第４半導体領域と第５半導体領域の一部とが、少なくとも一箇所以上接触するように形成されることが好ましい。これによれば、第２半導体領域と第５半導体領域とにより生成されたキャリア（アバランシェ増幅により生成されたキャリア）が、前記半導体層を介することなく第５半導体領域と第４半導体領域との間を移動することができる。従って、接触抵抗を低減でき周波数特性の低下を抑制できる。
　また上記の構成において、前記第５半導体領域の平面レイアウトが、渦巻き状、放射状、もしくはそれらを含むような形状であることが好ましい。これによれば、半導体層に十分な空乏層を形成することで寄生容量の低減を図ることができる。従って、アバランシェ増幅動作による受光感度の向上と同時に、アバランシェ増幅動作部以外の寄生容量低減による周波数特性の向上を図ることができる。また、入射光の断面形状はほぼ円形を有しているため、特に入射光の照射位置が安定している場合、前記平面レイアウトにおける特定部に光照射するように設定することが可能である。これにより、入射光の光径が変動した場合でも安定した特性を得ることができる。
　また上記の構成において、前記第５半導体領域の平面レイアウトが、入射光の照射面積に対する前記第５半導体領域の面積率が常に一定になる形状であることが好ましい。入射光に含まれるフォトン数は入射光のパワーに依存するため、入射光の光径が異なっても同一パワーであれば受光素子として得るフォトン数は同じである。そのため前記構成によれば、入射光の光径の変動に全く影響を受けずに常に一定の受光感度を得ることができる。これにより、高周波特性を実現するために前記第５半導体領域の面積を最小限に形成しても、安定した高受光感度を得ることが可能となる。よって、高速応答性・高周波特性かつ一定の高受光感度を得ることができる受光素子の形成が可能なる。また、トランジスタなどの回路素子を同一基板上に集積化する場合、受光素子特性に束縛されない回路素子形成が可能となる。
　本発明に係る光半導体装置によると、受光動作部において第１半導体領域と半導体層とで構成する受光素子で生じたキャリアを電流増幅することができるので、青色光などの短波長の光に対しても十分な受光感度を得ることができる。また、電流増幅動作を発生させるアバランシェ電圧が低電圧での動作が可能となるため、光半導体装置の低消費電力化が可能となり、多岐にわたる光半導体装置に使用可能となる。さらには寄生容量・寄生抵抗の低減により周波数特性の向上が図れることから、高受光感度と共に高速応答性も同時に実現することができる。
図１（ａ）、図１（ｂ）は、本発明の第１の実施形態における光半導体装置が備える受光素子を示す断面図及び平面図である。 図２は、本発明の第１の実施形態における光半導体装置が備える受光素子の電界の様子を示す図である。 図３（ａ）、図３（ｂ）は、本発明の第１の実施形態における光半導体装置が備える受光素子のポテンシャル分布図である。 図４は、本発明の第１の実施形態における光半導体装置が備える受光素子の電界の様子を示す図である。 図５は、本発明の第１の実施形態における光半導体装置が備える受光素子の電界の様子を示す図である。 図６（ａ）、図６（ｂ）は、本発明の第１の実施形態における光半導体装置が備える受光素子の製造工程図である。 図７（ａ）、図７（ｂ）は、本発明の第１の実施形態における光半導体装置が備える受光素子の製造工程図である。 図８は、本発明の第１の実施形態における光半導体装置が備える受光素子の他の例を示す平面図である。 図９は、本発明の第１の実施形態における光半導体装置が備える受光素子の他の例を示す平面図である。 図１０は、本発明の第１の実施形態における光半導体装置が備える受光素子の他の例を示す平面図である。 図１１は、本発明の第２の実施形態における光半導体装置を示す断面図である。 図１２は、従来の受光素子を示す断面図である。 図１３（ａ）、図１３（ｂ）は、従来の受光素子のポテンシャル分布図である。 図１４は、従来の他の受光素子を示す断面図である。 図１５（ａ）、図１５（ｂ）は、従来の他の受光素子のポテンシャル分布図である。
　以下、本発明の一実施形態について図面を参照しながら説明する。
　（第１の実施形態）
　図１（ａ）は、本発明の第１の実施形態に係る光半導体装置における受光素子の断面図であり、図１（ｂ）はこの受光素子の平面レイアウトの一例を示した図である。本実施形態の受光素子部５０は後に詳細に説明するように、入射光を電流信号に変換する受光領域内の表面近傍でアバランシェ増幅動作による電流増幅を起こさせる構造であることを特徴とする。
　図１の断面図（ａ）に示すように、例えば比抵抗が１００～２００Ωｃｍ程度の低不純物濃度のＰ型シリコン（Ｓｉ）よりなるＰ－型半導体基板１上には、厚さが２μｍで不純物濃度がＰ－型半導体基板１と同等以下で例えば１×１０14ｃｍ-3のＰ－型半導体層２がエピタキシャル成長により形成されている。受光素子部５０の周囲はトレンチに酸化シリコン（ＳｉＯ２）が充填された素子絶縁分離層７（素子分離領域）によって分離されている。素子絶縁分離層７はアノード電極１０とカソード電極１１との間の下方においては、Ｐ－型半導体層２の厚さよりも深くまで形成されている。またＰ－型半導体層２の各電極を除く領域上には、パッシベーション膜として例えば酸化シリコンなどよりなる保護絶縁膜３が形成されている。
　素子絶縁分離層７により区画されたＰ－型半導体層２（第１半導体領域）の表面部には、例えば不純物濃度ピーク位置がＰ－型半導体層２の上面から０．１μｍの深さであり、厚さが０．２μｍで不純物濃度が約１×１０18ｃｍ-3の高濃度のＮ＋型半導体領域８（第２半導体領域）が選択的に形成されている。Ｎ＋型半導体領域８は別途Ｐ－型半導体層２とは独立して、Ｐ－型半導体層２上に設けられていてもよい。Ｎ＋型半導体領域８の側端には、イオン注入により選択的にＮ型の高濃度不純物を注入し、アニール処理によりカソードコンタクト層となるＮ＋型半導体領域９が形成されている。
　また、Ｎ＋型半導体領域９の上にはカソード電極１１が形成されている。Ｐ＋型半導体領域５（第５半導体領域）はＰ－型半導体基板１の上面からイオン注入により、選択的にＰ型の不純物を注入し、アニール処理後にＰ－型半導体層２のエピタキシャル成長を経て形成される。この拡散層はＰ－型半導体基板１とＰ－型半導体層２との界面から上面に向けて約１μｍの拡散層の広がりがあり、その不純物濃度が１×１０18ｃｍ-3で形成されている。また、選択的に形成されたＰ＋型半導体領域５の平面レイアウトは、例えば図１（ｂ）に示すようにスリット状をなすように選択的に形成されている。
　Ｎ＋型半導体領域９を分離する素子分離絶縁層７の周辺部には、不純物濃度のピーク位置がＰ－型半導体層２の上面から例えば１μｍの深さであり、厚さが２μｍで不純物濃度が約１×１０18ｃｍ-3のＰ＋型半導体領域６（第３半導体領域）がイオン注入により選択的に形成されている。Ｐ＋型半導体領域６の下にはＰ＋型半導体領域５と同様の形成方法により、選択的にＰ＋型半導体領域４（第４半導体領域）が形成されている。この拡散層は例えばＰ－型半導体基板１とＰ－型半導体層２との界面から上面に向けて約０．３μｍの拡散層の広がりがあり、その不純物濃度が１×１０18ｃｍ-3で形成されている。またＰ＋型半導体領域６の上には、アノード電極１０が形成されている。
　なおカソード電極１１、アノード電極１０はいずれも平面パターンとしてはリング状である。またＰ＋型半導体領域６は素子分離絶縁層７を挟んでＮ＋型半導体領域９、Ｐ－型半導体層２を囲むように設けられている。即ち、素子分離絶縁層７は平面パターンにおいて、Ｐ＋型半導体領域６の内縁側と外縁側に形成されている。これにより動作時のカソード電極１１、アノード電極１０間の電圧に起因する電界集中が緩和されている。以上の拡散層、分離層の形成により受光素子部５０が構成される。Ｐ＋型半導体領域５が表面よりも深い位置にあり、図１に示すように選択的に形成されることが従来の光半導体装置と大きく異なる。
　次に本実施形態の受光素子の増幅作用の原理を説明する。図２は本実施形態に係る受光素子の受光動作および電流増幅動作中の等電位線１０１と電気力線１０２を示す模式図である。また図３（ａ）は図２のａ－ｂ断面、図３（ｂ）は図２のｃ－ｄ断面領域での電位ポテンシャル分布図（エネルギーバンド図）である。図３（ａ）、（ｂ）において横軸は受光素子表面Ｎ＋型半導体領域８直下からの深さ、縦軸は電子に対するポテンシャルを表す。なお、カソード－アノード間には逆方向バイアス電圧が印加された状態である。図２では説明に不要な領域については図１の一部を図示していない。
　まず受光素子部５０に照射された光によって、Ｐ－型半導体層２で電子正孔対が生成される。Ｐ＋型半導体領域５とＮ＋型半導体領域８との間に挟まれた１μｍ弱のＰ－型半導体層２の領域では、図２および図３（ａ）のａ－ｂ領域の電位ポテンシャル分布に示すように急峻な電位勾配を有する。このことから、アノード電極１０－カソード電極１１間の低電圧印加であっても生成電子・正孔の増幅作用（雪崩増幅）が発生し光電流を増幅させることが可能である。このため、アバランシェ降伏を生じているＰ－型半導体層２領域の、Ｎ＋型半導体領域８に近い上端部とＰ＋型半導体領域５に近い下端部の間にかかる電圧が低電圧となり、この領域で低電圧で電流増幅作用が発生する。また平面レイアウトにより選択的に形成されたＰ＋型半導体領域５に挟まれたＰ－型半導体層２のｃ－ｄ領域はＮ＋型半導体領域８のＰＮ接合からその下端まで十分な距離がある。このため、図２および図３（ｂ）に示すように、Ｐ－型半導体層２のｃ－ｄ領域における深さ方向の電位勾配は比較的緩やかになり、縦方向に空乏層が広がった状態となる。
　よって図３（ａ）のａ－ｂ領域であるアバランシェ降伏による増幅作用が生じているＰ－型半導体層２の領域の上下端に電圧がかかっていても、ｃ－ｄ領域では増幅作用が発生しない。その代わりにＰ＋型半導体領域５同士に挟まれたＰ－型半導体層２のｃ－ｄ領域に空乏層が十分に広がる事により、受光素子内部に存在する寄生容量の低減が図れる。ここで受光素子の応答速度を周波数特性ｆｃで置き換えると、ｆｃ＝１／２πＣＲ（Ｃ：容量、Ｒ：抵抗）で示されるが、この事は低容量化により周波数特性の向上が図れることを示している。よって本構造ではＰ＋型半導体領域５を選択的に形成する事により、寄生容量Ｃの低減から周波数特性が向上し、応答速度の高速化が可能となる。
　またＰ－型半導体層２の表面に近い領域側で急峻な電位勾配を形成しているため（ａ－ｂ領域）、光吸収が表面近傍で支配的な短波長の光に対してもアバランシェ増幅動作が可能となる。また選択的に形成されたＰ＋型半導体領域５に挟まれたＰ－型半導体層２の領域（ｃ－ｄ領域）では、通常の受光素子動作を示すため、光吸収が短波長光よりも深い位置で支配的となる長波長の光に対しても、この領域で高い受光特性を得ることができる。
　次に本実施形態に係る受光素子において生成された電子正孔対の振る舞いについて図４、図５を用いて説明する。図４は図１に示す受光素子の構造であり、図５は図１において改善されたＰ＋型半導体領域４配置を有する受光素子の構造である。両図において、本実施形態に係る受光素子のＰ＋型半導体領域４と、Ｐ＋型半導体領域５の近傍における等電位線１０１を示している。また本説明において不要な領域については、図１に示す一部を図示していない。
　電子正孔対のうち正孔はＰ＋型半導体領域５からＰ＋型半導体領域４を介してアノードコンタクト層となるＰ＋型半導体領域６へと到達する。図４に示すようにＰ＋型半導体領域５とＰ＋型半導体領域４との間に低不純物濃度のＰ－型半導体基板１とＰ－型半導体層２が存在する場合、正孔に対する電位障壁が形成されることとなる。そのためＰ＋型半導体領域５とＰ＋型半導体領域４とが対向している領域での抵抗成分が増加するため、前記周波数特性ｆｃの計算式からも分かるように周波数特性の低下を招いてしまう。
　そのため図１（ｂ）の平面レイアウト図、および図５に示すように、選択的に形成されたＰ＋型半導体領域５の一部に、Ｐ－型半導体層２より高不純物濃度のＰ＋型半導体領域４と少なくとも一箇所以上接触させる。これにより、入射光によって生成された電子正孔対のうち正孔のＰ＋型半導体領域６への移動に対する抵抗の低減が図れ、周波数特性の向上が図れる。
　本実施形態の受光素子部５０は公知の製造技術を用いて作製される。図６（ａ）、図７（ａ）は製造工程の要部についての断面図であり、図６（ｂ）、図７（ｂ）はそれぞれの断面図に対応する平面図である。図６（ａ）、図７（ａ）は図６（ｂ）、図７（ｂ）のｍ－ｎ線、ｏ－ｐ線で切断した断面を示す。また図６（ｂ）、図７（ｂ）はＰ－型半導体基板１とＰ－型半導体層２との界面近傍における平面を図示しており、図７（ｂ）では表面近傍に形成されるＮ＋型半導体領域８、Ｎ＋型半導体領域９については図示していない。
　まず図６（ａ）、図６（ｂ）に示されるように、Ｐ－型半導体基板１内にＰ型不純物イオンを注入してＰ＋型半導体領域４、５となるべき領域を形成する。選択的に形成されたＰ＋型半導体領域５はイオン注入を行う際のマスクパターンによって容易に形成することが可能である。次にＰ－型半導体基板１上にＣＶＤ（Chemical Vapor Deposition）法などにより、厚さ２μｍ程度のＰ－型半導体層２をエピタキシャル成長させる。
　次いで図７（ａ）、図７（ｂ）に示されるようにＰ＋型半導体領域６を高エネルギーイオン注入および当該イオン注入に続く熱拡散により、その下部がＰ＋型半導体領域４に接続されるように形成する。さらにＮ＋型半導体領域８およびＮ＋型半導体領域９を順次イオン注入により拡散形成する。
　次に公知のＳＴＩ(Shallow Trench Isolation)形成技術（溝型分離形成技術）により、酸化シリコン（ＳｉＯ２）よりなる素子分離絶縁層７を形成する。その後Ｐ－型半導体層２の一部上に保護絶縁膜３を、図１に示すように形成する。その後アノード、カソード各コンタクト層の上部保護膜３をエッチング開口し各電極１０、１１を形成する。以上の工程により本実施形態の受光素子部５０を形成することができる。
　ここで選択的に形成されるＰ＋型半導体領域５の平面レイアウトを工夫することで、動作特性（受光感度および高速応答性）の向上を図ることができる。図８、図９はＰ＋型半導体領域５の平面レイアウトの変形例を示す図である。図８においてはＰ＋型半導体領域５が受光素子部５０内の任意の中心点から渦巻き状に広がるように形成されている。また図９においてはＰ＋型半導体領域５が受光素子部５０に放射状に形成されている。後者では、特にＰ＋型半導体領域５が、受光素子部５０内の任意の中心点から放射状に設けられ、互いに隣接するＰ＋型半導体領域５パターンのＰＮ接合端部がＰ－型半導体層２を介してなす角度θが均等で、その領域に複数形成されている。ここで受光素子部５０に照射される入射光の断面形状は用途によらずほぼ円形もしくは楕円形を有しており、特に入射光が照射される受光素子部５０内の位置が安定している場合次のようにすることができる。即ち、入射光を前記平面レイアウトにおける受光素子部５０内の特定部に光照射するように設定することにより、この入射光の光径が変動した場合でも安定した特性を得ることができる。
　例えば図９の平面レイアウトにおいて受光素子部５０へ入射光の照射される位置が安定している場合、受光素子部５０内のＰ＋型半導体領域５の放射状パターンの中心点にレーザービームなどの照射光の中心対称点が来るように設定する。すると、入射光ビームの形状はほとんど変わらずに光径が変動しても、入射光の全照射面積に対するＰ＋型半導体領域５への照射面積の割合は常に一定となる。また受光素子の受光感度特性は入射光のフォトン数に依存するが、入射光に含まれるフォトン数は入射光のパワーに依存するため、入射光の光径が変動しても同一パワーであれば受光素子として得るフォトン数は同じである。
　このことからパワー一定の入射光において、入射光の全照射面積に対するＰ＋型半導体領域５への照射面積の割合が常に一定であれば入射光の光径が変動しても受光感度は常に一定となる。一方、入射光の光径の変動により前記割合が変動すると、それに伴いアバランシェ増幅動作を主として起こさせるＰ＋型半導体領域５の上部にあるＰ－型半導体層２の面積と、Ｐ＋型半導体領域５の間の上部にあるＰ－型半導体層２の面積との割合が変動する。すると、アバランシェ増幅動作に関与するフォトン数の割合も変動することとなるため受光感度は不安定となる。よって図８、図９のようにＰ＋型半導体領域５の平面レイアウトの工夫により、入射光の光径の変動に影響を受けずに常に一定の受光感度を得ることができることから、高精度で高速応答性・高受光感度を兼ね備えた受光素子形成が可能となる。
　なおＰ＋型半導体領域５の平面レイアウトは前記に限られない。一例として挙げたスリット状、渦巻き状、放射状に加え、それらの組み合わせにより構成されるレイアウトでもよい。また、それらにより想定し得るレイアウト、即ち受光素子部５０上の特定の点に対して中心対称なパターンあるいはｎ回回転対称なパターンであっても問題ない。例えば図１０に示すように、等間隔で平行にかつ縦横に配列されたスリット状の組み合わせにより構成される格子状のレイアウトであっても良い。この場合一方向のスリット状レイアウトに比べ、アバランシェ増幅動作に寄与するＰ＋型半導体領域５の上部に位置するＰ－型半導体層２の面積が増すことになる。このことから、例えば入射光の光信号パワーが比較的小さい場合でも電流増幅により受光感度の向上を図ることが出来る。
　また本実施形態の受光素子部５０と不純物の導電型を全て入れ替えても動作させることができる。さらにＰ－型半導体基板１の材料としてはシリコンが最も好ましいが、これに限らずシリコンゲルマニウム（ＳｉＧｅ）や化合物半導体など他の半導体であっても用いることは可能である。
　（第２の実施形態）
　図１１は本発明の第２の実施形態に係る光半導体装置（ＯＥＩＣ装置）を示す断面図である。本発明に係る光半導体装置における受光素子部５０は、前記したように公知の製造技術によって、マスクパターンによる選択的イオン注入などにより形成される。このため、バイポーラトランジスタやＭＯＳ(Metal Oxide Semiconductor)トランジスタなどと同一基板上に容易に集積化することが可能であり、互いに共通の工程により形成することが可能である。
　図１１において、Ｐ－型半導体基板１上には受光素子部５０の他にＮＰＮバイポーラトランジスタおよび縦型ＰＮＰトランジスタが設けられた第１のトランジスタ部６０と、ＣＭＯＳトランジスタが設けられた第２のトランジスタ部７０とが形成されている。受光素子部５０、第１のトランジスタ部６０、第２のトランジスタ部７０とは互いにＰ－型半導体基板１あるいはＮ＋型半導体領域１２にまで達する素子分離絶縁層７によって区画されている。
　以下第１のトランジスタ部６０および第２のトランジスタ部７０の構成を説明する。第１のトランジスタ部６０は、Ｎ型コレクタ部とＰ型ベース部とＮ型エミッタ部とを有するＮＰＮバイポーラトランジスタ（以下、ＮＰＮ－Ｔｒ）と、Ｐ型コレクタ部とＮ型ベース部とＰ型エミッタ部とを有するＰＮＰ縦型バイポーラトランジスタ（以下、縦型ＰＮＰ－Ｔｒ）とを含んでいる。ＮＰＮ－ＴｒのＮ型コレクタ部はＰ－型半導体層２中にＮ型不純物を拡散し形成したＮ型コレクタ領域１４と、コレクタコンタクトとしてのＮ＋型半導体領域１２およびＮ型半導体領域１３と、Ｎ型半導体領域１３の上に形成されたコレクタ電極１８とで構成されている。Ｐ型ベース部はＰ型半導体領域により構成される活性ベース層１５と、Ｐ＋型半導体領域のベースコンタクト領域１６と、ベースコンタクト領域１６の上に形成されたベース電極２０とで構成されている。Ｎ型エミッタ部は活性ベース層１５の上に形成されたＮ型不純物を含むエミッタ領域１７と、エミッタ領域１７上に形成され、高濃度のＮ型不純物が導入された多結晶半導体層４０と、多結晶半導体層４０の上に形成されたＮ型エミッタ電極１９とで構成されている。
　縦型ＰＮＰ－ＴｒのＰ型コレクタ部は、コレクタコンタクトとなるＰ＋型半導体領域２１と、Ｐ＋型半導体領域２１の上に形成され、素子分離絶縁層７に囲まれたＰ型半導体領域２２と、Ｐ型半導体領域２２の上に形成されたＰ型コレクタ電極２６とで構成されている。Ｎ型ベース部は、Ｎ型半導体領域２９上に形成されたＮ型活性ベース領域２３と、Ｎ型活性ベース領域２３に接し、Ｎ型半導体領域２９上に形成されたＮ型コンタクトベース領域２４と、ベース電極２８とで構成されている。Ｐ型エミッタ部はＮ型活性ベース領域２３上に形成されたＰ型エミッタ領域２５と、Ｐ型エミッタ領域２５上に形成された多結晶半導体層４１と、多結晶半導体層４１上に形成されたエミッタ電極２７とで構成されている。
　本発明の受光素子部５０によれば、トランジスタ特性に影響を与えるＰ－型半導体層２を厚くすることなくアバランシェ増幅動作により受光特性の向上が図れる。従って、受光素子特性を満足するためにバイポーラトランジスタの特性に最適化されたＰ－型半導体層２の厚さを変更することがなくなり、受光素子構造に束縛されないバイポーラトランジスタの設計が可能となる。
　次に第２のトランジスタ部７０は、Ｎチャネル型およびＰチャネル型のＭＯＳトランジスタを含んでいる。各々のＭＯＳトランジスタ同士は素子分離絶縁層７により分離されている。各々の拡散層はＰ－型半導体層２の上部に形成されており、Ｎ型ソース領域３３、Ｎ型ドレイン領域３２およびゲート電極となるＮ型多結晶半導体層４３がＮチャネル型ＭＯＳトランジスタを構成している。またＰ型ソース領域３１、Ｐ型ドレイン領域３０、およびゲート電極となるＰ型多結晶半導体層４２がＰチャネル型ＭＯＳトランジスタを構成している。なお、参照番号３４～３７は、Ｎチャネル、Ｐチャネル型ＭＯＳトランジスタのソース領域、ドレイン領域に形成された電極を示している。
　本発明の受光素子部５０を用いれば、同一基板上にＭＯＳトランジスタの形成も可能となり、以上のような構成をとることで、ワイヤボンディングなどの寄生容量や外乱ノイズを低減することができる。そのため、高速応答性・高受光感度特性を有する受光素子の性能を十分に活かした光半導体装置を実現することが可能となる。
　以上説明したように、本発明によれば、電流増幅動作による高受光感度化と、寄生容量・寄生抵抗の低減による高速応答性が実現でき、さらに広域の波長光に対して高い受光特性を有することから、複数種の光を用いた光ディスクの光検出器等に有用である。
　　１　Ｐ－型半導体基板
　　２　Ｐ－型半導体層
　　３　保護絶縁膜
　　４　Ｐ＋型半導体領域
　　５　選択的に形成されたＰ＋型半導体領域
　　６　Ｐ＋型半導体領域
　　７　素子絶縁分離層
　　８　Ｎ＋型半導体領域
　　９　Ｎ＋型半導体領域
　１０　アノード電極
　１１　カソード電極
　５０　受光素子部
　６０　第１のトランジスタ部
　７０　第２のトランジスタ部
　８１　Ｐ型半導体基板
　８２　Ｎ＋型半導体層
　８３　Ｐ－型半導体層
　８４　Ｐ＋型半導体層
　８５　Ｐ＋＋型半導体層
　８６　Ｎ＋＋型半導体層
　８７　アノード電極
　８８　カソード電極
　８９　本構造の受光素子における受光領域
　９０　選択的に形成されたＰ＋型半導体層
　９１　素子絶縁分離層
１００　表面保護膜層
１０１　等電位線
１０２　電気力線

Claims (22)

  1. 　入射光信号を電流信号に変換するとともに前記電流信号の増幅動作をする受光素子を備えた光半導体装置であって、
    　　前記受光素子は：
    　第１導電型の半導体基板上に設けられた第１導電型を有する半導体層と、
    　前記半導体層の所定の領域が素子分離領域によって区画されて形成された第１導電型を有する第１半導体領域と、
    　前記第１半導体領域上に設けられ、第２導電型を有する第２半導体領域と、
    　前記素子分離領域により前記第１半導体領域および前記第２半導体領域と分離された前記半導体層の領域に設けられ、第１導電型を有する第３半導体領域と、
    　前記半導体基板と前記第３半導体領域の間に設けられ、第１導電型を有する第４半導体領域と、
    　前記半導体基板と前記第１半導体領域とに跨って設けられ、その上部が前記第１半導体領域の所定の深さまで貫入し、第１導電型を有する第５半導体領域とを備え、
    　前記第２半導体領域と前記第３半導体領域の表面部との間に逆方向電圧を印加することによって前記増幅動作を行う
    ことを特徴とする、光半導体装置。
  2. 　前記第５半導体領域の上部の前記第１半導体領域における深さは、前記逆方向電圧が印加されたとき、前記第１半導体領域の、前記第５半導体領域よりも上の部分で、前記電流信号のアバランシェ増幅が生じる深さである、請求項１に記載の光半導体装置。
  3. 　前記第５半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度より高い、請求項１に記載の光半導体装置。
  4. 　前記第５半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度より高い、請求項２に記載の光半導体装置。
  5. 　前記第５半導体領域は、前記第１半導体領域内に複数の領域に分離されて配置された、請求項１に記載の光半導体装置。
  6. 　前記第５半導体領域は、前記第１半導体領域内に複数の領域に分離されて配置された、請求項２に記載の光半導体装置。
  7. 　前記第４半導体領域は、前記第１半導体領域内まで延長され、前記第５半導体領域と接続されている、請求項１に記載の光半導体装置。
  8. 　前記第４半導体領域は、前記第１半導体領域内まで延長され、前記第５半導体領域と接続されている、請求項２に記載の光半導体装置。
  9. 　前記第４半導体領域は、前記第１半導体領域内まで延長され、前記第５半導体領域と接続されている、請求項３に記載の光半導体装置。
  10. 　前記第４半導体領域は、前記第１半導体領域内まで延長され、前記第５半導体領域と接続されている、請求項４に記載の光半導体装置。
  11. 　前記第４半導体領域は、前記第１半導体領域内まで延長され、前記第５半導体領域と接続されている、請求項５に記載の光半導体装置。
  12. 　前記第４半導体領域は、前記第１半導体領域内まで延長され、前記第５半導体領域と接続されている、請求項６に記載の光半導体装置。
  13. 　前記第５半導体領域の平面レイアウトが、渦巻き状、もしくはそれを含む形状である、請求項１に記載の光半導体装置。
  14. 　前記第５半導体領域の平面レイアウトが、渦巻き状、もしくはそれを含む形状である、請求項２に記載の光半導体装置。
  15. 　前記第５半導体領域の平面レイアウトが、放射状、もしくはそれを含む形状である、請求項１に記載の光半導体装置。
  16. 　前記第５半導体領域の平面レイアウトが、放射状、もしくはそれを含む形状である、請求項２に記載の光半導体装置。
  17. 　前記第５半導体領域の平面レイアウトが、入射光の照射面積に対する第５半導体領域の面積率が常に一定になる形状である、請求項１に記載の光半導体装置。
  18. 　前記第５半導体領域の平面レイアウトが、入射光の照射面積に対する第５半導体領域の面積率が常に一定になる形状である、請求項２に記載の光半導体装置。
  19. 　前記第５半導体領域の平面レイアウトが、入射光の照射面積に対する第５半導体領域の面積率が常に一定になる形状である、請求項３に記載の光半導体装置。
  20. 　前記第５半導体領域の平面レイアウトが、入射光の照射面積に対する第５半導体領域の面積率が常に一定になる形状である、請求項４に記載の光半導体装置。
  21. 　前記第５半導体領域の平面レイアウトが、入射光の照射面積に対する第５半導体領域の面積率が常に一定になる形状である、請求項５に記載の光半導体装置。
  22. 　前記第５半導体領域の平面レイアウトが、入射光の照射面積に対する第５半導体領域の面積率が常に一定になる形状である、請求項６に記載の光半導体装置。
PCT/JP2009/005313 2008-10-22 2009-10-13 光半導体装置 WO2010047058A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/838,937 US20100282948A1 (en) 2008-10-22 2010-07-19 Optical semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008271798A JP2010103221A (ja) 2008-10-22 2008-10-22 光半導体装置
JP2008-271798 2008-10-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/838,937 Continuation US20100282948A1 (en) 2008-10-22 2010-07-19 Optical semiconductor device

Publications (1)

Publication Number Publication Date
WO2010047058A1 true WO2010047058A1 (ja) 2010-04-29

Family

ID=42119113

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/005313 WO2010047058A1 (ja) 2008-10-22 2009-10-13 光半導体装置

Country Status (3)

Country Link
US (1) US20100282948A1 (ja)
JP (1) JP2010103221A (ja)
WO (1) WO2010047058A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047781A (ja) * 2018-09-19 2020-03-26 株式会社東芝 光検出素子、光検出器、光検出システム、ライダー装置及び車
WO2021059687A1 (ja) * 2019-09-26 2021-04-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法、並びに電子機器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2736084B1 (en) 2012-11-22 2018-09-19 IMEC vzw Avalanche photodetector element with increased electric field strength
JP6967755B2 (ja) * 2018-03-30 2021-11-17 パナソニックＩｐマネジメント株式会社 光検出器
US20230011366A1 (en) * 2019-12-16 2023-01-12 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus
DE102021200828A1 (de) * 2021-01-29 2022-08-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Fotodiode mit orthogonalem Schichtaufbau
CN114927535B (zh) * 2022-05-20 2023-09-22 无锡鉴微华芯科技有限公司 具有双三维全包围保护环的x射线检测器及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218774A (ja) * 1985-07-18 1987-01-27 Sanyo Electric Co Ltd 受光半導体装置
JPH1145988A (ja) * 1997-05-27 1999-02-16 Hamamatsu Photonics Kk ＢｉＣＭＯＳ内蔵受光半導体装置
JP2000252507A (ja) * 1999-02-26 2000-09-14 Hamamatsu Photonics Kk 光ピックアップ用半導体受光素子
JP2000252512A (ja) * 1999-02-25 2000-09-14 Siird Center:Kk Ｐｉｎフォトダイオード
JP2003532296A (ja) * 2000-04-20 2003-10-28 ディジラッド・コーポレーション 改良された裏面照射フォトダイオードアレイ
JP2006128592A (ja) * 2004-10-28 2006-05-18 Samsung Electro Mech Co Ltd 多波長受光素子及びその製造方法
JP2006165487A (ja) * 2004-12-08 2006-06-22 Samsung Electro Mech Co Ltd 受光素子およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142559A (ja) * 1983-12-29 1985-07-27 Fujitsu Ltd プログラマブル・リ−ド・オンリ・メモリ
AU2185499A (en) * 1998-01-30 1999-08-16 Hamamatsu Photonics K.K. Light-receiving semiconductor device with buit-in bicmos and avalanche photodiode
JP4342142B2 (ja) * 2002-03-22 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体受光素子
JP3912226B2 (ja) * 2002-08-26 2007-05-09 住友電気工業株式会社 ｐ型ＧａＡｓ基板ＺｎＳｅ系フォトダイオードおよびｐ型ＧａＡｓ基板ＺｎＳｅ系アバランシェフォトダイオード
JP4083553B2 (ja) * 2002-11-28 2008-04-30 松下電器産業株式会社 光半導体装置
DE602004003459T2 (de) * 2003-12-16 2007-03-15 Matsushita Electric Industrial Co., Ltd., Kadoma Optischer Halbleiter und Verfahren zu seiner Herstellung
JP4671981B2 (ja) * 2007-03-20 2011-04-20 パナソニック株式会社 光半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218774A (ja) * 1985-07-18 1987-01-27 Sanyo Electric Co Ltd 受光半導体装置
JPH1145988A (ja) * 1997-05-27 1999-02-16 Hamamatsu Photonics Kk ＢｉＣＭＯＳ内蔵受光半導体装置
JP2000252512A (ja) * 1999-02-25 2000-09-14 Siird Center:Kk Ｐｉｎフォトダイオード
JP2000252507A (ja) * 1999-02-26 2000-09-14 Hamamatsu Photonics Kk 光ピックアップ用半導体受光素子
JP2003532296A (ja) * 2000-04-20 2003-10-28 ディジラッド・コーポレーション 改良された裏面照射フォトダイオードアレイ
JP2006128592A (ja) * 2004-10-28 2006-05-18 Samsung Electro Mech Co Ltd 多波長受光素子及びその製造方法
JP2006165487A (ja) * 2004-12-08 2006-06-22 Samsung Electro Mech Co Ltd 受光素子およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047781A (ja) * 2018-09-19 2020-03-26 株式会社東芝 光検出素子、光検出器、光検出システム、ライダー装置及び車
WO2021059687A1 (ja) * 2019-09-26 2021-04-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法、並びに電子機器

Also Published As

Publication number Publication date
US20100282948A1 (en) 2010-11-11
JP2010103221A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
US8030728B2 (en) Optical semiconductor device
US9236519B2 (en) Geiger-mode avalanche photodiode with high signal-to-noise ratio, and corresponding manufacturing process
WO2010047058A1 (ja) 光半導体装置
US7211829B2 (en) Semiconductor photodetector device
US8476730B2 (en) Geiger-mode photodiode with integrated and JFET-effect-adjustable quenching resistor, photodiode array, and corresponding manufacturing method
JP4671981B2 (ja) 光半導体装置
US7863701B2 (en) Optical semiconductor device and method for manufacturing the same
JP5007614B2 (ja) Ｐｉｎフォトダイオード
JP2010278045A (ja) 光半導体装置
US20090115016A1 (en) Optical semiconductor device and method for manufacturing the same
JP2009033043A (ja) 光半導体装置
GB2436756A (en) Light-sensitive component with increased blue sensitivity, method for the production thereof, and operating method
US20090261441A1 (en) Optical semiconductor device
US20070284624A1 (en) Optical semiconductor device with sensitivity improved
JP4835658B2 (ja) Ｐｉｎフォトダイオードおよびその製造方法
JP2005159366A (ja) フォトダイオード及びその製造方法
JP2006210494A (ja) 光半導体装置
JP2004087979A (ja) 受光素子およびその製造方法並びに回路内蔵型受光素子
JP4502996B2 (ja) フォトダイオード
JP2005158834A (ja) 光半導体装置
JP4100474B2 (ja) 光半導体装置及びその製造方法
JP4058034B2 (ja) 光半導体装置
KR101707897B1 (ko) 실리콘 광 증배 소자
JP4459472B2 (ja) 光検出器
JPWO2006095381A1 (ja) 光電変換素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09821758

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09821758

Country of ref document: EP

Kind code of ref document: A1