JP2006128592A - 多波長受光素子及びその製造方法 - Google Patents

多波長受光素子及びその製造方法 Download PDF

Info

Publication number
JP2006128592A
JP2006128592A JP2005015741A JP2005015741A JP2006128592A JP 2006128592 A JP2006128592 A JP 2006128592A JP 2005015741 A JP2005015741 A JP 2005015741A JP 2005015741 A JP2005015741 A JP 2005015741A JP 2006128592 A JP2006128592 A JP 2006128592A
Authority
JP
Japan
Prior art keywords
concentration
conductivity type
semiconductor layer
intrinsic semiconductor
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005015741A
Other languages
English (en)
Inventor
Joo Yul Ko
コ・ジュヨル
Shin Jae Kang
カン・シンゼ
Kyoung Soo Kwon
クォン・ギョンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2006128592A publication Critical patent/JP2006128592A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】様々な波長の光線に対して効率的に電気信号へ変換することが可能な多波長受光素子及びその製造方法を提供する。
【解決手段】多波長受光素子は、第１導電型基板と、前記第１導電型基板上に位置した第１真性半導体層と、前記第１真性半導体層上に位置した高濃度第２導電型埋込層と、前記高濃度第２導電型埋込層上に位置した第２真性半導体層と、前記第２真性半導体層に浅く形成された多数の高濃度第１導電型フィンガー領域とを含んでなり、前記第１導電型と第２導電型は極性が互いに反対である。
【選択図】図４

Description

本発明は、多波長受光素子及びその製造方法に係り、より詳しくは、ＣＤ、ＣＶＤ及びＢＤなどの光再生装置の光ピックアップに適するように様々な波長の光線を検出することが可能な多波長受光素子及びその製造方法に関する。
最近、メディア産業の発達に伴い、高容量の記憶装置に対する需要が増加する趨勢にある。したがって、音楽を録音して聞いた磁気テープを代替するためにデジタルサンプリング方式のＣＤ(Compact Disc)系列が登場した。このＣＤ系列は波長７８０ｎｍを用いて直径１２ｃｍのＣＤメディアで６５０ＭＢ容量を実現した。
ところが、デジタルビデオに対する需要が増加するにつれて、波長６５０ｎｍを用いたＤＶＤ(Digital Versatile Disc)系列が登場して約４．７ＧＢの容量を実現した。これにより、このようなＤＶＤはＳＤ(Super Density)級画質を２時間以上録画できるようになった。
また、これらのＣＤとＤＶＤに同時に対応できるように、様々な波長の光信号を受光して電気信号に変換させる受光素子のフォトダイオード(photodiode)、及び受光素子から出力される電気信号を増幅して出力させる光電集積回路(photodiode integrated circuit:ＰＤＩＣ)が研究されてきた。
図１は従来の２波長受光素子の断面図である。図１の２波長受光素子はＣＤとＤＶＤに同時に対応できる受光素子である。図２はシリコン表面からの深さによる様々な波長の光線強度の変化を示すグラフである。
図１に示すように、従来の２波長受光素子は、シリコン基板１１、高濃度Ｐ型（Ｐ＋）埋込層(heavily-doped P-type buried-layer)１２、Ｐ型エピタキシャル層(P-type epitaxial layer)１３、Ｎ型エピタキシャル層(N-type epitaxial layer)１４及び高濃度Ｎ型（Ｎ＋）層(heavily-doped N-type layer)１５からなり、高濃度Ｐ型埋込層１２、Ｐ型エピタキシャル層１３、Ｎ型エピタキシャル層１４及び高濃度Ｎ型層１５が垂直のＰＩＮ構造を形成する。この従来の２波長受光素子は、Ｐ型エピタキシャル層１３とＮ型エピタキシャル層１４によって形成される空乏層(depletion region)で波長７８０ｎｍと６５０ｎｍを吸収して電気信号を変換させる。
しかし、段々放送の需要がＳＤ級画質からＨＤ(High Definition)級画質へとＤＶＤ級以上の音質を追求することになった。このようなＨＤ級画質とＤＶＤ級以上の音質を録画及び再生するために、光記録密度を高めることが必要となった。
これを解決するために、短波長（たとえば、約４０５ｎｍの波長）系列のレーザを使用し、対物レンズの開口数(numerical aperture)を大きくすることにより、光線のスポットサイズ(spot size)を最小化させて光記録密度を増加させるＢＤ(Blue-ray Disc)技術が研究されている。このような約４０５ｎｍの短波長は、図２に示すように、シリコン表面から０．１μｍの深さで大部分の吸収がなされる。
ところが、図１に示した従来の２波長受光素子は、表面である高濃度Ｎ型層で電気場が存在しないために発生したキャリアの拡散による移動速度が低く、発生した電子−正孔対(electron-hole pair)が表面再結合(surface recombination)（たとえば、キャリアがダングリングボンド(dangling bond)と結合）によって消滅するため、波長約４０５ｎｍの光線を使用することができないという問題点があった。
かかる問題点を解決するために、約４０５ｎｍの短波長に効率的な受光素子が研究されている。
図３は従来の青色光線受光素子の断面図である。図３の青色光線受光素子は特許文献１に開示されている。
図３に示すように、特許文献１に開示された受光素子は、Ｎ型シリコン基板２１、その上に形成されたＮ型エピタキシャル成長層２２、Ｎ型エピタキシャル成長層２２の受光部内に形成された複数のＰ型不純物拡散層２３、及び凹部を有する絶縁膜２４（すなわち、ＳｉＯ２）から構成されている。この特許文献１に開示された受光素子は、約４０５ｎｍの青色光線が吸収されて発生したキャリアが、表面方向ではない内部へ移動して電気信号を発生させるため、約４０５ｎｍの青色光線に対して比較的効率的であるという利点がある。
しかしながら、特許文献１に開示された受光素子は、波長７８０ｎｍと６５０ｎｍの吸収効率が低いため、ＣＤまたはＤＶＤに対応することが難しいという問題点があった。
特開平９−２９８３０８号公報
そこで、本発明は、かかる問題点を解決するためのもので、その目的は、様々な波長の光線に対して効率的に電気信号へ変換することが可能な多波長受光素子及びその製造方法を提供することにある。
上記課題を解決するために、本発明の第１観点によれば、第１導電型基板と、前記第１導電型基板上に位置した第１真性半導体層と、前記第１真性半導体層上に位置した高濃度第２導電型埋込層と、前記高濃度第２導電型埋込層上に位置した第２真性半導体層と、前記第２真性半導体層に浅く形成された多数の高濃度第１導電型フィンガー領域（Ｆｉｎｇｅｒ）とを含み、前記第１導電型と第２導電型は極性が互いに反対である、多波長受光素子を提供する。
本発明の第１観点に係る多波長受光素子の前記第１真性半導体層の厚さが３μｍ〜２０μｍであり、前記高濃度第２導電型埋込層の厚さが１μｍ〜４μｍであり、前記第２真性半導体層の厚さが０．８μｍ〜３μｍであり、前記高濃度第１導電型フィンガー領域の幅が４μｍ以下であり、前記高濃度第１導電型フィンガー領域間の間隔が８．４μｍ以下であることが好ましい。
本発明の第１観点に係る多波長受光素子の前記第１導電型基板の不純物の濃度が１０１６ｃｍ−３以上であり、前記第１真性半導体層の不純物の濃度が１０１４ｃｍ−３以下であり、前記高濃度第２導電型埋込層の不純物の濃度が１０１６ｃｍ−３以上であり、前記第２真性半導体層の不純物の濃度が１０１５ｃｍ−３以下であり、前記高濃度第１導電型フィンガー領域の不純物の濃度が１０１３ｃｍ−３以上であることが好ましい。
前記課題を解決するために、本発明の第２観点に係る多波長受光素子は、第１導電型基板と、前記第１導電型基板上に位置した真性半導体層と、前記真性半導体層に浅く形成された多数の高濃度第２導電型フィンガー領域とを含み、前記第２導電型と第１導電型はドーピング状態が互いに反対であることを特徴とする。
本発明の第２観点に係る多波長受光素子は、前記第１導電型基板と前記真性半導体層との間に位置した高濃度第１導電型埋込層をさらに含むことが好ましい。
本発明の第２観点に係る多波長受光素子の前記真性半導体層の厚さが０．８μｍ〜３μｍであり、前記高濃度第２導電型フィンガー領域の幅が４μｍ以下であり、前記高濃度第２導電型フィンガー領域間の間隔が８．４μｍ以下であることが好ましい。
本発明の第２観点に係る多波長受光素子の前記第１導電型基板の不純物の濃度が１０１６ｃｍ−３以上であり、前記真性半導体層の不純物の濃度が１０１５ｃｍ−３以下であり、前記高濃度第２導電型フィンガー領域の不純物の濃度が１０１３ｃｍ−３以上であることが好ましい。
前記課題を解決するために、本発明の第１観点に係る多波長受光素子の製造方法は、（Ａ）第１導電型基板上に第１真性半導体層を形成する段階と、（Ｂ）前記第１真性半導体層の上部に高濃度第２導電型埋込層を形成する段階と、（Ｃ）前記高濃度第２導電型埋込層上に第２真性半導体層を形成する段階と、（Ｄ）前記第２真性半導体層に多数の高濃度第１導電型フィンガー領域を浅く形成する段階とを含むことを特徴とする。
前記課題を解決するために、本発明の第２観点に係る多波長受光素子の製造方法は、（Ａ）第１導電型基板上に真性半導体層を形成する段階と、（Ｂ）前記真性半導体層に多数の高濃度第２導電型フィンガー領域を浅く形成する段階とを含むことを特徴とする。
本発明の第２観点に係る多波長受光素子の製造方法は、（Ｃ）前記（Ａ）段階以後、前記第１導電型基板の上部に高濃度第１導電型埋込層を形成する段階をさらに含むことが好ましい。
本発明は、様々な波長の光線を効率よく吸収して電気信号に変換させることが可能な多波長受光素子及びその製造方法を提供する。
したがって、本発明に係る多波長受光素子及びその製造方法は、様々な波長の光線に対して優れた光電変換効率を示す多波長受光素子を提供するので、ＣＤ、ＤＶＤ及びＢＤなどが一体化した光再生装置に適用することができるという効果がある。
特に、本発明に係る多波長受光素子及びその製造方法は、短波長の青色光線に対して非常に優れた光電変換効率を示す多波長受光素子を提供するので、ＨＤ級画質とＤＶＤ級以上の音質を提供する高容量の光再生装置に適用することができるという効果がある。
以下、添付図面を参照しながら本発明の多波長受光素子及びその製造方法について詳細に説明する。
図４は本発明の第１実施形態に係る３波長受光素子の断面図である。
図４に示すように、本発明に係る３波長受光素子１００は、第１導電型基板１１０と、前記第１導電型基板１１０上に位置した第１真性半導体層(first intrinsic layer)１２０と、前記第１真性半導体層１２０上に位置した高濃度第２導電型埋込層(heavily-doped second-type buried-layer)１３０と、前記高濃度第２導電型埋込層１３０上に位置した第２真性半導体層(second intrinsic layer)１４０と、前記第２真性半導体層１４０に浅く形成される多数の高濃度第１導電型フィンガー領域１５０とを含んでなる。ここで、前記第１導電型と第２導電型はドーピング状態が互いに反対である（たとえば、第１導電型がＰ型であれば、第２導電型はＮ型である。）。また、本発明に係る３波長受光素子１００は、光線が表面から反射されないように、前記第２真性半導体層１４０及び前記高濃度第１導電型フィンガー領域１５０上に位置した無反射コーティング層１６０をさらに含むことが好ましい。
第１導電型基板１１０は、シリコンに基盤をおいた基板を使用することが好ましい。たとえば、第１導電型基板１１０はＰ型またはＮ型シリコン基板を使用することができる。
また、第１導電型基板１１０にドープされた不純物の濃度は１０１６ｃｍ−３以上であることが好ましい。もしこの濃度より低い濃度の不純物が第１導電型基板１１０にドープされると、第１導電型基板１１０の抵抗増加により周波数特性が下落するという問題が発生する。
第１真性半導体層１２０は、シリコンに基盤をおいた物質からなり、ＣＶＤ(Chemical Vapor Deposition)法によって第１導電型基板１１０上にエピタキシャル成長(epitaxial growth)させて形成することが好ましい。この際、第１導電型基板１１０と第１真性半導体層１２０の格子整合(lattice match)のために、第１真性半導体層１２０はシリコン結晶と類似の格子定数(lattice constant)を有するシリコン、シリコンカーバイド（ＳｉＣ）またはダイアモンドから構成できる。
また、第１真性半導体層１２０は、第１導電型基板１１０及び高濃度第２導電型埋込層１３０と共にＰＩＮ構造を形成して波長６５０ｎｍ及び７８０ｎｍの光線を吸収して電気信号に変換させることができ、主に波長７８０ｎｍの光線を吸収して電気信号に変換させる役割をする。この際、第１真性半導体層１２０は、波長７８０ｎｍの光線が十分吸収できるように約３μｍ〜２０μｍの厚さを有することが好ましい。
また、十分な抵抗を有する限り、第１真性半導体層１２０は、エピタキシャル成長過程で若干の不純物を注入して成長させることができる。この際、第１真性半導体層１２０の不純物の濃度は１０１４ｃｍ−３以下であることが好ましい。もし、この濃度より高い濃度の不純物が第１真性半導体層１２０にドープされると、波長７８０ｎｍの光線に対する周波数特性が下落するという問題が発生する。
高濃度第２導電型の埋込層１３０は、III族またはＶ族元素をイオン注入(ion implantation)法によって第１真性半導体層１２０の上部に注入して形成することが好ましい。この際、第２導電型埋込層１３０は約１μｍ〜４μｍの厚さに形成することが好ましい。
また、高濃度第２導電型埋込層１３０にドープされた不純物の濃度は１０１６ｃｍ−３以上であることが好ましい。もし、この濃度より低い濃度の不純物が第２導電型埋込層１３０にドープされると、第２導電型埋込層１３０の抵抗増加によって周波数特性が下落するという問題が発生する。
第２真性半導体層１４０は、シリコンに基盤をおいた物質からなり、ＣＶＤ法を用いて第２導電型埋込層１３０上にエピタキシャル成長させて形成することが好ましい。上述した第１真性半導体層１２０と同様に、高濃度第２導電型埋込層１３０と第２真性半導体層１４０の格子整合のために、第２真性半導体層１４０もシリコン、シリコンカーバイドＳｉＣまたはダイアモンドから構成できる。
また、第２真性半導体層１４０は、高濃度第２導電型埋込層１３０及び高濃度第１導電型フィンガー領域１５０と共にフィンガー形状フォトダイオード(fingered photo diode)を形成し、波長４０５ｎｍ、６５０ｎｍ及び７８０ｎｍの光線を吸収して電気信号に変換させることができ、主に波長６５０ｎｍ及び４０５ｎｍの光線を吸収して電気信号に変換させる役割をする。この際、第２真性半導体層１４０は、波長６５０ｎｍ及び４０５ｎｍの光線が十分吸収できるように約０．８μｍ〜３μｍの厚さを有することが好ましい。ここで、波長６５０ｎｍの光線は全て第２真性半導体層１４０に吸収され、波長４０５ｎｍの光線は点線で表示された領域の空乏領域(depletion region)に殆ど吸収される。
また、十分な抵抗を有する限り、第２真性半導体層１４０は、エピタキシャル成長過程で若干の不純物を注入して成長させることができる。この際、第２真性半導体層１４０の不純物の濃度は１０１５ｃｍ−３以下であることが好ましい。もしこの濃度より高い濃度の不純物が第２真性半導体層１４０にドープされると、波長６５０ｎｍの光線に対する周波数特性が下落するという問題が発生する。
高濃度第１導電型フィンガー領域１５０は、III族またはＶ族元素をイオン注入法によって第２真性半導体層１４０に浅く注入して形成することが好ましい。ここで、高濃度第１導電型フィンガー領域１５０は、フィンガー状のように第２真性半導体層１４０に長く形成される。
また、高濃度第１導電型フィンガー領域１５０にドープされた不純物の濃度は１０１３ｃｍ−３以上であることが好ましい。
また、高濃度第１導電型フィンガー領域１５０の幅Ｗ１は０．３μｍ〜４μｍであることが好ましい。ここで、高濃度第１導電型フィンガー領域１５０の幅Ｗ１を０．３μｍより小さくしても、本発明に係る３波長受光素子１００の特性を有するのに特に制限はないが、現在半導体製造工程の最小設計寸法より小さいため製作し難いという問題が発生する。一方、高濃度第１導電型フィンガー領域１５０の幅Ｗ１を４μｍより大きくする場合、全体受光素子の大きさに比べてフィンガー領域の大きさがあまり大きいため、フィンガー領域の効果（すなわち、点線で表示された空乏領域）が低下するという問題が発生する。
また、高濃度第１導電型フィンガー領域１５０間の間隔Ｓ１は０．６μｍ〜８．４μｍであることが好ましい。ここで、高濃度第１導電型フィンガー領域１５０間の間隔Ｓ１は０．６μｍより小さくしても、本発明に係る３波長受光素子１００の特性を有するのに特に制限はないが、現在半導体製造工程の最小設計寸法より小さいため製作し難いという問題が発生する。一方、高濃度第１導電型フィンガー領域１５０間の間隔Ｓ１を８．４μｍより大きくする場合、波長４０５ｎｍ及び６５０ｎｍの光線に対する効率が低下するという問題が発生する。
無反射コーティング層１６０は、光線の波長に応じて適正の厚さに形成することが好ましい。本発明に係る３波長受光素子１００が３つの互いに異なる波長（すなわち、４０５ｎｍ、６５０ｎｍ及び７８０ｎｍの波長）を受光するので、多層構造で無反射コーティング層１６０を形成することが好ましい。
図５は図４の３波長受光素子を備えた光電集積回路の断面図である。ここで、第１導電型はＰ型で、第２導電型はＮ型である。図５に示すように、これは、電気信号を受光素子の外部に伝送するためのバイポーラトランジスタ(bipolar transistor)の製作において、第１導電型をＰ型、第２導電型をＮ型にすることが、第１導電型をＮ型、第２導電型をＰ型にすることより容易であり、それによる電気的特性も優れるためである。
図５に示すように、本発明に係る光電集積回路は、Ｐ型基板１１１、第１真性半導体層１２１、高濃度Ｎ型埋込層１３１、第２真性半導体層１４１、多数の高濃度Ｐ型フィンガー領域１５１及び無反射コーティング層１６１を含む３波長受光素子を備える。
また、本発明に係る３波長受光素子を備えた光電集積回路は、高濃度Ｎ型埋込層１３１の両側に形成された高濃度Ｐ型埋込層１７１、第２真性半導体層１４１の両側にそれぞれ内方から外方に向かう順序で形成されるＮ型ウェル１７２とＰ型ウェル１７３、前記Ｎ型ウェル１７２とＰ型ウェル１７３にそれぞれ浅く形成された高濃度Ｎ型電極１７４と高濃度Ｐ型電極１７５、並びに前記高濃度Ｎ型電極１７４及び高濃度Ｐ型電極１７５に連結され、外部に電気信号を連結する回路層１７６とをさらに含む。
図６ａ〜図６ｄは図４の３波長受光素子の製造方法の流れを示す断面図である。
図６ａに示すように、第１導電型基板１１０上にＣＶＤ法によって第１真性半導体層１２０をエピタキシャル成長させる。
ここで、第１導電型基板１１０は、不純物が１０１６ｃｍ−３以上の濃度でドープされたＰ型またはＮ型シリコン基板１１０を使用することが好ましい。
また、第１真性半導体層１２０は、濃度１０１４ｃｍ−３以下の不純物を含有して十分な抵抗を有するようにエピタキシャル成長させることが好ましく、その後形成される第２導電型埋込層１３０の厚さを考慮して約４μｍ〜２４μｍの厚さに形成することが好ましい。
図６ｂに示すように、第１真性半導体層１２０の上部にイオン注入法を用いてIII族またはＶ族元素を注入することにより、高濃度第２導電型埋込層１３０を形成する。
ここで、高濃度第２導電型埋込層１３０の不純物の濃度が１０１６ｃｍ−３以上となるようにIII族またはＶ族イオンを注入することが好ましく、また、高濃度第２導電型埋込層１３０の厚さが約１μｍ〜４μｍとなるようにイオンの運動エネルギーを適切に調節して注入することが好ましい。
図６ｃに示すように、高濃度第２導電型埋込層１３０上にＣＶＤ法によって第２真性半導体層１４０をエピタキシャル成長させる。
ここで、第２真性半導体層１４０は、濃度１０１５ｃｍ−３以下の不純物を含有して十分な抵抗を有するようにエピタキシャル成長させることが好ましく、約０．８μｍ〜３μｍの厚さに形成することが好ましい。
図６ｄに示すように、第２真性半導体層１４０にイオン注入法を用いてIII族またはＶ族元素を注入することにより、多数の高濃度第１導電型フィンガー領域１５０を薄く形成する。
ここで、高濃度第１導電型フィンガー領域１５０の不純物の濃度が１０１３ｃｍ−３以上となるようにIII族またはＶ族イオンを注入することが好ましく、また、高濃度第１導電型フィンガー領域１５０が浅く形成されるようにイオンの運動エネルギーを適切に調節して注入することが好ましい。
この際、それぞれの高濃度第１導電型フィンガー領域１５０の幅は０．３μｍ〜４μｍとすることが好ましく、高濃度第１導電型フィンガー領域１５０間の間隔は０．６μｍ〜８．４μｍとすることが好ましい。
その後、波長４０５ｎｍ、６５０ｎｍ及び７８０ｎｍの光線に対する反射率を最小化させるように第２真性半導体層１４０及び高濃度第１導電型フィンガー領域１５０上に無反射コーティング層１６０を形成する。
表１は本発明の第１実施形態に係る３波長受光素子の光電変換効率及び周波数特性を列挙したものである。ここで、３波長受光素子は、約３８０μｍの厚さ及び約１０１８ｃｍ−３の濃度を有するＰ型シリコン基板、前記Ｐ型シリコン基板上に位置し、約１０μｍの厚さ及び約１０１３ｃｍ−３の濃度を有するＰ型真性半導体層、前記Ｐ型真性半導体層上に位置し、約２μｍの厚さ及び約１０１７ｃｍ−３の濃度を有する高濃度Ｎ型埋込層、及び前記高濃度Ｎ型埋込層上に位置し、約１．３μｍの厚さ及び約１０１４ｃｍ−３の濃度を有するＮ型真性半導体層を含むように製作された。
Figure 2006128592
表１に示すように、本発明に係る３波長受光素子は、波長４０５ｎｍ、６５０ｎｍ及び７８０ｎｍの光線に対して優れた光電変換効率を示す。特に、波長４０５ｎｍの光線に対して非常に優れた光電変換効率（理論的に、波長４０５ｎｍの光線に対して３．２Ａ／Ｗの光電変換効率が算出される）を示すことが分かる。
図７は本発明の第２実施形態に係る２波長受光素子の断面図である。
図７に示すように、本発明に係る２波長受光素子２００は、基板２１０、前記基板２１０上に位置した高濃度第２導電型埋込層２２０、前記高濃度第２導電型埋込層２２０上に位置した真性半導体層２３０、及び前記真性半導体層２３０に浅く形成された多数の高濃度第１導電型フィンガー領域２４０を含んでなる。ここで、前記第１導電型と第２導電型はドーピング状態が互いに反対である。また、本発明に係る２波長受光素子２００は、光線が表面から反射されないように、前記真性半導体層２３０及び前記第１導電型フィンガー領域２４０上に位置した無反射コーティング層２５０をさらに含むことが好ましい。
基板２１０は、シリコンに基盤をおいた基板を使用することが好ましく、上部に形成される高濃度第２導電型埋込層２２０と同導電型の基板２１０を使用することがより好ましい。
高濃度第２導電型埋込層２２０は、III族またはＶ族元素をイオン注入法によって基板２１０の上部に注入して形成することが好ましい。
また、高濃度第２導電型埋込層２２０にドープされた不純物の濃度は１０１６ｃｍ−３以上であることが好ましい。もしこの濃度より高い濃度の不純物が高濃度第２導電型埋込層２２０にドープされると、第２導電型埋込層２２０の抵抗の増加によって周波数特性が下落するという問題が発生する。
他の好適な実施形態において、基板２１０の不純物の濃度が十分高い場合（たとえば、１０１６ｃｍ−３以上の場合）、基板２１０が高濃度第２導電型埋込層２２０の役割をすることができるので、高濃度第２導電型埋込層２２０を形成しなくてもよい。
真性半導体層２３０は、シリコンに基盤をおいた物質であって、ＣＶＤ法によって高濃度第２導電型埋込層２２０上にエピタキシャル成長させて形成することが好ましい。この際、高濃度第２導電型埋込層２２０と真性半導体層２３０の格子整合のために、真性半導体層２３０はシリコン結晶と類似の格子定数を有するシリコン、シリコンカーバイド（ＳｉＣ）またはダイアモンドから構成できる。
また、真性半導体層２３０は、高濃度第２導電型埋込層２２０及び高濃度第１導電型フィンガー領域２４０と共にフィンガー形状フォトダイオードを形成し、波長４０５ｎｍ及び６５０ｎｍの光線を吸収して電気信号に変換させる役割をする。この際、真性半導体層２３０は波長６５０ｎｍ及び４０５ｎｍの光線が十分吸収できるように約０．８μｍ〜３μｍの厚さを有することが好ましい。ここで、波長６５０ｎｍの光線は全て真性半導体層２３０に吸収され、波長４０５ｎｍの光線は点線で表示された空乏領域に殆ど吸収される。
また、十分な抵抗を有する限り、真性半導体層２３０は、エピタキシャル成長過程で若干の不純物を注入して成長させることができる。この際、真性半導体層２３０の不純物の濃度は１０１５ｃｍ−３以下であることが好ましい。もしこの濃度より高い濃度の不純物が真性半導体層２３０にドープされると、波長６５０ｎｍの光線に対する周波数特性が下落するという問題が発生する。
高濃度第１導電型フィンガー領域２４０は、III族またはＶ族元素をイオン注入法によって真性半導体層２３０に薄く注入して形成することが好ましい。ここで、高濃度第１導電型フィンガー領域２４０は、フィンガー状のように真性半導体層２３０に長く形成される。
また、高濃度第１導電型フィンガー領域２４０にドープされた不純物の濃度は１０１３ｃｍ−３以上であることが好ましい。
また、高濃度第導電型フィンガー領域２４０の幅Ｗ２は０．３μｍ〜４μｍであることが好ましい、ここで、高濃度第１導電型フィンガー領域２４０の幅Ｗ２は０．３μｍより小さくしても、本発明に係る２波長受光素子２００の特性を有するのに特に制限はないが、現在半導体製造工程の最小設計寸法より小さいため製作し難いという問題が発生する。一方、高濃度第１導電型フィンガー領域２４０の幅Ｗ２を４μｍより大きくする場合、全体受光素子の大きさに比べてフィンガー領域の大きさがあまり大きいため、フィンガー領域の効果（すなわち、点線で表示された空乏領域）が低下するという問題が発生する。
また、高濃度第１導電型フィンガー領域２４０間の間隔Ｓ２は０．６μｍ〜８．４μｍであることが好ましい。ここで、高濃度第１導電型フィンガー領域２４０間の間隔Ｓ２は０．６μｍより小さくしても、本発明に係る２波長受光素子２００の特性を有するのに特に制限はないが、現在半導体製造工程の最小設計寸法より小さいため製作し難いという問題が発生する。一方、高濃度第１導電型フィンガー領域２４０間の間隔Ｓ２を８．４μｍより大きくする場合、波長４０５ｎｍ及び６５０ｎｍの光線に対する効率が低下するという問題が発生する。
無反射コーティング層２５０は、受光される光線の波長に応じて適正の厚さに形成することが好ましい。本発明に係る２波長受光素子２００が２つの互いに異なる波長（すなわち、波長４０５及び６５０ｎｍ）を受光するので、多層構造で無反射コーティング層２５０を形成することが好ましい。
図８は図７の２波長受光素子を備えた光電集積回路の断面図である。ここで、第１導電型はＰ型、第２導電型はＮ型である。図８に示すように、これは、電気信号を受光素子の外部に伝送するためのバイポーラトランジスタの製作において、第１導電型をＰ型、第２導電型をＮ型にすることが、第１導電型をＮ型、第２導電型をＰ型にすることより容易であり、それによる電気的特性も優れるためである。
図８に示すように、本発明に係る光電集積回路は、Ｎ型基板２１１、高濃度Ｎ型埋込層２２１、真性半導体層２３１、多数の高濃度Ｐ型フィンガー領域２４１、及び無反射コーティング層２５１を含む２波長受光素子を備える。
また、本発明に係る２波長受光素子を備えた光電集積回路は、高濃度Ｎ型埋込層２２１の両側に形成された高濃度Ｐ型埋込層２６１、真性半導体層２３１の両側にそれぞれ内方から外方に向かう順序で形成されたＮ型ウェル２６２とＰ型ウェル２６３、前記Ｎ型ウェル２６２とＰ型ウェル２６３にそれぞれ浅く形成された高濃度Ｎ型電極２６４と高濃度Ｐ型電極２６５、並びに前記高濃度Ｎ型電極２６４及び高濃度Ｐ型電極２６５に連結され、外部と電気信号をやり取りする回路層２６６をさらに含む。
図９ａ〜図９ｃは、図７の２波長受光素子の製造方法の流れを示す断面図である。
図９ａに示すように、基板２１０の上部にイオン注入法によってIII族またはＶ族元素を注入することにより、高濃度第２導電型埋込層２２０を形成する。
他の好適な実施形態において、基板２１０が高濃度第２導電型埋込層２２０と同一の導電型であり且つ基板２１０の不純物の濃度が十分高い場合（たとえば、１０１６ｃｍ−３以上の場合）、基板２１０が高濃度第２導電型埋込層２２０の役割をすることができるので、高濃度第２導電型埋込層２２０を形成しなくてもよい。
図９ｂに示すように、高濃度第２導電型埋込層２２０上にＣＶＤ法によって真性半導体層２３０をエピタキシャル成長させる。
ここで、真性半導体層２３０は、濃度１０１５ｃｍ−３以下の不純物を含有して十分な抵抗を有するようにエピタキシャル成長させることが好ましく、約０．８μｍ〜３μｍの厚さに形成することが好ましい。
図９ｃに示すように、真性半導体層２３０にイオン注入法を用いてIII族またはＶ族元素を注入することにより、多数の高濃度第１導電型フィンガー領域２４０を浅く形成する。
ここで、高濃度第１導電型フィンガー領域２４０の不純物の濃度が１０１３ｃｍ−３以上となるようにIII族またはＶ族イオンを注入することが好ましく、高濃度第１導電型フィンガー領域２４０が浅く形成されるようにイオンの運動エネルギーを適切に調節して注入することが好ましい。
この際、それぞれの高濃度第１導電型フィンガー領域２４０の幅は０．３μｍ〜４μｍとすることが好ましく、高濃度第１導電型フィンガー領域２４０間の間隔は０．６μｍ〜８．４μｍとすることが好ましい。
その後、波長４０５ｎｍ及び６５０ｎｍの光線に対する反射率を最小化させるように真性半導体層２３０及び高濃度第１導電型フィンガー領域２４０上に無反射コーティング層２５０を形成する。
以上、本発明について説明したが、これは一実施形態に過ぎず、本発明の技術的思想から逸脱することなく様々な変化及び変形が可能なのは、当該技術分野で通常の知識を有する者であれば理解するであろう。また、このような変化及び変形も、特許請求の範囲によって定められる本発明の範囲内に属する。
従来の２波長受光素子の断面図である。 シリコン表面からの深さによる様々な波長の光線強度の変化を示すグラフである。 従来の青色光線受光素子の断面図である。 本発明の第１実施形態に係る３波長受光素子の断面図である。 図４の３波長受光素子を備えた光電集積回路の断面図である。 図４の３波長受光素子の製造方法の流れを示す断面図である。 図４の３波長受光素子の製造方法の流れを示す断面図である。 図４の３波長受光素子の製造方法の流れを示す断面図である。 図４の３波長受光素子の製造方法の流れを示す断面図である。 本発明の第２実施形態に係る２波長受光素子の断面図である。 図７の２波長受光素子を備えた光電集積回路の断面図である。 図７の２波長受光素子の製造方法の流れを示す断面図である。 図７の２波長受光素子の製造方法の流れを示す断面図である。 図７の２波長受光素子の製造方法の流れを示す断面図である。
符号の説明
１００ ３波長受光素子
１１０ 第１導電型基板
１２０ 第１真性半導体層
１３０ 高濃度第２導電型埋込層
１４０ 第２真性半導体層
１５０ 高濃度第１導電型フィンガー領域
１６０ 無反射コーティング層
２００ ２波長受光素子
２１０ 基板
２２０ 高濃度第２導電型埋込層
２３０ 真性半導体層
２４０ 高濃度第１導電型フィンガー領域
２５０ 無反射コーティング層

Claims (20)

  1. 第１導電型基板と、
    前記第１導電型基板上に位置した第１真性半導体層と、
    前記第１真性半導体層上に位置した高濃度第２導電型埋込層と、
    前記高濃度第２導電型埋込層上に位置した第２真性半導体層と、
    前記第２真性半導体層に浅く形成された多数の高濃度第１導電型フィンガー領域とを含み、
    前記第１導電型と前記第２導電型は極性が互いに反対であることを特徴とする多波長受光素子。
  2. 前記第２真性半導体層及び前記多数の高濃度第１導電型フィンガー領域上に位置した無反射コーティング層をさらに含むことを特徴とする請求項１記載の多波長受光素子。
  3. 前記第１導電型はＰ型で、前記第２導電型はＮ型であることを特徴とする請求項１記載の多波長受光素子。
  4. 前記第１真性半導体層の厚さが３μｍ〜２０μｍであり、
    前記高濃度第２導電型埋込層の厚さが１μｍ〜４μｍであり、
    前記第２真性半導体層の厚さが０．８μｍ〜３μｍであり、
    前記高濃度第１導電型フィンガー領域の幅が４μｍ以下であり、
    前記高濃度第１導電型フィンガー領域間の間隔が８．４μｍ以下であることを特徴とする請求項１記載の多波長受光素子。
  5. 前記第１導電型基板の不純物の濃度が１０１６ｃｍ−３以上であり、
    前記第１真性半導体層の不純物の濃度が１０１４ｃｍ−３以下であり、
    前記高濃度第２導電型埋込層の不純物の濃度が１０１６ｃｍ−３以上であり、
    前記第２真性半導体層の不純物の濃度が１０１５ｃｍ−３以下であり、
    前記高濃度第１導電型フィンガー領域の不純物の濃度が１０１３ｃｍ−３以上であることを特徴とする請求項１記載の多波長受光素子。
  6. 第１導電型基板と、
    前記第１導電型基板上に位置した真性半導体層と、
    前記真性半導体層に浅く形成された多数の高濃度第２導電型フィンガー領域とを含み、
    前記第２導電型と前記第１導電型はドーピング状態が互いに反対であることを特徴とする多波長受光素子。
  7. 前記第１導電型基板と前記真性半導体層との間に位置した高濃度第１導電型埋込層をさらに含むことを特徴とする請求項６記載の多波長受光素子。
  8. 前記真性半導体層及び前記多数の高濃度第１導電型フィンガー領域上に位置した無反射コーティング層をさらに含むことを特徴とする請求項６記載の多波長受光素子。
  9. 前記第２導電型はＰ型で、前記第１導電型はＮ型であることを特徴とする請求項６記載の多波長受光素子。
  10. 前記真性半導体層の厚さが０．８μｍ〜３μｍであり、
    前記高濃度第２導電型フィンガー領域の幅が４μｍ以下であり、
    前記高濃度第２導電型フィンガー領域間の間隔が８．４μｍ以下であることを特徴とする請求項６記載の多波長受光素子。
  11. 前記第１導電型基板の不純物の濃度が１０１６ｃｍ−３以上であり、
    前記真性半導体層の不純物の濃度が１０１５ｃｍ−３以下であり、
    前記高濃度第２導電型フィンガー領域の不純物の濃度が１０１３ｃｍ−３以上であることを特徴とする請求項６記載の多波長受光素子。
  12. （Ａ）第１導電型基板上に第１真性半導体層を形成する段階と、
    （Ｂ）前記第１真性半導体層の上部に高濃度第２導電型埋込層を形成する段階と、
    （Ｃ）前記高濃度第２導電型埋込層上に第２真性半導体層を形成する段階と、
    （Ｄ）前記第２真性半導体層に多数の高濃度第１導電型フィンガー領域を浅く形成する段階とを含むことを特徴とする多波長受光素子の製造方法。
  13. （Ｅ）前記第２真性半導体層及前記多数の高濃度第１導電型フィンガー領域上に無反射コーティング層を形成する段階をさらに含むことを特徴とする請求項１２記載の多波長受光素子の製造方法。
  14. 前記（Ａ）段階で、前記第１真性半導体層は４μｍ〜２４μｍの厚さに形成し、
    前記（Ｂ）段階で、前記高濃度第２導電型埋込層は前記第１真性半導体層の上部に１μｍ〜４μｍの厚さに形成し、
    前記（Ｃ）段階で、前記第２真性半導体層は０．８μｍ〜３μｍの厚さに形成し、
    前記（Ｄ）段階で、前記高濃度第１導電型フィンガー領域は前記第２真性半導体層に４μｍ以下の幅及び８．４μｍ以下の間隔で形成することを特徴とする請求項１２記載の多波長受光素子の製造方法。
  15. 前記第１導電型基板の不純物の濃度が１０１６ｃｍ−３以上であり、
    前記第１真性半導体層の不純物の濃度が１０１４ｃｍ−３以下であり、
    前記高濃度第２導電型埋込層の不純物の濃度が１０１６ｃｍ−３以上であり、
    前記第２真性半導体層の不純物の濃度が１０１５ｃｍ−３以下であり、
    前記高濃度第１導電型フィンガー領域の不純物の濃度が１０１３ｃｍ−３以上であることを特徴とする請求項１２記載の多波長受光素子の製造方法。
  16. （Ａ）第１導電型基板上に真性半導体層を形成する段階と、
    （Ｂ）前記真性半導体層に多数の高濃度第２導電型フィンガー領域を浅く形成する段階とを含むことを特徴とする多波長受光素子の製造方法。
  17. （Ｃ）前記（Ａ）段階以後、前記第１導電型基板の上部に高濃度第１導電型埋込層を形成する段階をさらに含むことを特徴とする請求項１６記載の多波長受光素子の製造方法。
  18. （Ｃ）前記（Ｂ）段階以後、前記真性半導体層及び前記多数の高濃度第２導電型フィンガー領域上に無反射コーティング層を形成する段階をさらに含むことを特徴とする請求項１６記載の多波長受光素子の製造方法。
  19. 前記（Ａ）段階で、前記真性半導体層は０．８μｍ〜３μｍの厚さに形成し、
    前記（Ｂ）段階で、前記高濃度第２導電型フィンガー領域は前記真性半導体層に４μｍ以下の幅及び８．４μｍ以下の間隔で形成することを特徴とする請求項１６記載の多波長受光素子の製造方法。
  20. 前記第１導電型基板の不純物の濃度が１０１６ｃｍ−３以上であり、
    前記真性半導体層の不純物の濃度が１０１５ｃｍ−３以下であり、
    前記高濃度第２導電型フィンガー領域の不純物の濃度が１０１３ｃｍ−３以上であることを特徴とする請求項１６記載の多波長受光素子の製造方法。
JP2005015741A 2004-10-28 2005-01-24 多波長受光素子及びその製造方法 Pending JP2006128592A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040086726A KR100651498B1 (ko) 2004-10-28 2004-10-28 다파장 수광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2006128592A true JP2006128592A (ja) 2006-05-18

Family

ID=36201937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005015741A Pending JP2006128592A (ja) 2004-10-28 2005-01-24 多波長受光素子及びその製造方法

Country Status (5)

Country Link
US (1) US7141826B2 (ja)
JP (1) JP2006128592A (ja)
KR (1) KR100651498B1 (ja)
CN (1) CN100416864C (ja)
DE (1) DE102004062929B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047058A1 (ja) * 2008-10-22 2010-04-29 パナソニック株式会社 光半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851758B1 (ko) * 2007-03-14 2008-08-11 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조방법
US8273983B2 (en) * 2007-12-21 2012-09-25 Hewlett-Packard Development Company, L.P. Photonic device and method of making same using nanowires
US20110062416A1 (en) * 2008-05-05 2011-03-17 Shih-Yuan Wang Nanowire-based photodiode
US10854646B2 (en) * 2018-10-19 2020-12-01 Attollo Engineering, LLC PIN photodetector

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5517461A (en) * 1978-07-24 1980-02-06 Sharp Corp Wavelength detector using photo semiconductor device
JPS59124177A (ja) * 1982-12-29 1984-07-18 Shimadzu Corp プレ−ナ拡散型電磁波検知ダイオ−ド
JPS6132481A (ja) * 1984-07-24 1986-02-15 Sharp Corp 非晶質半導体素子
JPS61231776A (ja) * 1985-04-08 1986-10-16 Matsushita Electronics Corp 光検知半導体装置
JPS6218774A (ja) * 1985-07-18 1987-01-27 Sanyo Electric Co Ltd 受光半導体装置
JPS6314482A (ja) * 1986-07-04 1988-01-21 Sharp Corp 薄膜半導体装置
JPH06252436A (ja) * 1993-02-26 1994-09-09 Sanyo Electric Co Ltd 受光素子
JP2000188424A (ja) * 1998-12-24 2000-07-04 Sharp Corp 多波長受光素子
JP2000252512A (ja) * 1999-02-25 2000-09-14 Siird Center:Kk Ｐｉｎフォトダイオード
JP2002164565A (ja) * 2000-11-27 2002-06-07 Matsushita Electric Works Ltd 光電変換装置
JP2003158251A (ja) * 2001-11-20 2003-05-30 Sharp Corp 受光素子、回路内蔵受光素子、回路内蔵受光素子の製造方法および光学装置
JP2004119713A (ja) * 2002-09-26 2004-04-15 Toshiba Corp 半導体光センサ装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5518934A (en) * 1994-07-21 1996-05-21 Trustees Of Princeton University Method of fabricating multiwavelength infrared focal plane array detector
JP3516552B2 (ja) * 1996-04-30 2004-04-05 シャープ株式会社 受光素子の製造方法
US5837995A (en) * 1996-11-25 1998-11-17 Alan Y. Chow Wavelength-controllable voltage-phase photodiode optoelectronic switch ("opsistor")
JP3419312B2 (ja) * 1998-07-21 2003-06-23 住友電気工業株式会社 受光素子及び受光素子モジュール
US6043550A (en) * 1997-09-03 2000-03-28 Sumitomo Electric Industries, Ltd. Photodiode and photodiode module
US6303967B1 (en) * 1998-02-05 2001-10-16 Integration Associates, Inc. Process for producing an isolated planar high speed pin photodiode
US6489232B1 (en) * 2000-05-31 2002-12-03 Agere Systems, Inc. ESD resistant device
EP1233458A1 (en) * 2000-07-18 2002-08-21 Nippon Sheet Glass Co., Ltd. Photodetector array
US7154157B2 (en) * 2002-12-30 2006-12-26 Intel Corporation Stacked semiconductor radiation sensors having color component and infrared sensing capability
DE102004004765A1 (de) * 2004-01-29 2005-09-01 Rwe Space Solar Power Gmbh Aktive Zonen aufweisende Halbleiterstruktur

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5517461A (en) * 1978-07-24 1980-02-06 Sharp Corp Wavelength detector using photo semiconductor device
JPS59124177A (ja) * 1982-12-29 1984-07-18 Shimadzu Corp プレ−ナ拡散型電磁波検知ダイオ−ド
JPS6132481A (ja) * 1984-07-24 1986-02-15 Sharp Corp 非晶質半導体素子
JPS61231776A (ja) * 1985-04-08 1986-10-16 Matsushita Electronics Corp 光検知半導体装置
JPS6218774A (ja) * 1985-07-18 1987-01-27 Sanyo Electric Co Ltd 受光半導体装置
JPS6314482A (ja) * 1986-07-04 1988-01-21 Sharp Corp 薄膜半導体装置
JPH06252436A (ja) * 1993-02-26 1994-09-09 Sanyo Electric Co Ltd 受光素子
JP2000188424A (ja) * 1998-12-24 2000-07-04 Sharp Corp 多波長受光素子
JP2000252512A (ja) * 1999-02-25 2000-09-14 Siird Center:Kk Ｐｉｎフォトダイオード
JP2002164565A (ja) * 2000-11-27 2002-06-07 Matsushita Electric Works Ltd 光電変換装置
JP2003158251A (ja) * 2001-11-20 2003-05-30 Sharp Corp 受光素子、回路内蔵受光素子、回路内蔵受光素子の製造方法および光学装置
JP2004119713A (ja) * 2002-09-26 2004-04-15 Toshiba Corp 半導体光センサ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047058A1 (ja) * 2008-10-22 2010-04-29 パナソニック株式会社 光半導体装置

Also Published As

Publication number Publication date
US20060091407A1 (en) 2006-05-04
CN1767219A (zh) 2006-05-03
CN100416864C (zh) 2008-09-03
KR20060037693A (ko) 2006-05-03
DE102004062929A1 (de) 2006-05-04
KR100651498B1 (ko) 2006-11-29
US7141826B2 (en) 2006-11-28
DE102004062929B4 (de) 2006-12-28

Similar Documents

Publication Publication Date Title
US7936038B2 (en) Photodiode cell structure of photodiode integrated circuit for optical pickup and method of manufacturing the same
US7863701B2 (en) Optical semiconductor device and method for manufacturing the same
JP5063875B2 (ja) 光半導体装置の製造方法
US8030728B2 (en) Optical semiconductor device
JP3798951B2 (ja) 回路内蔵受光素子、その製造方法および該受光素子を用いた光学装置
US20090115016A1 (en) Optical semiconductor device and method for manufacturing the same
JP3974322B2 (ja) 光半導体集積回路装置及び光記憶再生装置
JP2006128592A (ja) 多波長受光素子及びその製造方法
TW535286B (en) Circuit-incorporating light receiving device
JP2006165487A (ja) 受光素子およびその製造方法
US20100289103A1 (en) PIN Photodiode and Light Reception Device
JP2006332104A (ja) 半導体装置
JP2006339533A (ja) 半導体装置
US20050129079A1 (en) Optical semiconductor device and method for fabricating the same
JP2005159366A (ja) フォトダイオード及びその製造方法
JP2004087979A (ja) 受光素子およびその製造方法並びに回路内蔵型受光素子
WO2003056635A1 (fr) Element recepteur de lumiere et dispositif recepteur de lumiere comprenant un circuit et un lecteur de disque optique
JP2004260181A (ja) 受光素子及びその製造方法及びそれを適用した光電子集積回路
JP2010034181A (ja) Ｐｉｎフォトダイオードおよびその製造方法
JP2006210494A (ja) 光半導体装置
JP5488030B2 (ja) 受光素子
JP2008187081A (ja) 受光素子
JP2003037259A (ja) 半導体装置及びその製造方法
JP2007059630A (ja) フォトダイオードおよびそれを含む受光素子、ならびに該受光素子の製造方法
JP2004103668A (ja) 受光素子および回路内蔵受光素子

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080813

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080909