JP2006339533A - 半導体装置 - Google Patents

Abstract

【課題】 光ディスク再生装置のレーザピックアップ用光検出器において、青色光の感度向上を図る。
【解決手段】 半導体基板の主面に、ＰＩＮフォトダイオード（ＰＩＮ−ＰＤ）のｉ層となる高比抵抗のエピタキシャル層８２を形成する。エピタキシャル層８２の表面にトレンチ６８，７０を形成し、ＰＩＮ−ＰＤのカソード領域６４となるｎ^＋領域をトレンチ６８の表面に形成し、アノード領域６６となるｐ^＋領域をトレンチ７０の表面に形成する。カソード領域６４とアノード領域６６とを逆バイアスすると、カソード領域６４及びアノード領域６６の間のｉ層である受光半導体領域７２が空乏化される。この空乏層は半導体基板表面まで広がる。よって、吸収長が短い青色光に対して、半導体基板表面にて信号電荷を生成させ、これをカソード領域６４に集めて受光信号として取り出すことができる。
【選択図】 図２

Description

本発明は、ＰＩＮ（p-intrinsic-n）フォトダイオードからなる受光部で光を検出する半導体装置に関する。

近年、情報記録媒体として、ＣＤ（Compact Disk）やＤＶＤ（Digital Versatile Disk）といった光ディスクが大きな位置を占めるようになってきた。これら光ディスクの再生装置は、光ピックアップ機構により光ディスクのトラックに沿ってレーザ光を照射し、その反射光を検知する。そして、反射光強度の変化に基づいて記録データが再生される。

光ディスク再生装置は、反射光に基づいてデータを検出しつつ、光ピックアップ機構と光ディスクとの位置関係をサーボ制御する。具体的には、レーザ光をトラックの中心線に沿って照射するためのトラッキングサーボ及び、光ディスクと光ピックアップ機構との距離を一定に保つフォーカスサーボが行われる。例えば、フォーカスサーボ制御は、レーザ反射光を検出する光検出器の出力信号に基づき、アクチュエータで光ピックアップ機構の位置を可変制御し、光ディスクとの距離ｄを一定に保つ。これにより、光ディスクの表面での照射光のフォーカスのずれに応じた反射光量の変動が抑制され、受光信号に重畳されるノイズが抑制される。

このようなサーボ制御のための情報を得るために、光検出器として反射光像を複数区画に分割して受光するものが用いられる。図４は、光検出器の受光部及び、当該受光部上での反射光像を示す模式図である。レーザ反射光はシリンドリカルレンズを通して光検出器に入射される。非点収差法の原理により、円形状断面でシリンドリカルレンズに入射した反射光の当該シリンドリカルレンズ通過後の像は、光ピックアップ機構と光ディスクとの距離ｄに応じて、直交する２方向の寸法比率が変化する。具体的には、距離ｄが目標値である場合に、図４（ｂ）に示すように、反射光像が真円３０となるように設定される。一方、例えば、距離ｄが、オーバーである場合には図４（ａ）に示すように、反射光像は縦長の楕円３２となり、アンダーである場合には図４（ｃ）に示すように、反射光像は横長の楕円３４となる。

光検出器子は２×２の４つの区画３６に分割された受光部を有し、各区画はそれぞれ受光信号を出力する受光素子を構成する。光検出器は、受光素子の２×２の正方配列の対角方向が縦長楕円３２及び横長楕円３４それぞれの軸に一致するように配置される。このように配置することで、図４において垂直方向の対角線上に並ぶ２受光素子の出力信号の和と水平方向の対角線上に並ぶ２受光素子の出力信号の和との差に基づき、各反射光像の形状を判別し、距離ｄの制御に用いることができる。一方、データに応じた反射光強度は、４つの受光素子の出力信号の総和により求められる。

光ディスクから読み出されるデータレートは非常に高いため、光検出器は、応答速度の速いＰＩＮフォトダイオードを用いた半導体素子で構成されている。図５は、従来の光検出器の模式的な断面図である。この図は、隣り合う２つの受光素子を通り半導体基板に垂直な断面図を表している。この半導体素子は、ｐ型半導体基板４０の表面にアノード領域４２となるｐ^＋領域を形成され、その上に不純物濃度が低く高比抵抗であるｉ層４４がエピタキシャル成長により形成される。ｉ層４４には、受光素子の境界に対応する位置にｐ^＋領域からなり、アノード領域４２に連続する分離領域４６が形成される。またｉ層４４の表面にはカソード領域４８となるｎ^＋領域が形成される。

これらアノード領域４２、ｉ層４４、及びカソード領域４８が光検出器の受光素子となるＰＩＮフォトダイオードを構成する。このＰＩＮフォトダイオードは、アノード領域４２とカソード領域４８とがそれぞれ電圧端子に接続され、それらの間に逆バイアス電圧が印加される。逆バイアス状態にてアノード領域４２とカソード領域４８との間のｉ層４４には空乏層が形成され、空乏層内にて入射光の吸収により発生する電子が、空乏層内の電界でカソード領域４８へ移動し、受光信号として出力される。ここで、分離領域４６は、上述したように、ｉ層４４の表面からアノード領域４２まで達する。これにより、ｉ層４４は受光素子毎に分断され、受光素子間のクロストークが防止される。

ｉ層４４の厚さは、検出する光の半導体内での吸収長程度以上に設定される。例えば、ＣＤやＤＶＤに用いられている７８０ｎｍ帯や６５０ｎｍ帯の光に対するシリコンの吸収長は１０〜２０μｍ程度である。ここで、分離領域４６のｐ^＋層はイオン注入後、熱拡散により深さ方向に押し込んで形成されるが、熱拡散では深さ方向と共に水平方向にも領域が拡大する。そこで、ｉ層４４が比較的厚い場合に、幅が抑制された分離領域４６を形成するために、ｉ層４４を複数回のエピタキシャル成長に分けて形成し、各回のエピタキシャル層５０を形成する毎に、その表面からイオン注入と熱拡散を行って、当該エピタキシャル層５０の下面まで到達する分離領域５２を形成することが行われる。このようにしてエピタキシャル層５０と共に分離領域５２を積み重ねることによって、幅を抑制しつつ深さ方向に伸びる分離領域４６が形成される。
特開平１０−１０７２４３号公報 特開２００１−６０７１３号公報

従来の光検出器を構成する半導体素子では、半導体基板表面にカソード領域４８が配置され、そのカソード領域４８の下に位置するｉ層４４が空乏層となり、当該空乏層にて光電変換により信号電荷が発生する。この構成では、吸収長がカソード領域４８の厚さ程度以下である比較的波長が短い光、例えば、青色の光は、カソード領域４８で吸収されるため、検出することが難しいという問題があった。特にこの問題は、記録密度の向上が可能な短波長光に対応した光ディスク再生装置を実現するに際して重要となり得る。

また、従来の光検出器を構成する半導体素子では、１０〜２０μｍといった比較的厚いｉ層を形成する場合に、エピタキシャル層５０及び分離領域５２の形成を複数繰り返す。そのため、製造コストが高くなるという問題があった。さらに、分離領域４６とｉ層４４との接合面積の分、アノードとカソードとの端子間容量が増加し、ＰＩＮフォトダイオードの特長である高速応答性が損なわれるという問題もあった。

本発明は、上記問題点を解決するためになされたものであり、波長の短い光成分の検出を可能とすると共に、製造コストの低減が可能であり、また光ディスク等からの光信号を検出する光検出器として好適な応答性を有した半導体装置を提供することを目的とする。

本発明に係る半導体装置は、半導体基板の主面に設けられ、信号光を受光する低不純物濃度の受光半導体領域と、相互間に前記受光半導体領域を配して、前記主面に形成されたアノード領域及びカソード領域と、を有し、前記アノード領域が、第１電圧を印加され、前記受光半導体領域よりも高不純物濃度の第１導電型半導体領域であり、前記カソード領域が、第２電圧を印加され、前記受光半導体領域よりも高不純物濃度の第２導電型半導体領域であり、前記アノード領域と前記カソード領域とが、前記第１電圧及び前記第２電圧により逆バイアス状態とされて、前記受光半導体領域に空乏層を形成するものである。

他の本発明に係る半導体装置は、複数区画に分割された受光部を半導体基板の主面に形成されたものであって、前記主面に設けられた低不純物濃度の受光半導体領域と、前記各区画毎に前記主面に形成され前記受光半導体領域よりも高不純物濃度の第１導電型半導体領域である複数のカソード領域と、前記区画相互間の境界に沿って前記主面に形成され前記受光半導体領域よりも高不純物濃度の第２導電型半導体領域であるアノード領域と、前記カソード領域の表面に形成され、第１電圧を印加される第１電極領域と、前記アノード領域の表面に形成され、第２電圧を印加される第２電極領域と、を有し、前記第１電極領域と前記第２電極領域とが、前記第１電圧及び前記第２電圧により逆バイアス状態とされて、それらの間の前記受光半導体領域に空乏層を形成する。

別の本発明に係る半導体装置は、前記カソード領域が、対応する前記区画の境界のうち他の前記区画に隣接しない部分に沿って形成されること、を特徴とする半導体装置。

また別の本発明に係る半導体装置においては、前記アノード領域又は前記カソード領域は、前記主面に形成された溝部の表面に形成される。
本発明の好適な態様は、前記受光半導体領域が、エピタキシャル成長層である半導体装置である。

本発明によれば、ＰＩＮフォトダイオードが第１溝部の表面の半導体領域及び第２溝部の表面の半導体領域をアノード及びカソードとし、それらの間の受光半導体領域をｉ層として構成される。アノード及びカソードに挟まれた半導体基板の表面には高不純物濃度の領域が形成されず、アノード及びカソードを逆バイアス状態とした場合に半導体基板表面近傍も空乏化される。これにより、半導体基板表面近傍で吸収される短波長の光によって発生する電荷をアノード又はカソードに集めて受光信号として取り出すことが可能となり、短波長光に対する感度を得ることができる。

また、本発明によれば、受光部が複数区画に分割される構成において、区画間の境界に形成した第２溝部が区画毎の受光素子に対して素子分離の機能を果たす。この第２溝部は、ｉ層となる受光半導体領域が完成した後に形成されるので、製造コストが抑制される。第１溝部及び第２溝部は、受光半導体領域の表面からその一部の深さまでしか達しない。これにより、アノード領域及びカソード領域の間の端子間容量が抑制され、応答の高速化が図られる。

以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。

図１は、実施形態の半導体素子である光検出器の概略の平面図である。本光検出器６０はシリコンからなる半導体基板に形成され、半導体基板表面上に積層される保護膜に設けられた開口部分（図示せず）に受光部が配置される。受光部は、基板表面へ入射する光を２×２の４区画６２に分割して受光する。

受光部の外周の半導体基板表面には、各区画６２それぞれに対応してカソード領域６４（第１電極領域）が配置される。また、各区画６２相互間の半導体基板表面には、アノード領域６６（第２電極領域）が配置され、これが各区画６２毎の受光素子間の素子分離を行う。

カソード領域６４は、受光部の外周に沿った、例えばＬ字型の平面形状を有するトレンチ６８（第１溝部）の表面から高濃度のｎ型不純物を拡散し、ｎ^＋領域として形成される。一方、アノード領域６６は、区画６２相互間に、例えば十字型の平面形状を有するトレンチ７０（第２溝部）の表面から高濃度のｐ型不純物を拡散しｐ^＋領域として形成される。各カソード領域６４は、それぞれコンタクトを介して例えばアルミ（Ａｌ）層等で形成された配線（図示せず）に接続され、各区画６２毎のＰＩＮフォトダイオードのカソードとして機能する。一方、アノード領域６６は、コンタクトを介して配線（図示せず）に接続され、各ＰＩＮフォトダイオードに共通のアノードとして機能する。

図２は、図１に示す直線Ａ−Ａ’を通り半導体基板に垂直な断面での受光部の構造を示す模式的な断面図である。本光検出器６０は、例えばｐ型シリコン基板であるＰ-sub層８０の一方主面に、Ｐ-sub層８０より不純物濃度が低く高比抵抗を有する半導体層が積層された半導体基板を用いて形成される。Ｐ-sub層８０の上に積層される高比抵抗の半導体層は、例えばエピタキシャル成長により形成される。このエピタキシャル層８２は、ＰＩＮフォトダイオードのｉ層を構成する。エピタキシャル層８２に導入される低濃度不純物は、例えばｐ型不純物である。

エピタキシャル層８２の表面には、上述のトレンチ６８，７０、カソード領域６４及びアノード領域６６が形成される。トレンチ６８，７０は、半導体基板の表面をエッチングして形成される。トレンチ６８，７０の形成後、半導体基板表面にレジストを塗布し、当該レジストをパターニングしてトレンチ６８を囲む開口部を形成する。このレジストをマスクとして、ｎ型不純物のイオン注入を行う。その注入方向を斜めとすることで、トレンチ６８の壁面にもイオン注入が行われ、トレンチ６８の表面、すなわちトレンチ６８の壁面及び底面にカソード領域６４が形成される。同様にして、トレンチ７０に対応した開口部を有するマスクをレジストを用いて形成し、ｐ型不純物のイオン注入を行って、トレンチ７０の表面、すなわちトレンチ７０の壁面及び底面にアノード領域６６を形成する。

なお、カソード領域６４及びアノード領域６６の形成工程は、必要に応じて、上述のイオン注入後に行われる熱拡散工程を含み得る。また、カソード領域６４、アノード領域６６を形成した後、トレンチ６８，７０に絶縁膜を埋め込んで、受光部表面を平坦化した構造とすることができる。

トレンチ６８，７０を用いて形成したカソード領域６４、アノード領域６６は、上述のように、ＰＩＮフォトダイオードのカソード及びアノードを構成する一方、各区画６２を取り囲んで、各区画６２に対応するＰＩＮフォトダイオードをその外側から分離する機能も有している。ちなみに、このような構成は、ＳＴＩ（Shallow Trench Isolation）技術として知られている。

各区画６２のカソード領域６４及びアノード領域６６で囲まれた内側部分には、エピタキシャル層８２が表面に現れる。後述するように、この部分が、受光部への入射光に対して感度を有する半導体領域（受光半導体領域７２）となる。

次に、本光検出器６０の動作を説明する。図３は、本光検出器６０の動作時における回路構成及び、図２に対応する素子断面でのポテンシャル分布を示す模式図である。カソード領域６４は、電圧源９０によって、接地電位とされたアノード領域６６及びＰ-sub層８０に対して逆バイアス状態とされる。具体的には、各カソード領域６４からの配線はそれぞれオペアンプ９２の一方入力端子に接続され、当該オペアンプ９２の他方端子に電圧源９０からの正電圧Ｖbが入力される。オペアンプ９２は、抵抗を介して出力端子がカソード領域６４に接続され、電流検出器を構成する。この構成により、カソード領域６４はＶbを印加され、かつカソード電流に応じた電圧がオペアンプ９２の出力端子に取り出される。

断面図にはいくつかの等電位線を点線で示している。この断面図は、ＰＩＮフォトダイオードのカソードとアノードとに逆バイアス電圧を印加したことにより、ｉ層を構成するエピタキシャル層８２に空乏層が広がっていることを示している。本光検出器６０では、カソード領域６４及びアノード領域６６は、共に半導体基板表面に配置され、かつそれらの間にて半導体基板表面近傍に位置する受光半導体領域７２はｉ層を構成する。この構成により、逆バイアス電圧印加時に、受光半導体領域７２に対応した半導体基板表面近傍にも空乏層が広がる。

空乏層内のポテンシャル電位は、アノード領域６６からカソード領域６４に向けて深くなる。つまり、各カソード領域６４に応じた位置に電位井戸が形成される。また、アノード領域６６の位置に対応した区画６２相互の境界部分は、ポテンシャル電位が浅くなり、電子の移動に対する電位障壁を形成し、区画６２毎のＰＩＤフォトダイオードの素子分離を実現する。

各区画６２に入射した光は、空乏層にて吸収され信号電荷として電子−正孔の対を生じ、それらのうち電子が近傍のカソード領域６４に集められる。各カソード領域６４に集められた電子の量は、カソード電流としてオペアンプ９２を介して検出される。本光検出器６０では、受光半導体領域７２の表面近傍で吸収される光によっても信号電荷が生成され、当該信号電荷をカソード領域６４から検出することができる。これにより、半導体基板表面近傍で吸収される短波長の光によって発生する信号電荷を受光信号として取り出すことが可能となり、短波長光に対する感度を得ることができる。

ちなみに、トレンチ６８，７０を形成するエッチング方法として例えば、ＲＩＥ（Reactive Ion Etching）等の異方性エッチング技術を用いることで、トレンチ６８，７０を細く形成することができ、各区画６２の半導体基板表面での面積に占める受光半導体領域７２の割合を大きくすることができる。これにより、各区画６２のＰＩＮフォトダイオードの感度向上が図られる。

また、カソード領域６４及びアノード領域６６とエピタキシャル層８２との接合面積を小さくすることができるので、ＰＩＮフォトダイオードのカソードとアノードとの端子間容量が抑制され、良好な応答性を確保することが可能となる。

実施形態の半導体素子である光検出器の概略の平面図である。 実施形態に係る受光部の構造を示す模式的な垂直断面図である。 光検出器の動作時における回路構成及び、垂直断面でのポテンシャル分布を示す模式図である。 光検出器の受光部及び、当該受光部上での反射光像を示す模式図である。 従来の光検出器の模式的な垂直断面図である。

符号の説明

６０ 光検出器、６２ 区画、６４ カソード領域、６６ アノード領域、６８，７０ トレンチ、７２ 受光半導体領域、８０ Ｐ-sub層、８２ エピタキシャル層、９０ 電圧源、９２ オペアンプ。

Claims (5)

1. 半導体基板の主面に設けられ、信号光を受光する低不純物濃度の受光半導体領域と、
   相互間に前記受光半導体領域を配して、前記主面に形成されたアノード領域及びカソード領域と、を有し、
   前記アノード領域は、第１電圧を印加され、前記受光半導体領域よりも高不純物濃度の第１導電型半導体領域であり、
   前記カソード領域は、第２電圧を印加され、前記受光半導体領域よりも高不純物濃度の第２導電型半導体領域であり、
   前記アノード領域と前記カソード領域とは、前記第１電圧及び前記第２電圧により逆バイアス状態とされて、前記受光半導体領域に空乏層を形成する半導体装置。
2. 複数区画に分割された受光部を半導体基板の主面に形成された半導体装置であって、
   前記主面に設けられた低不純物濃度の受光半導体領域と、
   前記各区画毎に前記主面に形成され前記受光半導体領域よりも高不純物濃度の第１導電型半導体領域である複数のカソード領域と、
   前記区画相互間の境界に沿って前記主面に形成され前記受光半導体領域よりも高不純物濃度の第２導電型半導体領域であるアノード領域と、
   前記カソード領域の表面に形成され、第１電圧を印加される第１電極領域と、
   前記アノード領域の表面に形成され、第２電圧を印加される第２電極領域と、
   を有し、
   前記第１電極領域と前記第２電極領域とは、前記第１電圧及び前記第２電圧により逆バイアス状態とされて、それらの間の前記受光半導体領域に空乏層を形成すること、
   を特徴とする半導体装置。
3. 請求項２に記載の半導体装置において、
   前記カソード領域は、対応する前記区画の境界のうち他の前記区画に隣接しない部分に沿って形成されること、を特徴とする半導体装置。
4. 請求項１から請求項３のいずれか１つに記載の半導体装置において、
   前記アノード領域又は前記カソード領域は、前記主面に形成された溝部の表面に形成されること、を特徴とする半導体装置。
5. 請求項４に記載の半導体装置において、
   前記受光半導体領域は、エピタキシャル成長層であること、を特徴とする半導体装置。