DE10252878A1 - In BiCMOS-Technologie monolithisch integrierte verbesserte vertikale pin-Fotodiode - Google Patents

In BiCMOS-Technologie monolithisch integrierte verbesserte vertikale pin-Fotodiode Download PDF

Info

Publication number
DE10252878A1
DE10252878A1 DE10252878A DE10252878A DE10252878A1 DE 10252878 A1 DE10252878 A1 DE 10252878A1 DE 10252878 A DE10252878 A DE 10252878A DE 10252878 A DE10252878 A DE 10252878A DE 10252878 A1 DE10252878 A1 DE 10252878A1
Authority
DE
Germany
Prior art keywords
pin photodiode
epitaxial layer
bicmos technology
monolithically integrated
integrated vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10252878A
Other languages
English (en)
Inventor
Wolfgang Einbrodt
Horst Prof. Dr.-Ing. Zimmermann
Michael Förtsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE10252878A priority Critical patent/DE10252878A1/de
Priority to EP03767422A priority patent/EP1561245A2/de
Priority to PCT/DE2003/003739 priority patent/WO2004044994A2/de
Priority to AU2003291934A priority patent/AU2003291934A1/en
Priority to DE10394078T priority patent/DE10394078D2/de
Priority to US10/534,304 priority patent/US7535074B2/en
Publication of DE10252878A1 publication Critical patent/DE10252878A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Es wird der Aufbau der i-Zone einer in BiCMOS-Technologie monolithisch integrierten vertikalen pin-Fotodiode und die veränderte Verfahrensweise angegeben, um diese effektivere pin-Fotodiode herzustellen. Das führt bei einem hohen Quantenwirkungsgrad von bis zu über 95% zu verringerten Anstiegs- und Abfallzeiten, die eine verarbeitbare Bitrate bis zu 1 Gbit/s erlauben, und zu niedrigen Sperrschichtkapazitäten.

Description

  • Diskrete pin-Fotodioden mit bis zu einigen 10μm dicker, niedrig dotierter i-Zone in Siliziumtechnologie sind Stand der Technik. Bei monolithisch auf Silizium-Chips integrierten pin-Fotodioden hingegen hat man das Problem zu lösen, daß die Dotierung des Substrats im Bereich von 1015 cm–3 und bei CMOS-Wannen und n-Kollektoren/epitaktischen Schichten bei pnp-Transistoren in Bipolar- und BiCMOS-Technologie weit darüber liegt. Deshalb sind in unmodifizierten SBC-Technologie (Standard-Buried-Collektor-Technologie) basierten Bipolar- und BiCMOS-Prozessen nur pin-Fotodioden mit dünner (ca. 1μm in moderneren Prozessen) i-Zone möglich, was zu einem niedrigen Wirkungsgrad von ca. 26% bei 650/670nm und zu einem noch niedrigeren bei größeren Wellenlängen (von ca. 10% bei 850nm) führt, wie das z.B. bei P.-W. Lim et al., Digest Technical Papers ISSCC 1993, pp. 96–97 und bei Kuchta et al., IBM Journal Res. Develop. 39, pp. 63–72, 1995 zu entnehmen ist. Dieses Problem wurde für pin-Dioden, die in bipolaren Schaltkreisen auf Silizium-Substraten integriert sind, mit einem aufwendigen in den Prozeß zusätzlich hineingenommenen Zweischrittepitaxieverfahren gelöst, um eine 15μm dicke, niedrig datierte i-Zone zu erzeugen, siehe M. Yamamoto et al., IEEE Trans. Electron Dev. 42 (1), pp. 58–63, 1995. Dazu sind jedoch mindestens drei zusätzliche Maskenschritte notwendig, wodurch sich der Prozeß wesentlich verteuert. Eine andere Lösung sind sogen. laterale Trench-pin-Fotodioden (M. Yang et al., IEEE Elektron. Dev. Lett., pp. 395–397, 2002), die jedoch einen noch höheren zusätzlichen Integrationsaufwand erfordern. In CMOS-Technologie ist die pin-Fotodioden-Integration bereits gelöst worden: H. Zimmermann et al., IEEE Photonics Technology Letters 11, pp. 254–256. Hier wurde die i-Zone durch eine auf das n+-Substrat aufgebrachte niedrig dotierte n-Epitaxieschicht realisiert. Ein zusätzlicher Maskenschritt war erforderlich.
  • Ziel der Erfindung ist es, in BiCMOS-Technologie integrierte vertikale Fotodioden hinsichtlich ihrer Geschwindigkeit und ihres Wirkungsgrades zu verbessern, ohne den Herstellungsaufwand wesentlich zu vergrößern.
  • Zweck der Erfindung ist die Verbesserung der Daten von OEIC's (optoelectronic integrated circuits) basierend auf der BiCMOS-Technologie und damit die Erweiterung ihres Anwendungsbereiches.
  • Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die i-Zone der pin-Diode durch die Kombination einer mit einer Dotierungskonzentration von ca. 1013cm–3 niedrig dotierten bis zu ca. 15 um dicken p–-Epitaxieschicht (bei dünnerer p–-Epitaxieschicht genügt eine höhere Dotierung), die sich auf dem hochdotierten p+-Substrat befindet, mit einer an diese angrenzenden mit ca. 1014cm–3 dotierten n–-Epitaxieschicht, in die die n+-Kathode der pin-Fotodoide eingebracht ist, gebildet wird und seitlich in lateraler Richtung die n-Epitaxieschicht durch die p-Wannen-Gebiete (p-wells) begrenzt wird und unter den p-Wannen-Gebieten befindliche vergrabene p-Schichten in die p-Epitaxieschicht hineingreifen. Neben den Anodenanschlüssen über die zur lateralen Isolation der pin-Fotodiode verwendeten p-Wannen auf der Oberseite des Chip ist zusätzlich ein Anodenkontakt auf der Unterseite des Chip vorgesehen. Dazu ist nötigenfalls zumindest in diesen rückseitigen Anodenbereichen das Substrat abgedünnt. Möglicherweise kann auf den Rückseitenkontakt verzichtet werden, wenn der Serienwiderstand der Fotodiode bei auf der planaren Vorderseite in an sich bekannter Weise kontaktierten Anode nicht zu groß wird. So können z.B. tiefe Grabenkontakte von oben her zur Reduzierung des Serienwiderstandes angebracht werden.
  • Zum besseren Verständnis, wie eine solche Fotodioden-Konstruktion mit einem minimalen tehnologischen Zusatzaufwand in BiCMOS-Technologie realisiert werden kann, sei kurz auf die hierfür wesentlichen Teile des verwendeten BiCMOS-Standardprozesses eingegangen. Das für den BiCMOS-Standardprozeß verwendete Ausgangsmaterial ist eine p-Siliziumscheibe mit einem spezifischen elektrischen Widerstand von 20 Ohm·cm. Nach der Implementierung der vergrabenen p+-Schicht wird auf das Substrat eine etwa 1μm dicke, relativ hoch dotierte (1015cm–3) n-Epitaxieschicht aufgebracht. In diese werden im weiteren Prozeßverlauf n- und p-Wannen (CMOS-Wannen) implantiert. Die n-Wanne dient gleichzeitig zur Erzeugung der Kollektordotierung des npn-Transistors. Die Dotierungskonzentration der n-Wanne ist höher als die der n-Epitaxieschicht.
  • Erfindungsgemäß wird für den Aufbau der pin-Fotodiode so vorgegangen, daß als Ausgangsmaterial eine p+-Silizimscheibe mit einer ca. 15μm dicken p–-Epitaxieschicht und einer Dotierungskonzentration von ca. 1013cm–3 eingesetzt wird. Die nach der Implementierung der vergrabenen Schicht standardmäßig folgende n-Epitaxieschicht wird mit einer auf in einen Bereich um 1014cm–3 herabgesetzten Dotierungskonzentration abgeschieden. Für diese beiden Prozeßmodifikationen ist keine zusätzliche Maske notwendig, da der BiCMOS-Standardprozeß die Option zum Ausblenden der n- und p-Wannen sowie der vergrabenen p-Schicht aus dem Fotodiodengebiet standardmäßig enthält. Um einen zu hohen Serienwiderstand der pin-Fotodoide zu vermeiden, wird nicht nur die zur lateralen Isolation der pin-Fotodiode verwendete p-Wanne als Anodenanschluß verwendet, sondern zusätzlich ein Rückseitenkontakt auf der Unterseite des nötigenfalls zumindest in diesem Bereich abgedünnten Substrats. Es genügt z.B. das Aufbringen des abgedünnten Chip mit einem leitfähigen Kleber auf den Lead-Frame oder eine leitende Fläche einer Platine.
  • Den erfindungsgemäßen Aufbau der pin-Diode verdeutlicht die schematische Zeichnung der 1.
  • 2 stellt den Verlauf des elektrischen Feldes dar, wie er sich beim bisherigen BiCMOS-Standardprozeß für das pin-Diodengebiet ergibt.
  • 3 zeigt den Verlauf des elektrischen Feldes wie er sich für das pin-Diodengebiet beim erfindungsgemäßen Aufbau einstellt (durchgezogene Linie) und für den Fall, daß die Dotierungskonzentration in der n-Epitaxieschicht nicht auf einen Betrag um 1014cm–3 herabgesetzt ist (gestrichelte Linie). Daraus geht hervor, daß die p–-Epitaxieschicht allein das Problem nicht löst.
  • In Tabelle 1 sind die Meßergebnisse von im unmodifizierten und im modifizierten BiCMOS-Prozeß implementierten Fotodioden aufgelistet. Es ist ersichtlich, daß mit den erfindungsgemäßen Modifikationen für eine Wellenlänge von 670 nm eine integrierte Fotodiode mit einem Quantenwirkungsgrad von über 95% erzielbar ist, deren geringe Anstiegs- und Abfallzeiten eine verarbeitbare Bitrate von bis zu 1 Gbit/s erlauben, Die niedrige Sperrschichtkapazität macht vergrößerte Fotodiodenflächen möglich, was ein weiterer Vorteil ist.

Claims (8)

  1. In BiCMOS-Technologie monolithisch integrierte vertikale pin-Fotodiode, dadurch gekennzeichnet, daß die i-Zone der pin-Diode durch die Kombination einer niedrig dotierten bis zu ca. 15μm dicken p–-Epitaxieschicht einer Dotierungskonzentration von unter 5·1014cm–3, die sich auf einem hochdotierten p+-Substrat befindet, mit einer an diese angrenzenden niedrig dotierten n–-Epitaxieschicht im Dotierungsbereich um 1014cm–3, (Dotierungsbereich von ≤ 1014cm–3 bis < l015cm–3) , in die die n+-Kathode der pin-Fotodiode eingebracht ist, gebildet wird, wobei seitlich in lateraler Richtung p-Gebiete die n-Epitaxieschicht begrenzen und zusätzlich zu den Anodenanschlüssen über die p-Wannengebiete auf der planaren Oberseite ein weiterer Anodenanschlußbereich der pin-Diode auf der Rückseite vorhanden ist.
  2. In BiCMOS-Technologie monolithisch integrierte vertikale pin-Fotodiode nach Anspruch 1, dadurch gekennzeichnet, daß sich unter den seitlich die n-Epitaxieschicht in lateraler Richtung begrenzenden p-Gebiete vergrabene p+-Schichten befinden, die in die p-Epitaxieschicht hineingreifen.
  3. In BiCMOS-Technologie monolithisch integrierte vertikale pin-Fotodiode nach Anspruch 1, dadurch gekennzeichnet, daß zumindest im Bereich der Rückseitenanode die Siliziumscheibe abgedünnt ist.
  4. In BiCMOS-Technologie monolithisch integrierte vertikale pin-Fotodiode nach Anspruch 1, dadurch gekennzeichnet, daß die Anode der pin-Fotodiode ausschließlich von der Vorderseite her elektrisch kontaktiert ist.
  5. In BiCMOS-Technologie monolithisch integrierte vertikale pin-Fotodiode nach Anspruch 4, dadurch gekennzeichnet, daß ein oder mehrere Anodenanschlüsse durch tiefe Grabenkontakte hergestellt sind.
  6. Verfahren zur Herstellung einer in BiCMOS-Technologie monolithisch integrierten vertikalen pin-Fotodiode, dadurch gekennzeichnet, daß als Ausgangsmaterial eine p+-Siliziumscheibe mit einer ca. 15μm dicken p–-Epitaxieschicht und einer Dotierungskonzentration von ca. 1013cm–3 eingesetzt wird, daß nach der dann folgenden Implementierung der vergrabenen Schicht die standardmäßig folgende n-Epitaxieschicht mit einer Dotierungskonzentration im Bereich um 1014cm–3 abgeschieden wird, danach die n- und p-Wannen und alle weiteren standardmäßig folgenden Prozeßschritte der Technologie ausgeführt werden, wobei in die n–-Epitaxieschicht die n+-Kathode der pin-Fotodiode eingebracht wird und seitlich in lateraler Richtung p-Gebiete die n-Epitaxieschicht begrenzen und zusätzlich zu den Anodenanschlüssen über die p-Wannengebiete auf der planaren Oberseite ein weiterer Anodenanschlußbereich der pin-Diode auf der Rückseite ausgebildet wird, so daß dieser bei dem nach dem Vereinzeln vorliegenden Chip für den Fall eines nicht ausreichend kleinen Serienwiderstandes durch Aufbringen des Chip mit einem leitfähigen Kleber auf den Lead-Frame oder eine leitende Fläche einer Platine kontaktiert werden kann.
  7. Verfahren zur Herstellung einer in BiCMOS-Technologie monolithisch integrierten vertikalen pin-Fotodiode nach Anspruch 6, dadurch gekennzeichnet, daß zum Schluß die Siliziumscheibe bei vorderseitiger Schutzabdeckung rückseitig zumindest im Bereich der pin-Diode abgedünnt wird.
  8. Verfahren zur Herstellung einer in BiCMOS-Technologie monolithisch integrierten vertikalen pin-Fotodiode nach Anspruch 6, dadurch gekennzeichnet, daß der Anodenanschlußbereich auf der Rückseite nicht speziell ausgebildet und nicht elektrisch kontaktiert wird.
DE10252878A 2002-11-12 2002-11-12 In BiCMOS-Technologie monolithisch integrierte verbesserte vertikale pin-Fotodiode Withdrawn DE10252878A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10252878A DE10252878A1 (de) 2002-11-12 2002-11-12 In BiCMOS-Technologie monolithisch integrierte verbesserte vertikale pin-Fotodiode
EP03767422A EP1561245A2 (de) 2002-11-12 2003-11-12 Monolithisch integrierte vertikale pin-fotodiode in bicmos-technologie
PCT/DE2003/003739 WO2004044994A2 (de) 2002-11-12 2003-11-12 Monolithisch integrierte vertikale pin-fotodiode in bicmos-technologie
AU2003291934A AU2003291934A1 (en) 2002-11-12 2003-11-12 Monolithically integrated vertical pin photodiode used in bicmos technology
DE10394078T DE10394078D2 (de) 2002-11-12 2003-11-12 Monolithisch integrierte vertikale PIN-Fotodiode in BICMOS-Technologie
US10/534,304 US7535074B2 (en) 2002-11-12 2003-11-12 Monolithically integrated vertical pin photodiode used in biCMOS technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10252878A DE10252878A1 (de) 2002-11-12 2002-11-12 In BiCMOS-Technologie monolithisch integrierte verbesserte vertikale pin-Fotodiode

Publications (1)

Publication Number Publication Date
DE10252878A1 true DE10252878A1 (de) 2004-06-03

Family

ID=32240023

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10252878A Withdrawn DE10252878A1 (de) 2002-11-12 2002-11-12 In BiCMOS-Technologie monolithisch integrierte verbesserte vertikale pin-Fotodiode
DE10394078T Expired - Fee Related DE10394078D2 (de) 2002-11-12 2003-11-12 Monolithisch integrierte vertikale PIN-Fotodiode in BICMOS-Technologie

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE10394078T Expired - Fee Related DE10394078D2 (de) 2002-11-12 2003-11-12 Monolithisch integrierte vertikale PIN-Fotodiode in BICMOS-Technologie

Country Status (5)

Country Link
US (1) US7535074B2 (de)
EP (1) EP1561245A2 (de)
AU (1) AU2003291934A1 (de)
DE (2) DE10252878A1 (de)
WO (1) WO2004044994A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004053077A1 (de) * 2004-11-03 2006-05-04 X-Fab Semiconductor Foundries Ag Vertikale PIN-Fotodiode und Verfahren zur Herstellung, kompatibel zu einem konventionellen CMOS-Prozess

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630679B1 (ko) * 2003-12-17 2006-10-02 삼성전자주식회사 포토 다이오드 및 이의 제조 방법
JP2006339533A (ja) * 2005-06-03 2006-12-14 Sanyo Electric Co Ltd 半導体装置
US8294232B2 (en) * 2009-01-15 2012-10-23 Raytheon Company High quantum efficiency optical detectors
US8298887B2 (en) * 2009-12-03 2012-10-30 Applied Materials, Inc. High mobility monolithic p-i-n diodes
CN103828069B (zh) * 2011-09-23 2016-10-26 上海凯世通半导体股份有限公司 掺杂方法、pn结构、太阳能电池的制作方法及太阳能电池
CN103094313B (zh) * 2011-11-01 2016-08-17 上海华虹宏力半导体制造有限公司 一种bicmos工艺中的寄生n-i-p型pin器件结构及其制造方法
CN103107186B (zh) * 2011-11-11 2016-06-08 上海华虹宏力半导体制造有限公司 一种BiCMOS工艺中寄生N-I-P型PIN器件结构及其制造方法
CN103123931B (zh) * 2011-11-21 2016-04-13 上海华虹宏力半导体制造有限公司 一种BiCMOS工艺中寄生N-I-P型PIN器件结构及其制造方法
US11662818B2 (en) 2012-08-31 2023-05-30 Blue Goji Llc. System and method for evaluation, detection, conditioning, and treatment of neurological functioning and conditions
CN104538374B (zh) * 2015-01-08 2017-10-20 四川矽芯微科技有限公司 芯片尺寸封装的pin二极管及其制作方法
IT201800004149A1 (it) * 2018-03-30 2019-09-30 St Microelectronics Srl Fotorivelatore di luce ultravioletta di carburo di silicio e suo processo di fabbricazione
DE102019009466B4 (de) * 2018-09-10 2024-08-22 pmdtechnologies ag Lichtlaufzeitpixel und Lichtlaufzeitsensor mit entsprechenden Pixel
DE102019107895A1 (de) * 2019-03-27 2020-10-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Photodiode und Ausleseschaltung für Photodiode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4616247A (en) * 1983-11-10 1986-10-07 At&T Bell Laboratories P-I-N and avalanche photodiodes
JPS63174358A (ja) * 1987-01-14 1988-07-18 Hitachi Ltd 固体撮像素子
US5164813A (en) * 1988-06-24 1992-11-17 Unitrode Corporation New diode structure
JP3208307B2 (ja) * 1995-11-27 2001-09-10 三洋電機株式会社 光半導体装置
JP3280321B2 (ja) * 1998-09-14 2002-05-13 富士通株式会社 機能拡張装置及び電子機器システム
ATE507585T1 (de) 2000-10-19 2011-05-15 Quantum Semiconductor Llc Verfahren zur herstellung von mit cmos integrierten heteroübergang-photodioden
AU2002219320A1 (en) 2000-12-14 2002-06-24 King's College London Optoelectronic detector and related circuit
US6451702B1 (en) 2001-02-16 2002-09-17 International Business Machines Corporation Methods for forming lateral trench optical detectors
CA2396325C (en) * 2001-09-06 2010-03-30 Sumitomo Electric Industries, Ltd. Zn1-xmgxsyse1-y pin photodiode and zn1-xmgxsyse1-y avalanche-photodiode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004053077A1 (de) * 2004-11-03 2006-05-04 X-Fab Semiconductor Foundries Ag Vertikale PIN-Fotodiode und Verfahren zur Herstellung, kompatibel zu einem konventionellen CMOS-Prozess
WO2006048001A1 (de) * 2004-11-03 2006-05-11 X-Fab Semiconductor Foundries Ag Vertikale pin oder nip fotodiode und verfahren zur herstellung, kompatibel zu einem konventionellen cmos-prozess
DE102004053077B4 (de) * 2004-11-03 2006-11-02 X-Fab Semiconductor Foundries Ag Vertikale PIN-Fotodiode und Verfahren zur Herstellung, kompatibel zu einem konventionellen CMOS-Prozess

Also Published As

Publication number Publication date
WO2004044994A9 (de) 2004-07-22
WO2004044994A2 (de) 2004-05-27
AU2003291934A1 (en) 2004-06-03
EP1561245A2 (de) 2005-08-10
DE10394078D2 (de) 2005-10-06
US20070018268A1 (en) 2007-01-25
US7535074B2 (en) 2009-05-19
WO2004044994A3 (de) 2005-04-07

Similar Documents

Publication Publication Date Title
DE69223664T2 (de) Optische Halbleitervorrichtung
DE10252878A1 (de) In BiCMOS-Technologie monolithisch integrierte verbesserte vertikale pin-Fotodiode
DE2825433A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102007024355A1 (de) Verfahren zum Herstellen einer Schutzstruktur
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE69325645T2 (de) Integrierte Schutzschaltungsstruktur zum Schutz von logischen MOS-Leistungshalbleitenbauelementen von elektrostatischen Entladungen
EP0676808B1 (de) Integrierte Treiberschaltungsanordnung für ein induktives Lastelement
DE102004031606B4 (de) Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE69129129T2 (de) Anordnung mit einer Ladungsverschiebungsvorrichtung, MOS-Transistoren und bipolare Transistoren, die alle auf einem einzigen Halbleitersubstrat erzeugt werden
DE2022457A1 (de) Integrierte Schaltung
DE3235641A1 (de) Bipolare logische schaltung
DE102008051449A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102008046035A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE3787763T2 (de) Zusammengesetzte Halbleiteranordnung.
DE69325206T2 (de) Vergrabener Lawinendiode
DE2355626A1 (de) Verfahren zur herstellung integrierter schaltkreise mit hoher packungsdichte in einem einkristall-substrat
DE102008062489A1 (de) Bildsensor und Verfahren zu dessen Herstellung
WO2019081653A1 (de) Halbleiterlaserarray und halbleiterlaserarrayschaltungsanordnung
DE3688030T2 (de) Bipolare integrierte schaltung mit isolationsstruktur und substratkontakt und verfahren zur herstellung.
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE2428881A1 (de) Halbleiterstruktur
EP0353509B1 (de) Verfahren zur Herstellung einer integrierten Halbleiteranord- nung mit einem Photoelement und einem npn-Bipolartransistor in einem Siliziumsubstrat
DE3129487C2 (de)
DE2053776A1 (de) Integrierte Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8143 Lapsed due to claiming internal priority