DE2053776A1 - Integrierte Halbleiteranordnung - Google Patents

Integrierte Halbleiteranordnung

Info

Publication number
DE2053776A1
DE2053776A1 DE19702053776 DE2053776A DE2053776A1 DE 2053776 A1 DE2053776 A1 DE 2053776A1 DE 19702053776 DE19702053776 DE 19702053776 DE 2053776 A DE2053776 A DE 2053776A DE 2053776 A1 DE2053776 A1 DE 2053776A1
Authority
DE
Germany
Prior art keywords
zone
conductivity type
type
covered
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702053776
Other languages
English (en)
Inventor
Theo Dipl.-Phys. 7100 Heilbronn. M Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19702053776 priority Critical patent/DE2053776A1/de
Publication of DE2053776A1 publication Critical patent/DE2053776A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826Combination of vertical complementary transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

  • "Integrierte Halbleiteranordnung" Die Erfindung betrifft eine Lntegrierte Halbleiteranordnung aus einem Halbleitergrundkörper vom ersten Leltungstyp und einer Oberflachenzone vom zweiten Leitungstyp, die durch bis zum Halbleitergrundkörper reichende Trenn-Zonen vom ersten Leitungstyp in voneinander isolierte.
  • Bauelemente enthaltende Bereiche vom zweiten Leitungstyp aufgeteilt lst,-wobel wenigstens unterhalb eines Bereichs vom zweiten Leitungstyp in den Ilalbleitergrundkörper eine Zone vom zweiten Leitungstyp eingelassen ist die von der Oberflächenzone überdeckt ist, Der Erfindung liegt die Aufgabe zugrunde, eine integrier te Schaltungsanordnung anzugeben, bei der die Polaritat der hergestellten Bauelemente unabhängig vom Leitungstyp des Ausgangshalbleiterkörpers ist. So sollen mit der erfindungsgemäßen Anordnung uca. Schaltkreise mit komple mentären Bauelementen realisiert werden, wobei die Bau elemente bezüglich der elektrischen Eigenschaften zumindest in etwa einander gleichwertig sind. Außerdem wird ein Verfahren zur Herstellung einer derartigen integrierten Schaltungsanordnung angegeben Es ist bekannt, in voneinander isolierte Bereiche eines Halbleiterkörpers Transistoren, Dioden undiandere Bauele mente einzubringen Bei allen Transistoren handelt es sich in der Regel um gleichartige insbesondere um npn-Diffusions Transistoren oder npn-Dlffusions-Epitaxialtranslstoren Die in einer solchen Schaltungsanordnung etwa benötigten pnp Transistoren wurden bei bekannten Anordnungen durch Lateral oder Oberflächentransistoren realisiert Zur Herstellung dieser Lateraltransistoren wurden in einem iso#ierten n-leitenden Bereich, der bei den npn#Transis toren normalerweise als Kollektorzone dient nebeneinander und in einem bestimmten Abstand voneinander zwei pleitende Oberflächenzonen eindiffundiert. Diese Zonen dienen dann bei dem Lateraltransistor als Emitter und Kollektorzone, wahrend der zwischen diesen Zonen liegende Bereich der n-leitenden Zone die Basiszone bildet. Solche Transistoren haben sehr kleine Stromverstärkungswerte, wobei das Maximum der Stromverstärkung bei sehr kleinen Kollektorstromen liegt. Es ist also bei Lateraltransistoren nicht moglich. eine gute Stromverstärkung auch bei höheren Kollektorströmen zu erzielen Vom Leitungstyp des Grundkörpers unabhängige Bauelemente in einer integrierten Schaltung erhält man bei einer Halb leiteranordnung der eingangs beschriebenen Art erfindung gemaß dadurch , daß in die überdeckte Zone vom zweiten Leitungstyp eine weitere, gleichfalls überdeckte Zone vom ersten Leitungstyp eingelassen ist, und daß zumindest ein Teil des darüber angeordneten Bereichs vom zweiten Leitungstyp von einer, bis zur überdeckten Zone vom ersten Leitungstyp reichenden Zone des gleichen Leitungstyps umschlossen ist Die überdeckte Zone vom ersten Leitungstyp und die von der Oberfläche bis zu ihr reichenden Zone des gleichen Leitungstyps, bilden somit eine zusammenhängende Zone vom ersten Leitungstyp, die außen von Bereichen vom zweiten Leitungstyp allseitig umschlossen ist und somit gegen den Halbleitergrundkörper isoliert ist. Somit kann die zusammenhängende Zone vom ersten Leitungstyp als Kollektorzone ei nes Transistors dienen, die in den anderen isolierten, für die Aufnahme von Bauelementen vorgesehenen Bereichen durch Teile der Oberflächenzone vom zweiten Leitungstyp gebildet wird Da auf diese Weise die Kollektorzonen von Transistoren in verschiedenen Bauelementbereichen des Halbleiterfestkörpers unterschiedlichen Leitungstyp aufweisen, lassen sich durch Einbringen weiterer Zonen in die Kollektorzonen komplementäre Transistoren oder andere komplementäre Bau elemente erzeugen.
  • Um niedere Kollektorwiderstände zu erzielen, sind die von der Oberflächenzone überdeckten, in den Halbleitergrundkörper eingelassenen Zonen, die vielfach auch als vergrabene Zonen oder "burried layer" bezeichnet werden, vorzugsweise hochdotiert.
  • Die in einem für die Aufnahme eines Bauelementes vorgesehenen Bereich angeordnete zusammenhängende Zone vom ersten Leitungstyp umschließt, wie bereits ausgeführt wurde, einen Bereich vom zweiten Leitungstyp, der dann als Basiszone oder zur Aufnahme der Basiszone dient, wenn die zusammenhängende Zone vom ersten Leitungstyp die Kollektorzone eines Transistors ist. In diese Basiszone ist zur Vervollständigung des Transistors eine Emitterzone vom ersten Leitungstyp eingelassen, die als gleichartige Zone in anderen isolierten Bereichen vom zweiten Leitungstyp vorzugsweise die Basiszone komplementarer Transistoren oder die zweite Zone einer Diode bildet Die erfindungsgemäße Schaltungsanordnung hat den wesentlichen Vorteil gegenuber bekannten Anordnung mit Lateraltransisto ren, daß komplementäre Transistoren mit annähernd gleichen Stromverstärkungsfaktoren für gleiche Ströme in einer integrierten Schaltung erzeugt werden können. Bei der erfindungsgemäßen Anordnung können außerdem alle Zonen der Transistoren an beliebige Potentiale angelegt werden, die vom Potential des Halbleitergrundkörpers unabhängig sind.
  • Außerdem läßt sich diese Anordnung auf einfache Weise mit einer relativ geringen Anzahl von Verfahrensschritten realisieren.
  • Die erfindungsgemäße Anordnung, das Verfahren zu seiner Herstellung und weitere vorteilhafte Ausgestaltungen sollen anhand der Figuren 1 bis 4 an einem Ausführungsbeispiel näher erläutert werden.
  • Die Figuren 1 bis 4 sind Schnittdarstellungen der erfindung gemaßen Schaltungsanordnung in verschiedenen Fertigungs~ phasen. Dabei wird jeweils nur ein kleiner Ausschnitt der tatsächlichen Schaltungsanordnung dargestellt, die in der Regel eine Vielzahl von Bauelementen |tfasst. In den Figuren ist nur der Teil des Halbleiterkorpers dargestellt, der zwei Bauelemente umfasst, beispielsweise zwei komplementäre Transistoren.
  • Zur lierstellung der integrierten Halbleiteranordnung wird nach Figur 1 beispielsweise von einem gleitenden Halbleitergrundkörper i ausgegangen. Dieser Halbleitergrundkörper besteht beispielsweise aus nonokristallinem Silizium. Die Scheibe ist bei einem Ausführungsbeispiel 300 /um dick und weist eine Leitfähigkeit von 10 Ohm cm auf Mit Hilfe der bekannten Photolack-, Ätz- und Maskierungstechnik werden in die eine Oberflächenseite des Halbleitergrundkörpers n+-leitende, voneinander getrennte Zonen 3 und 2 eindiffundiert.
  • Hierbei handelt es sich um Oberflächenzonen geringer Eindringtiefe. Die Störstellenkonzentration dieser Zonen beträgt beispielsweise an der Haibleiteroberfläche 10 9 Atome pro cm 3. Als Dotierungsmaterial kann Antimon verwendet werden. Als Maskierungsschicht bei den Diffusion prozessen kann beispielsweise Siliziumdioxyd oder Siliziumnitrid verwendet werden. Die hohe Dotierung der Zonen 2 und 3 dient im wesentlichen zur Senkung der Kollektor bahnwiderstände der herzustellenden Transistoren. Die erfindungsgemäße Anordnung mit komplementären Bauelementen läßt sich aber auch mit weniger stark dotierten Zonen 2 und 3 realisieren0 Auf die Zone 2 kann ganz verzichtet werden, wenn ein höherohmiger Bahnwiderstand der npn Transistoren in Kauf genommen wird.
  • Nach einem vorausgehenden neuen Maskierungsprozess wird in die n-bzw. n4-leitende Zone 3 eine p- bzw. p+"leitende Zone 4 eindiffundiert, Diese Zone ist im Querschnitt und in der Eindringtiefe kleiner als die zuvor eindiffundierte + n-leitende Zone 3 Als Störstellenmaterial für die p -leitende Zone 4 kann beispielsweise Bor verwendet werden, Auf die so mit Oberflächenzonen versehene Oberflächenseite des llalbleiterkörpers wird dann, nach dem Entfernen der Maskierungsschichten, gemäß Figur 2 eine n-leitende epitaktische Schicht 5 aufgebracht Diese Epitaxieschicht ist beispielsweise 10 Xum dick, Die Leitfähigkeit der Epitaxieschicht kann in der Größenanordnung von 1 Ohm cm liegen0, Von der Oberfläche der epitaktischen Schicht 5 aus, werden in den iialbleiterkörper Separationsdiffusionszonen 8 eindiffundiert, die p zleitend sind und bis zum Halbleitergrundkörper 1 reichen Diese Separationsdiffusionszonen sind raumlich so angeordnet, daß sie jeweils n-leitende Bereiche 6 und 7 über den vergrabenen Zonen 2 und 3 umschließen Diese n-leitenden Halbleiterbereiche 6 und 7 sind für die Aufnahme von Halbleiterbauelementen der herzustellenden integrierten Halbleiterschaltungsanordnungen vorgesehen In den Halbleiterbereich 7 wird vorzugsweise gleichzeitig mit der Herstellung der Separationsdiffusionszonen eine p + leitende Zone 9 eindiffundiert, die von der Halbleiteroberflache bis zur p leitenden vergrabenen Schicht 4 reicht Die Zone 9 muß raumlich so angeordnet werden, daß sie mit der vergrabenen Schicht 4 eine zusammenhängende p-bzwO p leitende Zone (9, 4) bildet, die von n-leitenden Bereichen 3 und 7 umgeben ist und einen n-leitenden Teil 10 des gleitenden Elalbleiterbereichs 7 allseitig um schließt Diese zusammenhängende p -leitende Zone (9, 4) bildet somit beispielsweise die Kollektorzone eines pnp-Planartransistors, während die n-leitende Zone 6 als Kollektorzone eines npn-Planartransistors verwendet werden kann. Aus der voranstehenden Beschreibung ergibt sich, daß bei der erfindungsgemäßen Anordnung die Kollektorzone des pnp-Transistors gleichzeitig mit der sowieso erforderlichen Separationsdiffusion hergestellt werden kann, so daß keine gesonderten Verfahrensschritte erforderlich sind.
  • Nach Figur 3 wird nun in die Bereiche 6 und 10 je eine pleitende Zone 11 bzw. 12 eindiffundiert. Diese Zonen können gleichzeitig oder nacheinander hergestellt werden. Man wird sie nacheinander eindiffundieren, wenn unterschiedliche Eindringtiefen oder Dotierungskonzentrationen dieser Zonen gefordert werden; im Normalfall wird man aber diese Zonen während eines Diffusionsprozesses gleichzeitig herstellen können. In der n-leitenden Zone 10 dient diese p-leitende Zone 11 als Emitterzone eines pnp-Transistors, während die n=ieitende Zone 10 die Basiszone darstellt. Es ist auch möglich in die n-leitende Zone 10 vor der Hergtellung der Emitterzone 11 weitere Störstellen einzudiffundieren, wenn die Leitfähigkeit dieser Basiszone im aktiven Bereich gegenüber der Leitfähigkeit der ursprünglichen n-Epitaxieschicht 5 geändert werden soll. Die p-leitende Halbleiterzone 12 im n-leitenden Halbleiterbereich 6 bildet die zweite Zone einer Diode oder die Basiszone eines npn-Transistors. Im letztgenannten Fall muß in diese Basiszone gemäß Figur 4 noch eine n-leitende Emitterzone 14 eindiffundiert, während durch eine geeignete Maskierung. eine Eindiffusion von Störstellen in dem Bereich des pnp-Transistors verhindert wird.
  • Alle Diffusionsprozesse werden vorzugsweise mit Hilfe der bekannten Planartechnik realisiert, bei der mit Hilfe der Ätz- und Photolacktechnik vor jedem Diffusionsvorgang eine geeignet strukturierte Maskierungsschicht auf der Halbleiteroberfläche erzeugt wird.
  • In der Figur 4 ist die fertige Halbleiteranordnung dargestellt Auf der Halbleiteroberfläche ist die Isolier- und Passivierungsschicht 13 dargestellt, die entweder neu auf die Halbleiteroberfläche aufgebracht wird oder aus der vervollständigten Maskierungsschicht für die Diffusionsprozesse besteht. Auf diese Isolierschicht, die beispielsweise aus Siliziumdioxyd oder Siliziumnitrid besteht, erstrecken sich die Metallkontakte, durch die die einzelnen Halbleiterzonen ohmisch angeschlossen werden. Die Kontakte sind in Kontak tierungsfenstern der Isolierschicht 13 untergebracht. Die Kollektorzone (9, 4) des pnp-Transistors weist den Kontakt 15, die zugehörige Basiszone den Kontakt 17 und die zuge hörige Emitterzone den Kontakt 16 auf. Der Kollektorkontakt des npn-Transistors an der Zone 6 ist mit 20 beziffert, der zugehörige Basiskontakt 18 schließt die Zone 12 und der zugehörige Emitterkontakt 19 schließt die Zone 14 elektrisch an. Leitbahnen die die beiden Transistoren gegebenenfalls miteinander verbinden, verlaufen vorzugsweise auf der Isolierschicht 13 Es sei darauf hingewiesen, daß alle in der voranstehenden Beschreibung genannten Leitungstypen der verschiedensten Zonen in ihrer Gesamtheit gegen die entgegengesetzten Lei tungstypen vertauscht werden können Die Erfindung eignet sich zur Realisierung von Komplementärtransistoren oder zur Herstellung von pnp°Transistoren in einer Festkorperschaltung, die auf einem p-leitenden Halbleitergrundkörper aufgebaut wird Auf der anderen Seite eignet sich aber die Erfindung bei der Umkehrung der Leitungstypen auch für die Realisierung von npn°Transistoren in integrierten Halbleiterschaltungen, die auf einem n-leitenden Halbleiter grundkörper mit einer epitaktischen, p-leitenden Oberflächenschicht aufgebaut sind

Claims (8)

  1. Patentansprüche 1) Integrierte Halbleiteranordnung aus einem Halbleitergrundkörper vom ersten Leitungstyp und einer Oberflächenzone vom zweiten Leitungstyp, die durch bis zum Halbleitergrundkörper reichende Trennzonen vom ersten Leitungstyp in voneinander isolierte, Bauelemente enthaltende Bereiche vom zweiten Leitungstyp aufgeteilt ist, wobei wenigstens unterhalb eines Bereichs vom zweiten Leitungstyp in den Halbleitergrundkörper eine Zone vom zweiten Leitungstyp eingelassen ist, die von der Oberflächenzone überdeckt ist, dadurch gekennzeichnet, daß in die überdeckte Zone (3) vom zweiten Leitungstyp eine weitere, gleichfalls überdeckte Zone (4) vom ersten Leitungstyp eingelassen ist, und daß zumindest ein Teil (10) des darüber angeordneten Bereichs (7) vom zweiten Leitungstyp von einer, bis zur überdeckt ten Zone (4) vom ersten Leitungstyp reichenden Zone (9) des gleichen Leitungstyps umschlossen ist.
  2. 2) Integrierte Halbleiteranordnung nach Anspruch i, dadurch gekennzeichnet, daß die überdeckten Zonen (3, 4) hochdotiert sind.
  3. 3) Integrierte Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die überdeckte Zone (4) vom ersten Leitungstyp zusammen mit von der Halbleiteroberfläche bis zur überdeckten Zone reichenden Zone (9) des gleichen Leitungstyps als Kollektorzone eines Transistors dient, während die umschlossene Zone (10) vom ersten Leitungstyp als Basiszone oder zur Aufnahme der Basiszone dient
  4. 4) Integrierte Halbleiteranordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß in die Basiszone (10) eine Emitterzone (11) vom ersten Leitung typ eingelassen ist, die als gleichartige Zone (12) in anderen isolierten Bereichen vom zweiten Leitungstyp die Basiszone komplementärer Transistoren oder die zweite Zone einer Diode bildet.
  5. 5) Integrierte Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Kollektorzone (9, 4) vom ersten Leitungstyp allseitig von Halbleiterzonen (3, 7, 10) vom zweiten Leitungstyp umgeben ist.
  6. 6) Verfahren zum Herstellen einer Halbleiteranordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß in einen Halbleitergrundkörper (1) vom ersten Leitung4-typ voneinander getrennte Zonen (2, 3) vom zweiten Leitung typ eindiffundiert werden, daß zumindest in eine dieser Diffusionszonen (3) eine zweite Zone (4) vom ersten Leitungstyp eindiffundiert wird, daß danach auf den Halbleitergrundkörper epitaktisch eine Oberflächenzone (5) vom zweiten Leitungstyp aufgebracht wird, daß diese Oberflächenzone durch die Eindiffusion von Separationsdiffusionszonen (8) vom ersten Leitungstyp in voneinander isolierte Bereiche (6, 7) aufgeteilt wird, und daß zumindest in dem Bereich (7), der über der überdeckten Zone (4) vom ersten Leitungstyp angeordnet ist, eine zusätzliche, bis zur überdeckten Zone vom ersten Leitungstyp reichende Separationsdiffusionszone (9) vom gleichen Leitungstyp eingebracht wird, die einen Bereich (10) vom zweiten Leitungstyp umschließt.
  7. 7) Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß in den von der zusätzlichen Separationsdiffusionszon# umschlossenen Bereich (10) vom zweiten Leitungstyp eine Zone (li) vom ersten Leitungstyp eindiffundiert wird, und daß an diese Zone (11) vom ersten Leitungstyp, an die umschlossene Zone (10) vom zweiten Leitungstyp und an die zusätzliche Separationsdiffusionszone (9) Kontakte angebracht werden, die als Emitter=, Basis- und Kollektoranschluß (16* 17, 15) dienen.
  8. 8) Verfahren nach einem der vorangehenden Ansprüche, gekennzeichnet durch die Verwendung eines p leitenden Halb-1 ei t ergrundkörpers 9) Verfahren nach einem der vorangehenden Ansprüche, gekenn zeichnet durch seine Verwendung zur Herstellung komplementärer Transistoren in integrierten Festkörperschaltungen.
    i0) Verfahren'nach Anspruch 7 und 9, dadurch gekennzeichnet, daß zur Herstellung von Komplementärtransistoren die im Bereich mit überdeckter Zone (4) vom ersten Leitungstyp als Emitterzone dienende Zone (11) vom ersten Leitungstyp in die anderen Bereiche ohne überdeckte Zone vom ersten Leitungstyp gleichartig als Basiszone (12) eingelassen wird, daß in diese Basiszone eine weitere Zone (14) vom zweiten Leitungstyp als Emitterzone eingelassen wird.
DE19702053776 1970-11-02 1970-11-02 Integrierte Halbleiteranordnung Pending DE2053776A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19702053776 DE2053776A1 (de) 1970-11-02 1970-11-02 Integrierte Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702053776 DE2053776A1 (de) 1970-11-02 1970-11-02 Integrierte Halbleiteranordnung

Publications (1)

Publication Number Publication Date
DE2053776A1 true DE2053776A1 (de) 1972-05-10

Family

ID=5786901

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702053776 Pending DE2053776A1 (de) 1970-11-02 1970-11-02 Integrierte Halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE2053776A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3609629A1 (de) * 1985-04-01 1986-10-02 Sgs Microelettronica S.P.A., Catania Integrierte elektronische schaltung zum ansteuern von induktiven lasten
EP0792514A1 (de) * 1994-11-04 1997-09-03 Analog Devices, Incorporated Integrierter schaltkreis mit komplementären isolierten bipolartransistoren und dessen herstellungsverfahren
US5759902A (en) * 1986-09-26 1998-06-02 Analog Devices, Incorporated Method of making an integrated circuit with complementary junction-isolated bipolar transistors
US6005282A (en) * 1986-09-26 1999-12-21 Analog Devices, Inc. Integrated circuit with complementary isolated bipolar transistors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3609629A1 (de) * 1985-04-01 1986-10-02 Sgs Microelettronica S.P.A., Catania Integrierte elektronische schaltung zum ansteuern von induktiven lasten
US5759902A (en) * 1986-09-26 1998-06-02 Analog Devices, Incorporated Method of making an integrated circuit with complementary junction-isolated bipolar transistors
US6005282A (en) * 1986-09-26 1999-12-21 Analog Devices, Inc. Integrated circuit with complementary isolated bipolar transistors
EP0792514A1 (de) * 1994-11-04 1997-09-03 Analog Devices, Incorporated Integrierter schaltkreis mit komplementären isolierten bipolartransistoren und dessen herstellungsverfahren
EP0792514A4 (de) * 1994-11-04 1998-06-17 Analog Devices Inc Integrierter schaltkreis mit komplementären isolierten bipolartransistoren und dessen herstellungsverfahren

Similar Documents

Publication Publication Date Title
DE1614373C2 (de)
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2242026A1 (de) Mis-feldeffekttransistor
DE2032315B2 (de) Halbleiteranordnung mit emittiergekoppelten inversen Transistoren sowie Verfahren zu ihrer Herstellung
DE2422912A1 (de) Integrierter halbleiterkreis
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2822403A1 (de) Integrierte injektions-logik-vorrichtung
DE2554612A1 (de) Integrierte halbleiterschaltung
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE3148323A1 (de) Halbleiterschaltung
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE2053776A1 (de) Integrierte Halbleiteranordnung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2344099C3 (de) Integrierte Halbleiteranordnung
DE2101279A1 (de) Integrierter, lateraler Transistor
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
DE3740302A1 (de) Integrierte schaltungsanordnung
DE2324554C2 (de)
DE1614816C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1944688A1 (de) Integrierte Halbleiteranordnung