DE2247911C2 - Monolithisch integrierte Schaltungsanordnung - Google Patents

Monolithisch integrierte Schaltungsanordnung

Info

Publication number
DE2247911C2
DE2247911C2 DE19722247911 DE2247911A DE2247911C2 DE 2247911 C2 DE2247911 C2 DE 2247911C2 DE 19722247911 DE19722247911 DE 19722247911 DE 2247911 A DE2247911 A DE 2247911A DE 2247911 C2 DE2247911 C2 DE 2247911C2
Authority
DE
Germany
Prior art keywords
epitaxial layer
isolated
diffused
regions
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19722247911
Other languages
English (en)
Other versions
DE2247911A1 (de
Inventor
Yukio Atsugi Kanagawa Tsuda
Tadaharu Isehara Kanagawa Tsuyuki
Hajime Tokio/Tokyo Yagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2247911A1 publication Critical patent/DE2247911A1/de
Application granted granted Critical
Publication of DE2247911C2 publication Critical patent/DE2247911C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

h) die erste epitaxiale Schicht (2) in einen unteren, am Substrat (1) angrenzenden Schichtanteil (2A) mit hoher Störstellenkonzentration (P + ) und in einen oberen, der zweiten epitaxialen Schicht (7) benachbarten Schichtanteil (2B) mit niedriger Störstellenkonzentration (P) aufge
teilt ist
2. Monolithisch integrierte Schaltungsanordnung nach Anspruch 1, gekennzeichnet dadurch, daß der eine Leitungstyp N-Leitung und daß der entgegengesetzte Leitungstyp P-Leitung ist
Die Erfindung bezieht sich auf eine monolithisch integrierte Schaltungsanordnung, wie sie im Oberbegriff des Anspruchs 1 angegeben ist
Eine Schaltungsanordnung der vorstehend erwähnten Art ist bereits bekannt (FR-PS 15 38402). Von Nachteil bei dieser bekannten Schaltungsanordnung ist daß diese keine komplementären Transistoren aufweist welche eine hohe Durchbruchsspannung und einen niedrigen Kollektorreihenwiderstand aufweisen. Dies bedeutet daß der Einsatzbereich der betreffenden bekannten Schaltungsanordnung relativ begrenzt ist
Es sind ferner integrierte Halbleiterschaltungen bekannt (US-PS 34 60 006), bei denen die dem jeweiligen Substrat benachbart liegende Schicht geringer dotiert ist als die darauf folgende weitere Schicht Damit eignen sich aber auch diese bekannten integrierten Schaltungen nicht ohne weiteres für die Bereitstellung von komplementären Transistoren, die eine hohe Durchbruchsspannung und einen niedrigen Kollektorreihenwiderstand aufweisen.
Der Erfindung liegt nun die Aufgabe zugrunde, eine monolithisch integrierte Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1 mit einem Paar vertikaler, komplementärer Transistoren zu schaffen, die eine hohe Durchbruchsspannung und einen niedrigen Kollektorreihenwiderstand aufweisen.
Gelöst wird die vorstehend aufgezeigte Aufgabe durch die im Anspruch 1 gekennzeichnete Schaltungsanordnung.
Die Erfindung bringt den Vorteil mit sich, daß auf relativ einfache Weise eine monolithisch integrierte Schaltungsanordnung der eingangs genannten Art so ausgebildet werden kann, daß komplementäre Transistoren geschaffen sind, welche eine hohe Durchbruchsspannung und einen niedrigen Kollektorreihenwiderstand aufweisen. Damit eignet sich die Schaltungsanordnung gemäß der Erfindung in vorteilhafter Weise für eine Vielzahl von Anwendungsfällen, für die die betrachteten bekannten Anordnungen nicht einsetzbar sind.
Eine zweckmäßige Weiterbildung des Gegenstands der Erfindung ergibt sich aus dem Anspruch Z
Anhand von Zeichnungen wird ein Ausführungsbeispiel der Erfindung nachstehend näher erläutert In
F i g. 1 bis 6 ist anhand von vertikalen Schnittansichten veranschaulicht wie eine monolithisch integrierte Schaltungsanordnung gemäß der Erfindung hergestellt wird.
F i g. 1 zeigt ein Siliciumsubstrat 1 mit N-Leitfähigkeit bzw. des N-Leitungstyps und einem Widerstand von 2 Dem. Das Substrat 1 ist normalerweise 300 Mikrometer dick und hat zumindestens zwei ebene Oberflächen. Eine erste Schicht 2 aus Halbleitermaterial der P-Leitung bzw. des P-Typs ist auf einer ebenen Oberfläche des Substrats 1 epitaxial gezogen worden. Die epitaxiale Schicht 2 weist einen ersten Abschnitt 2A mit hoher Störstoffkonzentration und einen Widerstand von annähernd 0,2 Dem auf. Der Abschnitt 2A ist auf der ebenen
Oberfläche des Substrats 1 aufgedampft Ein zweiter Abschnitt 22? der epitaxialen Schicht 2 hat eine niedrige Störstoffkonzentration mit einem Widerstand von annähernd 5 Ωαη und ist auf den Abschnitt ZA aufgedampft.
Die in F i g. 2 gezeigten ringförmigen isolierenden ersten Bereiche 4 einer Leitfähigkeit des N-Typs sind durch Diffusion gebildet, um sich durch die epitaxiale Schicht 2 zu erstrecken und mit der ebenen Oberfläche des Substrats 1 in Berührung zu kommen.
Die ringförmigen isolierenden ersten Bereiche 4 umgeben jeweils die Stellen eines getrennten Transistors, der während des Verfahrens hergestellt werden soll. Eine Diffusionsmaskenschicht 5 aus einem bestimmten Material, wie z. B. aus Siliciumdioxid wird daraufhin auf is der oberen Oberfläche der epitaxialen Schicht 2 gebildet.
Jeder der ringförmigen isolierenden ersten Bereiche 4 bildet einen gesonderten, elektrisch isolierten Abschnitt (zweiten Bereich) in der epitaxialen Schicht 2. In einem der elektrisch isolierten Abschnitte der Schic'-1 2B ist eine vergrabene Zone 6 mit einer hohen Störstoffkonzentration des N-Typs eindiffundiert (Fig.3). Der in den ersten Bereichen 4 verwendete Störstoff ist vorzugsweise ein Material wie z. B. Phosphor, das eine hohe Diffusionsfähigkeit hat Der für die vergrabene Zone 6 verwendete Störstoff ist vorzugsweise ein Material, wie z. B. Arsen, mit einer niedrigen Diffusionsfähigkeit Die vergrabene Zone 6 wird gewöhnlich gebildet, nachdem die ersten Bereiche 4 in die epitaxiale Schicht 2 eindiffundiert worden sind. Bei anderen Ausführungsformen können jedoch die Bereiche 4 und 6 während eines einzigen Erhitzungsvorganges durch Diffusion gebildet werden.
Die Maskenschicht 5 wird daraufhin entfernt, worauf eine zweite epitaxiale Schicht 7 eines Materials einer Leitfähigkeit des N-Typs mit einem Widerstand von 2 ßcm auf der ersten epitaxialen Schicht 2 aufgedampft wird. Diese ζ weite epitaxiale Schicht 7 ist gewöhnlich 15 Mikrometer dick. Das Siliciumsubstrat 1, die erste epitaxiale Schicht 2 und die zweite epitaxiale Schicht 7 bilden ein Fertigsubstrat, das in F i g. 4 mit 8 bezeichnet ist
Ein weiterer Satz ringförmiger Isolierbereiche (dritte Bereiche) 9Λ 95 mit hohen StörstofTconzentrationen des Typs P+ ist durch Diffusion gebildet, um sich durch die zweite epitaxiale Schicht 7 hindurch zu der ersten epitaxialen Schicht 2 zu erstrecken. Jeder der isolierenden ringförmigen dritten Bereiche ist innerhalb eines ringförmigen ersten Bereiches 4 konzentrisch angeordnet Jeder der ringförmigen isolierenden dritten Bereiche bildet einen gesonderten elektrisch isolierten vierten Bereich innerhalb der zweiten epitaxialen Schicht. Eine aus einem Material, wie z. B. Siliciumdioxid, hergestellte Diffusionsmaske 11 wird verwendet, um die Oberfläche des fertigen Substrats 8 zu passivieren, wobei sie als Isolierschicht wirkt
Ein elektrisch isolierter vierter Bereich 10c der zweiten Schicht 7 ist auf der vergrabenen Zone 6 angeordnet und von dem dritten Bereich 9Λ umgeben. Ein Bäsisbereich 106 mit einer Leitfähigkeit des P-Typs ist in den vierten Bereich 10c eindiffundiert Ein Emitterbereich 1Oe mit einer Leitfähigkeit des Typs N + ist in den Basisbereich 106 eindiffundiert Ein Bereich 10c'hoher Störstoffkonzentration des Typs N+ ist im Bereich 10c durch Diffusion gebildet Die Bereiche 1Oe, 106 und 10c' sind mit Elektroden 16e, 166 und 16c versehen und bilden den Emitter, die Basis bzw. den Kollektor eines
Transistors 10.
Ein zweiter Transistor 12 wird gebildet, der einen Abschnitt der ersten epitaxialen Schicht 2 aufweist, welcher von einem der ersten Bereiche 4 als Kollektor 12c umschlossen ist Ein Abschnitt der zweiten epitaxialen Schicht 7, der von dem ringförmigen dritten Bereich 9B umschlossen und unmittelbar auf dem Bereich 12c angeordnet ist, dient als Basisbereich 126. Der Emitterbereich 12edes Transistors 12 ist aus einem Material einer Leitfähigkeit des P-Typs hergestellt, das in den Basisbereich 126 eindiffundiert ist Der Basisbereich J.26 ist auch mit einem Bereich 126'hoher Störstoffkonzentration des Typs N + versehen. Elektroden 17c, 17e und 176 sind an die Bereiche 9B, 12e bzw. 126'angeschlossen, um die Kollektor-, Emitter- und Basiselektrode des Transistors 12 zu bilden.
Somit dient die Schicht 7 als Kollektor des Transistors 10, während die Schicht 2B als Kollektor des Transistors 12 dient, Da jede dieser Schichten mit niedriger Störstoffkonzentration epitaxial gezogen * orden ist ist die Durchbruchsspannung der Transistoren »uf ein Maximum erhöht Da der NPN-Transistor 10 mit der vergrabenen Zone 6 und der PNP-Transistor 12 mit den; Bereich IA hoher Störstoffkonzentration unterhalb des Bereichen 12c vorgesehen ist sind auf ähnliche Weise die Kollektorreihenwiderstände der Transistoren 10 und 12 auf ein Minimum herabgesetzt, wobei die Transistoren eine hohe Leistung zu verarbeiten vermögen.
Die Bereiche 106 und 12e können durch einen einzigen Diffusionsprozeß gebildet werden. Die Bereiche 1Oe, 10c' und 126' können auch durch einen einzigen Diffusionsvorgang gebildet werden. Sämtliche Elektroden sind durch Aufdampfen und Photoätzverfahren gebildet
Bezugnehmend nun insbesondere auf die F i g. 5 und 6 sei angemerkt, daß diese Figuren zeigen, daß das Halbleitermaterial bzw. das Substrat 1 entweder mechanisch oder chemisch bis auf die Tiefe eingeebnet ist die durch Linie a in F i g. 5 angedeutet ist, so daß die Dicke des Substrats 1 annähernd 100 bis 150 Mikrometer beträgt Eine Elektrode 19 ist auf der eingeebneten Oberfläche des Substrats 1 angeordnet Die vollständige monolithische integrierte Schaltung ist mit 20 bezeichnet Das höchste Festpotential mit welcher die monolithische integrierte Schaltung 20 verbunden ist, ist an die Elektrode 19 angelegt, um somit jedes der Schaltungselemente zu isolieren, indem die PN-Übergänge in Sperrichtung vorgespannt werden.
Während bei der oben beschriebenen Ausführungsform von bestimmten Leitungstypen für die einzelnen Bereiche ausgegangen wurde, können diese Leitungstypen auch umgekehrt werden, um eine monolithische integrierte Schaltungsanordnung 20 mit genau entgegengesetzten Leitfähigkeitscharakteristiken zu bilden.
Die isolierenden Bereiche 4f 9A und 9B wurden oben als »ringförmig« beschrieben. Es versteht sich, daß unter »ringförmig« gemeint wird, daß jeder der Bereiche eine geschlossene Schlehe bzw. einen geschlossenen Kreis bildet, so daß es nicht unbedingt notwendig ist, daß jede Schleife eine bestimmte geometrische Form hat, wie z. B. eine kreisringförmige Gestalt
Hierzu 2 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche: 1. Monolithisch integrierte Schaltungsanordnung
    a) mit einem Substrat (1) des einen Leitungstyps, das zwei ebene Oberflächen hat,
    b) mit einer ersten epitaxialen Schicht (2) mit entgegengesetztem Leitungstyp, die auf der einen Oberfläche des Substrates (1) abgeschieden ist, to
    c) mit einer Anzahl diffundierter, ringförmiger isolierender erster Bereiche (4) des einen Leitungstyps, die sich durch die erste epitaxiale Schicht (2) hindurch bis zum Substrat (1) erstrecken, so daß die erste epitaxiale Schicht (2) in eine Anzahl elektrisch voneinander isolierter zweiter Bereiche des entgegengesetzten Leitungstyps aufgeteilt ist
    d) mit einsr zweiten epitaxialen Schicht (7) des einen Leuangstyps, die auf der ersten epitaxialen Schicht (2) ausgebildet ist,
    e) mit einer Anzahl diffundierter, ringförmiger isolierender dritter Bereiche (ßA, 9B) des entgegengesetzten Leitungstyps, die sich durch die zweite epitaxiale Schicht (7) hindurch zu je einem zweiten isolierten Bereich erstrecken, so daß die zweite epitaxiale Schicht (7) in eine Anzahl elektrisch isolierter vierter Bereich des einen Leitungstyps geteilt ist,
    f) mit einer diffundierten ersten Emitterzone (\2e) des entgegengesetzten Leitungstyps, die in einem ersten Bereick (\2b) e-ir isolierten vierten Bereiche ausgebildet ist, wöbe: die erste Emitterzone (\2e), der erste tiere! Ά (\2b)der isolierten vierten Bereiche und ein erster Bereich (\2c) der isolierten zweiten Bereiche zusammen mit einem ersten Bereich (9B) der isolierenden dritten Bereiche für einen ersten Transistor (12) den Emitter bzw. die Basis bzw. den Kollektor bilden,
    g) mit einer diffundierten Basiszone (iOb) des entgegengesetzten Leitungstyps, die in einem zweiten Bereich (iOc) der isolierten vierten Bereiche ausgebildet ist, mit einer diffundierten zweiten Emitterzone (1OeJ des einen Leitungstyps, die in der Basiszone (iOb) ausgebildet ist, und mit einer vergrabenen Zone (6) des einen Leitungstyps (N) mit hoher Störstellenkonzentration (N+), die in einem zweiten Bereich der isolierten zweiten Bereiche an der Oberfläche benachbart der zweiten Schicht (7) eindiffundiert ist, wobei die Basiszone (iOb), der zweite Bereich (lOe^der isolierten vierten Bereiche, zusammen mit der vergrabenen Zone (6) und die zweite Emitterzone (1OeJ für einen zweiten Transistor (10) die Basis bzw. den Kollektor bzw. den Emitter bilden und wobei dieser zweite Transistor (10) zum ersten Transistor (12) komplementär ist,
    60 gekennzeichnetdadurch daß
DE19722247911 1971-09-30 1972-09-29 Monolithisch integrierte Schaltungsanordnung Expired DE2247911C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP46076438A JPS4842685A (de) 1971-09-30 1971-09-30

Publications (2)

Publication Number Publication Date
DE2247911A1 DE2247911A1 (de) 1973-04-05
DE2247911C2 true DE2247911C2 (de) 1985-01-17

Family

ID=13605139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722247911 Expired DE2247911C2 (de) 1971-09-30 1972-09-29 Monolithisch integrierte Schaltungsanordnung

Country Status (7)

Country Link
JP (1) JPS4842685A (de)
CA (1) CA959973A (de)
DE (1) DE2247911C2 (de)
FR (1) FR2154786B1 (de)
GB (1) GB1368190A (de)
IT (1) IT966124B (de)
NL (1) NL7213284A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51123577A (en) * 1975-04-22 1976-10-28 Toshiba Corp Semiconductor integrating circuit including epitaxial base typ vertica l directional transistor
DE2740449C2 (de) * 1977-09-08 1986-08-21 Röhm GmbH, 6100 Darmstadt Verfahren zur Herstellung von Schmierölzusätzen
US4261703A (en) * 1978-05-25 1981-04-14 Exxon Research & Engineering Co. Additive combinations and fuels containing them
FR2523370B1 (fr) * 1982-03-12 1985-12-13 Thomson Csf Transistor pnp fort courant faisant partie d'un circuit integre monolithique
JPS61126120A (ja) * 1984-11-22 1986-06-13 Mitsui Petrochem Ind Ltd 液状変性エチレン系ランダム共重合体
US5070382A (en) * 1989-08-18 1991-12-03 Motorola, Inc. Semiconductor structure for high power integrated circuits
JP2835116B2 (ja) * 1989-09-29 1998-12-14 株式会社東芝 電力用ｉｃおよびその製造方法
JPH03138974A (ja) * 1989-10-24 1991-06-13 Toshiba Corp Ｂｉ―ＣＭＯＳ集積回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3460006A (en) * 1966-02-28 1969-08-05 Westinghouse Electric Corp Semiconductor integrated circuits with improved isolation
FR1538402A (fr) * 1967-06-30 1968-09-06 Radiotechnique Coprim Rtc Procédé de fabrication de dispositifs semi-conducteurs intégrés

Also Published As

Publication number Publication date
JPS4842685A (de) 1973-06-21
DE2247911A1 (de) 1973-04-05
NL7213284A (de) 1973-04-03
CA959973A (en) 1974-12-24
GB1368190A (en) 1974-09-25
IT966124B (it) 1974-02-11
FR2154786A1 (de) 1973-05-11
FR2154786B1 (de) 1978-03-10

Similar Documents

Publication Publication Date Title
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE3022122C2 (de)
DE69229937T2 (de) Avalanche Diode in einer bipolaren integrierten Schaltung
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE69225355T2 (de) Transistor mit einer vorbestimmten Stromverstärkung in einer integrierten Bipolarschaltung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2456635C3 (de) Integrierte Halbleiterschaltung mit negativem Widerstand
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2011630C3 (de) Integrierte Halbleiterschaltung
DE2607089A1 (de) Integrierte schaltung mit leistungstransistor- und singaltransistorbereichen
DE2053776A1 (de) Integrierte Halbleiteranordnung
DE1764552C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Zenerdiode

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee