DE2247911A1 - Monolithische integrierte schaltung - Google Patents
Monolithische integrierte schaltungInfo
- Publication number
- DE2247911A1 DE2247911A1 DE19722247911 DE2247911A DE2247911A1 DE 2247911 A1 DE2247911 A1 DE 2247911A1 DE 19722247911 DE19722247911 DE 19722247911 DE 2247911 A DE2247911 A DE 2247911A DE 2247911 A1 DE2247911 A1 DE 2247911A1
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- isolated
- regions
- area
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 16
- 230000005669 field effect Effects 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 9
- 239000012876 carrier material Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 5
- 239000000356 contaminant Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0826—Combination of vertical complementary transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
Dipl.-Ing. H. MITSCHERLICH 8 MÖNCHEN 22,
PATENTANWÄLTE
29 . September 1972 ■
SONY CORPORATION
7-35 Kitashinagawa
6-Chome Shinagawa-Ku
Tokio / Japan
7-35 Kitashinagawa
6-Chome Shinagawa-Ku
Tokio / Japan
Patentanmeldung
Monolithische integrierte Schaltung
Die vorliegende Erfindung bezieht sich auf einen integrierten Schaltkreis bzw. auf integrierte Schaltungen und
insbesondere auf monolithische integrierte Schaltungen mit einem Paar von Komplementärtransistoren,
Bei den monolithischen integrierten Schaltungen mit einem Paar von Komplementärtransistoren nach dem Stand der Technik
ist zumindest einer der Transistoren ein Seitentransistor, der keine gute Charakteristiken wie z.B. einen
hohen Stromverstärkungsfaktor oder eine hohe Durchschlagoder Durchbruchsspannung hat. Sogar bei den monolithischen
Schaltungen mit Vertikaltransistoren nach dem Stand der
Technik ist es notwendig, zumindest drei Diffusionsschritte
309814/0930
zu verwenden« Diese drei Diffusionsvorgänge verschlechtern
die Bereiche, die zuvor diffundiert worden sind·
Eine bevorzugte Ausführungsform der vorliegenden Erfindung
«eist ein Substrat bzw. Trägermaterial eines leitfähigr keitstyps mit zumindest zwei ebenen Oberflächen auf, wobei
eine epitaxiale erste Schicht eines entgegengesetzten Leitfähigkeitstyps auf einer Oberfläche des Trägermaterials
gebildet ist und eine Vielzahl diffundierter, ringförmiger, isolierender Herstellbereiche des einen Leitfähigkeitstyps sich durch die erste epitaxiale Schicht zum Trägermaterial
erstrecken, um somit die erste Schicht in eine Vielzahl elektrisch isolierter zweiter Bereiche des entgegengesetzten
Ieitfähigkeitstyps zu teilen. Eine epitaxiale zweite Schicht desselben Leitfähigkeitstyps wie jener
des Trägermaterials ist auf Abschnitten der ersten epitaxialen Schicht gebildet, während eine Anzahl ringförmiger,
elektrisch isolierender dritter Bereiche des entgegengesetzten Leitfähigkeitstyps durch die zweite epitaxiale
Schicht zu den elektrisch isolierten zweiten Bereichen hindurch diffundiert ist, um somit die zweite epitaxiale
Schicht in eine Vielzahl elektrisch isolierter vierter Bereiche desselben Leitfähigkeitstyps wie das Trägermaterial
zu trennen.
Ein fünfter Bereich des entgegengesetzten Leitfähigkeitstyps ist innerhalb eines ersten der isolierten vierten
Bereiche diffundiert. Der fünfte Bereich, der erste der isolierten vierten Bereiche und ein erster der isolierten
zweiten Bereiche zusammen mit einem ersten der isolierenden
dritten Bereiche bildenden Emitter, die Basis bzw. den
Kollektor eines ersten Transistors.
Ein sechster Bereich des entgegengesetzten Leitfähigkeits-
3098U/0930
typs ist innerhalb eines zweiten der isolierten vierten
Bereiche diffundiert. Ein siebter Bereich denselben Leitfähigkeitstyps wie das Trägermaterial ist innerhalb
des sechsten Bereiches diffundiert. Der sechste Bereich, der zweite der isolierten vierten Bereiche und der siebte
Bereich zusammen bilden die Basis, den Kollektor bzw. den Emitter eines zweiten Transistors eines Leitfähigkeitstyps,
.der jenem des ersten Transistors entgegengesetzt ist.
Bei der bevorzugten Ausführungsform weist die erste epitaxiale Schicht einen unteren Teil einer hohen Verunreinigungs-
oder Störstoffkonzentration sowie einen
oberen Teil einer" niedrigen Verunreinigungs- oder Störstoff
konzentration auf. Ein achter Bereich desselben
Leitfähigkeitstyps, wie das Trägermaterial mit einer
hohen Störstoffkonzentration ist in einem ersten der
isolierten zweiten Bereiche an der Oberfläche neben der zweiten epitaxialen Schicht diffundiert» Dieser
"verborgene" achte Bereich und der die hohe Störstoffkonzentration
aufweisende erste Bereich der isolierten zweiten Bereiche setzen die Kollektorreihenwiderstände
des ersten und des zweiten Transistors auf ein Minimum herab.
Das höchste Festpotential bzw. die höchste Festspannung
in der elektrischen Schaltung unter Verwendung der vorliegenden Vorrichtung wird durch eine Elektrode angelegt
bzw, zugeführt, die an der entgegengesetzten ebenen Oberfläche des Substrats befestigt ist, und somit jedes
Schaltungselement in der integrierten Schaltungsanordnung zu isolieren, indem die pn-Übergänge umgekehrt vorgespannt
werden. Da die beiden Transistoren epitaxial aufgewachsene Kollektorbereiche niedriger Störstoffkonzen-
30981 A/0930
tration aufweisen, ist die Durchbruchsspannung des Transistors auf ein Maximum erhöht.
Es ist daher ein Ziel der vorliegenden Erfindung, die Schaffung einer monolithischen integrierten Schaltung
mit einem Paar komplementärer, vertikaler Transistoren, wobei ein Paar epitaxialer Schichten aus Kollektorbereichen
für gesonderte Komplementärtransistören dienen.
Ein weiteres Ziel der vorliegenden Erfindung ist die Schaffung einer monolithischen integrierten Schaltung,
bei welcher die Anzahl der zum Bilden der Transistoren innerhalb der integrierten Schaltung erforderlichen
Diffusionsschritte auf ein Minimum herabgesetzt ist.
Ein weiteres Ziel der vorliegenden Erfindung ist die Schaffung einer monolithischen integrierten Schaltung
mit einem Paar vertikaler, komplementärer Transistoren mit epitaxial aufgewachsenen Kollektorbereichen niedriger
Störstoffkonzentration, so daß die Durchbruchsspannung
der Transistoren auf ein Maximum erhöht ist.
Die obigen und weitere Ziele, Merkmale und Vorteile der Erfindung werden ohne weiteres unter Berücksichtigung
der nachfolgenden näheren Beschreibung gewisser bevorzugter erfindungsgemässer Ausführungsformen in Zusammenhang
mit den beigefügten Zeichnungen ersichtlich.
Die Fig. 1 bis 6 zeigen senkrechte Schnittansichten in einer Reihenfolge zur Veranschaulichung des Verfahrens
zum Bilden der erfindungsgemässen monolithischen integrierten
Schaltung.
Bezugnehmend nun insbesondere auf Fig. 1 zeigt diese
3 098U/0930
Figur ein Siliciumsubstrat 1 einer Leitfähigkeit des N-Typs
und einem Widerstand von 2 Ohmzentimetern. Das Substrat
1 ist normalerweise 300 Mikron dick und hat zumindest zwei ebene Oberflächen. Eine erste Schicht 2
aus Halbleitermaterial des P-Typs ist auf einer ebenen Oberfläche des Substrats 1 epitaxial gezogen worden.
Die epitaxiale Schicht 2 weist vorzugsweise einen ersten Abschnitt 2A des P-Typs mit hoher Störstoffkonzentration
und einen Widerstand von annähernd 0,2 Ohmzentimetern auf. Der Abschnitt 2A ist auf der ebenen Oberfläche des
Substrats 1 aufgedämpft» Ein zweiter Abschnitt 2B der
epitaxialen Schicht 2 ist'der Leitfähigkeit des P-Typs,
hat jedoch eine niedrige Störstoffkonzentratxon mit einem
Widerstand von annähernd 5 Ohmzentimetern und ist auf den Abschnitt 2A aufgedämpft.
Die in Fig. 2 gezeigten ringförmigen isolierenden Bereiche
4 einer Leitfähigkeit des N-Typs sind durch Diffusion gebildet,
um sich durch die epitaxiale Schicht 2 zu erstrecken und mit der ebenen Oberfläche des Substrats 1
in Berührung zu kommen. Wie aus den Fig. ersichtlich, sind die Bereiche 4 Schnitte oder Abschnitte in den ringförmigen
isolierenden Teilen. In einer horizontalen Schnittansicht erscheinen die ringförmigen Bereiche 4
als eine Reihe verbundener Glieder in Form einer Kette.
Die ringförmigen isolierenden Bereiche 4 umgeben jeweils
die Aufstellungsorte eines getrennten Transistors, der während des Verfahrens hergestellt werden soll. Eine
Diffusionsmaskenschicht aus einem bestimmten Material, wie z.B. aus Siliciumdioxid wird daraufhin auf der oberen
Oberfläche der epitaxialen Schicht 2 gebildet.
Jeder der ringförmigen isolierenden Bereiche 4 bildet einen
3098U/0930
gesonderten, elektrisch isolierten Abschnitt in der epitaxialen Schicht 2, In einem der elektrisch isolierten
Abschnitte der Schicht 2B ist eine Schicht 6 einer hohen Störstoffkonzentration des N-Typs durch
Diffusion verlegt bzw. eindiffundiert (Fig. 3). Der in den Isolierringen 4 verwendete Störstoff ist vorzugsweise ein Material wie z.B. Phosphor» der eine hohe
Diffusionsfähigkeit hat. Der für die eindiffundierte Schicht 6 verwendete Störstoff ist vorzugsweise ein
Material wie z.B. Arsenik mit einer niedrigen Diffusionsfähigkeit. Die verlegte bzw. eindiffundierte Schicht
6 wird gewöhnlich gebildet, nachdem die Ringe 4 in die Schicht 2 eindiffundiert worden sind. Bei anderen Ausführungsformen
können jedoch die Bereiche 4 und 6 während eines einzigen Erhitzungsvorganges durch Diffusion gebildet
werden.
Die Maskenschicht 5 wird daraufhin entfernt, worauf eine zweite epitaxiale Schicht 7 eines Materials einer Leitfähigkeit
des N-Typs mit einem Widerstand von 2 Ohmzentimetern auf der ersten epitaxialen Schicht 2 aufgedampft
wird. Diese zweite epitaxiale Schicht 7 ist gewöhnlich 15 Mikron dick. Das Halbleiterträgermaterial 1, die erste
epitaxiale Schicht 2 und die zweite epitaxiale Schicht bilden ein Fertigsubstrat, das in Fig. 4 mit 8 bezeichnet
ist.
Ein zweiter Satz ringförmiger Isolierbereiche 9A, 9B und 9C mit hohen Störstoffkonzentrationen des Typs ψ* sind
durch Diffusion gebildet, um sich durch die zweite epitaxiale Schicht 7 hindurch zu der ersten epitaxialen
Schicht 2 zu erstrecken. Jeder der zweiten isolierenden ringförmigen Bereiche ist innerhalb eines gesonderten
3098U/Q93Q
ringförmigen Bereiches 4 konzentrisch angeordnet. Jeder
der zweiten 'ringförmigen isolierenden Bereiche bildet einen gesonderten elektrisch isolierten Bereich innerhalb
der zweiten epitaxialen Schicht. Eine aas einem Material wie z.B. Siliciumdioxid hergestellte Diffusionsmaske
11 wird verwendet, um die Oberfläche- des fertigen Substrats 8 zu passivieren, wobei sie als
Isolierschicht wirkt.
Ein elektrisch isolierter Abschnitt 10c der zweiten Schicht 7 ist auf der verlegten Schicht 6 angeordnet
und von dem Diffusionsring 9A umgeben. Ein Basisbereich 10b einer Leitfähigkeit des P-Typs ist in den Abschnitt
10c eindiffundiert. Ein Emitterbereich 1Oe einer Leitfähigkeit des Typs M+ ist in den Basisbereich 10b eindiffundiert.
Ein Bereich 10c1 hoher Störstoffkonzentration
des Typs N+ ist im Bereich 10c durch Diffusion gebildet. Die Bereiche 1Oe, 10b und 10c1 sind mit
Elektroden 16e, 16b und 16c versehen und bilden den Emitter, die Basis bzw. den Kollektor eines Transistors
10. f
Ein zweiter Transistor 12 wird gebildet, der einen Abschnitt der ersten epitaxialen Schicht 2 aufweist,
der von einem der Isolierringe U als Kollektor 12c umschlossen ist. Ein Abschnitt der zweiten epitaxialen
Schicht 7, der von den ringförmigen Isolierbereichen 9B umschlossen und unmittelbar auf dem Bereich 12c
angeordnet ist, dient als Basisbereich 12b. Der Emitterbereich 12e des Transistors 12 ist aus einem Material
einer Leitfähigkeit des P-Typs hergestellt, das in den Basisbereich 12b eindiffundiert ist. Der Basisbereich
12b ist auch mit einem Bereich 12b1 einer hohen Störstoffkonzentration des Typs N+ versehen. Elektro-
309014/0930
den 17c, 17e und 17b sind an die Bereiche 9B1 12e bzw.
12b' angeschlossen, um die Kollektor-, Emitter- und Basiselektroden des Transistors 12 zu bilden»
Somit dient die Schicht 7 als Kollektor des Transistors 10, während die Schicht 2B als Kollektor des Transistors
12 dient. Da jede dieser Schichten aus niedrigen StörstoffKonzentrationen epitaxial gezogen worden ist,
ist die Durchbruchsspannung der Transistoren auf ein Maximum erhöht. Da der NPN-Transistor 10 mit der verlegten
Schicht 6 und der PNP-Transistor 12 mit dem Bereich 2A einer hohen Storstoffkonzentration unterhalb
des Bereiches 12c versehen ist, sind auf ähnliche Weise die Kollektorreihenwiderstände der Transistoren 10 bzw.
12 auf ein Minimum herabgesetzt, wobei die Transistoren hochleistungsfähig sind.
Ein Übergangs-Feldeffekttransistor 11 ist aus dem
Rest des Substrats 8 gebildet, in dem der Abschnitt der Schicht 2B verwendet wurde, der von dem restlichen Isolierring
4 als ein unterer Torbereich 13g^ umschlossen ist,
und in dem ein oberer Torbereich 13g- eines Materials des P-Typs in einen Abschnitt der Schicht 7 eindiffundiert
wird, der von dem Isolierring "9C umschlossen ist. Der Abschnitt der Schicht 7, der von dem Ring 9C umschlossen
ist, ist durch den oberen Torbereich 13g„ in zwei Breiche geteilt, einem Quellenbereich und einem Senkebereich.
Ein Bereich 15s einer hohen Störstoffkonzentration des Typs N+ ist in den Quellenbereich der Schicht 7 eindiffundiert,
während ein Bereich 15d einer hohen Störstoffkonzentration des Typs N+ in den Senkebereich der
Schicht 7 eindiffundiert ist.
3098U/0930
Der zwischen dem Bereich 13g2 und dem Bereich der Schicht
7, der von dem Ring 9C umschlossen ist, gebildete PN-Übergang ist mit j 2 bezeichnet. Der zwischen dem Bereich
der Schicht 7, der von dem Ring 9C umschlossen ist, und dem nächsten benachbarten Abschnitt der Schicht 2B
gebildete PN-Übergang ist mit j. bezeichnet. Die Kanalhöhe,
d.h. der Abstand zwischen den Übergängen j,, und j ^i
ist so ausgewählt, daß dieser Abstand eine vorbestimmte Dicke je nach den gewünschten Feldeffekteigenschaften
hat. Die Bereiche 9C, 15s, 13g2 und 15d sind mit Elektroden
18g, 18S, 18G bzw. 18d versehen.
Die Bereiche 10b, 12e und 13g„ können durch einen einzigen
Diffusionsprozeß gebildet werden. Die Bereiche 1Oe, 10c1, 12b1, 15s und 15d können auch dirch einen einzigen
DiffusionsVorgang gebildet werden. Sämtliche Elektroden
sind durch Aufdampfen und Photoätzverfahren gebildet.
Bezugnehmend nun insbesondere auf die Fig» 5 und 6 zeigen diese Figuren, daß das Halbleitermaterial bzw. das Substrat
1 entweder mechanisch oder chemisch bis auf die Tiefe der mit strichpunktierten Linien dargestellten und
mit a Linien in Fig. 5 eingeebnet ist, so daß die Dicke des Substrats 1 annähernd 100 bis 150 Mikron aufweist.
Eine Elektrode 19 ist auf der eingeebneten Oberfläche
des Substrats 1 angeordnet. Die vollständige monolithische integrierte Schaltung ist mit 20 bezeichnet» Das höchste
Festpotential in der Schaltung, in welche die monolithische integrierte Vorrichtung 2 geschaltet ist, ist an
die Elektrode 19 angelegt, um somit jedes der Schaltungselemente zu isolieren, indem die PN-Übergänge umgekehrt
vorgespannt werden.
Während bei den oben beschriebenen Ausführungsformen ge-
3098U/0930
wisse Verhältnisse zwischen den verschiedenen Leitfähigkeitsbereichen beschrieben worden sind, können selbstverständlich
bei anderen Ausführungsformen diese Leitfähigkeitsbereiche
umgekehrt werden, um eine monolithische integrierte Schaltungsanordnung 20 mit genau entgegengesetzten
Leitfähigkeitscharakteristiken zu bilden.
Die isolierenden Bereiche 4, 9A, 9B und 9C wurden oben als "Ringförmig" beschrieben. Es versteht sich, daß
unter "ringförmig" gemeint wird, daß jeder der Bereiche eine geschlossene Schleife bzw. einen geschlossenen Kreis
bildet, so daß es nicht unbedingt notwendig ist, daß jede Schleife eine bestimmte geometrische Form hat, wie
z.B. eine kreisringförmige Gestalt.
Die hier verwendeten Bezeichnungen und Ausdrücke werden nur zum Zweck der Beschreibung und nicht zur Beschränkung
verwendet, wobei durch die Verwendung derartiger Bezeichnungen und Ausdrücke nicht beabsichtigt ist, äquivalente
der beschriebenen oder dargestellten Merkmale oder Teile derselben auszuschliessen, wobei verschiedene Abwandlungen
innerhalb des Schutzumfanges der beigefügten Ansprüche möglich sind.
Ansprüche:
309BU/0930
Claims (1)
- Ansprüche :/ 1. jMonolit^hische integrierte Schaltung, gekennzeichnet durchein Substrat eines Leitfähigkeitstyps mit zumindest zwei ebenen Oberflächen, eine epitaxiale erste Schicht einer Leitfähigkeit des entgegengesetzten Typs, die auf einer Oberfläche des Substrats gebildet ist, eine Anzahl diffundierter, ringförmiger, isolierender, erster Bereiche des einen Leitfähigkeitstyps , die sich durch die erste epitaxiale Schicht hindurch zum Substrat erstrecken, um somit die erste Schicht in eine Anzahl elektrisch isolierter zweiter Bereiche des einen Leitfähigkeitstyps zu teilen, die auf Abschnitten der ersten epitaxialen Schicht gebildet sind, eine Anzahl diffundierter, ringförmiger, isolierender dritter Bereiche des entgegengesetzten Leitfähigkeitstyps, die sich durch die zweite epitaxiale Schicht hindurch zu den isolierten zweiten Bereichen erstreckt, um somit die zweite epitaxiale Schicht in eine Anzahl elektrisch isolierter vierter Bereiche des einen Leitfähigkeitstyps zu teilen, einen diffundierten fünften Bereich des entgegengesetzten Leitfähigkeitstyps, der innerhalb eines ersten der isolierten vierten Bereiche gebildet ist, wobei der fünfte Bereich, der erste der isolierten vierten Bereiche und ein erster der isolierten zweiten Bereiche zusammen mit einem ersten der isolierenden dritten Bereiche den Emitter, die Basis bzw. den Kollektor eines ersten Transistors bilden, einen diffundierten3Ü98U/0930sechsten Bereich des entgegengesehen Leitfähigkeitstyps, der innerhalb eines zweiten der isolierten vierten Bereiche gebildet ist, einen diffundierten siebten Bereich des einen Leitfähigkeitstyps, der innerhalb des sechsten Bereiches gebildet ist, wobei der sechste Bereich, der zweite Bereich der isolierten vierten Bereiche und der siebte Bereich die Basis, den Kollektor bzw. den Emitter eines zweiten Transistors eines Leitfähigkeitstyps bilden, der jenem des ersten Transistors entgegengesetzt ist.2, Monolithische integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste epitaxiale Schicht einen am Substrat am nächsten&iegenden Abschnitt mit einer hohen Störstoffkonzentration und einen der zweiten epitaxialen Schicht benachbarten Abschnitt einer niedrigen Störstoffkonzentration aufweist.3. Monolithische integrierte Schaltung nach Anspruch 2, gekennzeichnet durch einen achten Bereich eines Leitfähigkeitstyps mit einer hohen Störstoffkonzentration, der in einen zweiten der isolierten zweiten Bereiche an der Oberfläche neben der zweiten Schicht eindiffundiert ist.•+.Monolithische integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der eine Leitfähigkeitstyp ein N-Typ und der entgegengesetzte Leit-3098U/0930fähigkeitstyp ein P-Typ ist.5, Monolithische integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste bzw. der zweite Transistor ein Transistor des PNP-Leitfähigkeitstyps bzw, des NPN-Leitfähigkeitstyps ist.6. Monolithische integrierte Schaltung nach Anspruch 1, gekenneeichnet dnpch einen Übergangs-Feldeffekttransistor mit einem unteren Torbereich, der aus einem dritten der isolierten zweiten Bereiche gebildet ist, mit einem oberen Torbereich, der aus einem Bereich des entgegengesetzten Leitfähigkeitstsp gebildet ist, der in einen Abschnitt eines dritten der isolierten vierten Bereiche eindiffundiert ist, wobei der eindiffundierte obere Torbereich den dritten der isolierten vierten Bereiche in einen Quellenbereich und in einen Senkebereich teilt und der dritte der isolierten vierten Bereiche von einem zweiten der isolierenden dritten Bereiche umschlossen ist, während eine Elektrodeneinrichtung mit dem zweiten der isolierenden dritten Bereiche, mit den Quellenbereich, mit dem Senkebereich und dem oberen Torbereich getrennt verbunden ist.7, Verfahren zur Herstellung einer monolithischen integrierten Schaltung, dadurch gekennzeichnet, daß eine erste epitaxiale Schicht eines Leitfähigkeitstyps auf der Oberfläche eines Substrats eines entgegengesetzten Leitfähigkeitstyps gebildet wird,3098U/0930eine Anzahl ringförmiger isolierender} erster Bereiche des entgegengesetzten Leitfähigkeitstyps durch die erste epitaxiale Schicht hindurch diffundiert, um mit dem Substrat in Berührung zu kommen und die erste Schicht in eine Anzahl elektrisch isolierter zweiter Bereiche des einen Leitfähigkeitstyps zu teilen, daß eine zweite epitaxiale Schicht des entgegengesetzten Leitfähigkeitstyps auf Abschnitten der ersten epitaxialen Schicht gebildet, daß eine Anzahl ringförmiger, isolierender dritter Bereiche des einen Leitfähigkeitstyps durch die zweite epitaxiale Schicht hindurch zu den isolierten zweiten Bereichen der ersten epitaxialen Schicht gebildet wird, und somit die zweite epitaxiale Schicht in eine Anzahl elektrisch isolierter vierter Bereiche des entgegengesetzten Leitfähigkeitetyps zu bilden, daß ein erster Ttansistor gebildet wird, indem ein erster Emitterbereich des einen Leitfähigkeitstyps in einen ersten der isolierten vierten Bereiche eindiffundiert, eine erste Emitterelektrode mit dem ersten Emitterbereich verbunden, eine erste Basiselektrode mit dem ersten der isolierten vierten Bereiche verbunden und die erste Kollektorelektrode mit dem isolierenden dritten Bereich verbunden wird, der den ersten der isolierten vierten Bereiche umschließt, und daß ein zweiter Transistor gebildet wird, in dem ein Basisbereich des einen Leitfähigkeitstyps in einen zweiten der isolierten vierten Bereiche eindiffundiert, ein zweiter Emitterbereich des entgegengesetzten Leitfähigkeitstyps in den Basisbereich eindiffunidert, eine zweite Basiselektrode mit dem Basisbereich verbunden, eine zweite Kollektorelektrode mit dem zweiten der isolierten vierten Bereiche verbunden and eine3Ü98U/0930zweite Emitterelektrode mit dem zweiten Emitterbereich verbunden wird»Der Patentanwalt3098U/0930
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP46076438A JPS4842685A (de) | 1971-09-30 | 1971-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2247911A1 true DE2247911A1 (de) | 1973-04-05 |
| DE2247911C2 DE2247911C2 (de) | 1985-01-17 |
Family
ID=13605139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19722247911 Expired DE2247911C2 (de) | 1971-09-30 | 1972-09-29 | Monolithisch integrierte Schaltungsanordnung |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPS4842685A (de) |
| CA (1) | CA959973A (de) |
| DE (1) | DE2247911C2 (de) |
| FR (1) | FR2154786B1 (de) |
| GB (1) | GB1368190A (de) |
| IT (1) | IT966124B (de) |
| NL (1) | NL7213284A (de) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123577A (en) * | 1975-04-22 | 1976-10-28 | Toshiba Corp | Semiconductor integrating circuit including epitaxial base typ vertica l directional transistor |
| DE2740449C2 (de) * | 1977-09-08 | 1986-08-21 | Röhm GmbH, 6100 Darmstadt | Verfahren zur Herstellung von Schmierölzusätzen |
| US4261703A (en) * | 1978-05-25 | 1981-04-14 | Exxon Research & Engineering Co. | Additive combinations and fuels containing them |
| FR2523370B1 (fr) * | 1982-03-12 | 1985-12-13 | Thomson Csf | Transistor pnp fort courant faisant partie d'un circuit integre monolithique |
| JPS61126120A (ja) * | 1984-11-22 | 1986-06-13 | Mitsui Petrochem Ind Ltd | 液状変性エチレン系ランダム共重合体 |
| US5070382A (en) * | 1989-08-18 | 1991-12-03 | Motorola, Inc. | Semiconductor structure for high power integrated circuits |
| JP2835116B2 (ja) * | 1989-09-29 | 1998-12-14 | 株式会社東芝 | 電力用ｉｃおよびその製造方法 |
| JPH03138974A (ja) * | 1989-10-24 | 1991-06-13 | Toshiba Corp | Ｂｉ―ＣＭＯＳ集積回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1538402A (fr) * | 1967-06-30 | 1968-09-06 | Radiotechnique Coprim Rtc | Procédé de fabrication de dispositifs semi-conducteurs intégrés |
| US3460006A (en) * | 1966-02-28 | 1969-08-05 | Westinghouse Electric Corp | Semiconductor integrated circuits with improved isolation |
-
1971
- 1971-09-30 JP JP46076438A patent/JPS4842685A/ja active Pending
-
1972
- 1972-09-28 GB GB4488272A patent/GB1368190A/en not_active Expired
- 1972-09-29 DE DE19722247911 patent/DE2247911C2/de not_active Expired
- 1972-09-29 CA CA152,897A patent/CA959973A/en not_active Expired
- 1972-09-30 IT IT5308172A patent/IT966124B/it active
- 1972-10-02 NL NL7213284A patent/NL7213284A/xx not_active Application Discontinuation
- 1972-10-02 FR FR7234838A patent/FR2154786B1/fr not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3460006A (en) * | 1966-02-28 | 1969-08-05 | Westinghouse Electric Corp | Semiconductor integrated circuits with improved isolation |
| FR1538402A (fr) * | 1967-06-30 | 1968-09-06 | Radiotechnique Coprim Rtc | Procédé de fabrication de dispositifs semi-conducteurs intégrés |
Also Published As
| Publication number | Publication date |
|---|---|
| CA959973A (en) | 1974-12-24 |
| DE2247911C2 (de) | 1985-01-17 |
| GB1368190A (en) | 1974-09-25 |
| FR2154786B1 (de) | 1978-03-10 |
| IT966124B (it) | 1974-02-11 |
| NL7213284A (de) | 1973-04-03 |
| FR2154786A1 (de) | 1973-05-11 |
| JPS4842685A (de) | 1973-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
| DE1764464C3 (de) | Verfahren zur Herstellung eines lateralen Transistors | |
| DE2242026A1 (de) | Mis-feldeffekttransistor | |
| DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
| DE2109352C2 (de) | Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements | |
| DE1614852A1 (de) | Verfahren zur Herstellung integrierter Schaltkreise | |
| DE1764570C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
| DE2116106C2 (de) | Integrierter inverser Transistor | |
| DE2247911A1 (de) | Monolithische integrierte schaltung | |
| DE2155816A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung | |
| DE1764578C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor | |
| DE2904480A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrem herstellen | |
| DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE69634585T2 (de) | Halbleiteranordnung mit schutzring und verfahren zur herstellung | |
| DE2263075A1 (de) | Monolithische integrierte halbleiteranordnung | |
| DE2419817A1 (de) | Verfahren zur herstellung bipolarer transistoren | |
| DE68922212T2 (de) | Halbleiteranordnung, die eine integrierte schaltung mit einem vertikalen transistor enthält. | |
| DE2527076B2 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE1764829B1 (de) | Planartransistor mit einem scheibenfoermigen halbleiter koerper | |
| DE1090330B (de) | Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen | |
| DE19520182C2 (de) | Bipolartransistor vom pnp-Typ | |
| DE1927876B2 (de) | Halbleiteranordnung | |
| DE1764552C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einer Zenerdiode | |
| DE1931201C3 (de) | Verfahren zur Herstellung einer Zenerdiode | |
| DE2314747A1 (de) | Halbleiterwiderstand |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |