DE69634585T2 - Halbleiteranordnung mit schutzring und verfahren zur herstellung - Google Patents

Halbleiteranordnung mit schutzring und verfahren zur herstellung Download PDF

Info

Publication number
DE69634585T2
DE69634585T2 DE69634585T DE69634585T DE69634585T2 DE 69634585 T2 DE69634585 T2 DE 69634585T2 DE 69634585 T DE69634585 T DE 69634585T DE 69634585 T DE69634585 T DE 69634585T DE 69634585 T2 DE69634585 T2 DE 69634585T2
Authority
DE
Germany
Prior art keywords
semiconductor
layer
zone
conductivity type
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69634585T
Other languages
English (en)
Other versions
DE69634585D1 (de
Inventor
Ltd. Kazuhisa-Rohm Co. SAKAMOTO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE69634585D1 publication Critical patent/DE69634585D1/de
Application granted granted Critical
Publication of DE69634585T2 publication Critical patent/DE69634585T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung wie Dioden, Transistoren, Thyristoren, Bipolartransistoren mit isoliertem Gate (IGBTs), MOSFETs und ICs, insbesondere jene, welche in der Durchbruchspannung verbessert sind.
  • Stand der Technik
  • Ein herkömmliches Verfahren zur Erhöhung der dielektrischen Durchbruchstärke einer Halbleitervorrichtung, wie eines Transistors, ist schematisch in 4 dargestellt. Eine mit 2 bezeichnete Basiszone weist einen feldbegrenzenden Ring (FLR) 4 auf, der außerhalb von deren Umfang vorgesehen ist, so daß eine Verarmungsschicht 11, die unter dem pn-Übergang 10 zwischen der Basiszone 2 und einer Kollektorzone 1 gebildet ist, jenseits des Umfangs des FLR 4 erstreckt ist.
  • Der herkömmliche Transistor weist die Kollektorzone 1, welche ein n+-typ Halbleitersubstrat 1a und eine n–-typ Halbleiterschicht 1b von niedrigem Verunreinigungs- bzw. Fremdstoffniveau aufweist, die auf dem Substrat 1a durch epitaktisches Wachstum ausgebildet ist, die p-typ Basiszone 2, welche in der Kollektorzone 1 mittels einer geeigneten Technik wie Diffusion ausgebildet ist, und eine Emitterzone 3 auf, welche von einer n+-typ Verunreinigung in der Basiszone 2 mittels einer geeigneten Technik wie Diffusion ausgebildet ist. Der FLR 4, welcher von demselben Leitungstyp (p-typ) wie die Basiszone 2 ist, ist außerhalb des Umfangs des pn-Übergangs 10 zwischen den Basis- und den Kollektorzonen vorgesehen. Der Transistor weist ferner einen Isolatorfilm, der typischerweise aus SiO2 gebildet ist, und welcher auf der Oberfläche der Halbleiterschicht 1b vorgesehen ist, ein Bauelementdefinierendes ringförmiges Element 6, eine Kollektorelektrode 7, eine Basiselektrode 8 und eine Emitterelektrode 9 auf.
  • Der Transistor des planaren Typs, der vorstehend beschrieben ist, ist unfähig, die theoretische dielektrische Durchbruchstärke aufzuweisen, da Ladungen und andere Verunreinigungen bzw. Fremdstoffe entweder innerhalb des Oxids oder des anders ausgebildeten Isolatorfilms 5 oder an der Grenzfläche zwischen der Halbleiterschicht 1b und dem Isolatorfilm 5 erzeugt werden. Um mit diesem Problem umzugehen und eine höhere Durchbruchspannung sicherzustellen, verwendet der Transistor einen Wafer, der einen höheren spezifischen Widerstand als den theoretischen aufweist, oder ein FLR 4 ist derart vorgesehen, wie in 4 dargestellt ist, daß die Verarmungsschicht 11 unter dem pn-Übergang 10 zwischen den Basis- und Kollektorzonen sich jenseits des Umfangs des FLR 4 erstrecken kann. Indem er denselben Leitungstyp wie die Basiszone 2 aufweist, wird der FLR 4 gewöhnlich in demselben Schritt wie die Basiszone 2 und in einer ähnlichen Weise ausgebildet.
  • Wie in 5 dargestellt ist, wird die Ausbildung der Basiszone 2 mittels thermischer Diffusion gleichzeitig mit der Bereitstellung eines Maskenmusters bzw. einer Maskenstruktur für die Herstellung der Emitterzone durchgeführt, indem ein Oxidfilm 51 auf der Oberfläche der Halbleiterschicht 1b ebenso wie jeweils Oxidfilme 52 und 54 auf der Basiszone 2 und FLR 4 mittels einer geeigneten Oxidationstechnik wie thermischer Oxidation ausgebildet werden. Während der Oxidation wachsen die Oxidfilme 52 und 54 schnell, da die Basiszone 2 und der FLR 4 höhere Verunreinigungsniveaus als die n–-typ Halbleiterschicht 1b aufweisen. Andererseits ist das Wachstum des Oxidfilms 51 langsam, da die n–-typ Halbleiterschicht 1b nicht nur ein niedrigeres Verunreinigungsniveau aufweist, sondern auch mit dem Oxidfilm 5 überdeckt ist. Während die Oxidfilme 51, 52 und 54 wachsen, wird sich die Grenzfläche 62 zwischen der Halbleiterschicht 1b und dem Oxidfilm 5 in das Innere der Halbleiterschicht 1b bewegen; jedoch ist die Grenzfläche 62 wegen der vorstehend erwähnten Wachstumsratendifferenz flach in dem Oxidfilm 51 und tief in der Basiszone 2 und dem FLR 4. Folglich liefert die Grenzfläche 62 ein diskontinuierliches Profil entlang der Oberfläche der Halbleiterschicht 1b. Zu derselben Zeit werden die n-typ Verunreinigung in der Halbleiterschicht 1b und dem Oxidfilm 5 ebenso wie die p-typ Verunreinigung in der Basiszone 2, dem FLR 4 und den Oxidfilmen 52 und 54 rückverteilt über die Grenzfläche 62, bis das chemische Potential auf beiden Seiten der Grenzfläche im Gleichgewicht ist. Wegen dieses allgemein bekannten Effekts werden die Verunreinigungen in den jeweiligen Oxidfilmen rückverteilt werden. Das gerade beschriebene Phänomen tritt erneut während der Ausbildung der Emitterzone auf.
  • Falls die Grenzfläche zwischen dem Isolatorfilm 5 und der Halbleiterschicht 1b ein diskontinuierliches Profil liefert, wird eine ungewollte Feldkonzentration auftreten. Falls die Verunreinigungen in der Basiszone 2 und dem FLR 4 wandern bzw. migrieren, um in dem Isolatorfilm 5 rückverteilt zu werden, werden positive Ladungen und andere Minoritätsladungsträger in den Isolatorfilm 5 eingeführt werden, wobei negative Ladungen an der Oberfläche der Halbleiterschicht 1b induziert werden. In jedem Fall werden sich die dielektrischen Durchbruchstärkecharakteristiken des Bauelements verschlechtern.
  • US-B-520115 offenbart ein Halbleiterbauelement einschließlich eines Substrats aus Halbleitermaterial mit Ladungsträgern von einem Leitfähigkeitstyp und einer Hauptzone von entgegengesetztem Leitfähigkeitstyp. Ein Ring des entgegengesetzten Leitfähigkeitstyps ist um die Hauptzone angeordnet und eine Nebenzone des entgegengesetzten Leitfähigkeitstyps ist an der entgegengesetzten Oberfläche des Substrats angeordnet. Die Ringe und die Nebenzone sind von der Hauptzone um Distanzen beabstandet, welche der Verarmungszone der Hauptzone erlauben, den Ring und die Nebenzone zu erreichen, wenn die Hauptzone umgekehrt gepolt bzw. vorgespannt bezüglich des Substrats ist.
  • Entsprechend einem ersten Aspekt der vorliegenden Erfindung umfaßt eine Halbleitervorrichtung:
    eine Halbleiterschicht eines ersten Leitungstyps;
    eine Halbleiterzone eines zweiten Leitungstyps, welche in der Halbleiterschicht vorgesehen ist, um ein Halbleiterbauelement zu bilden;
    einen feldbegrenzenden Ring eines zweiten Leitungstyps, welcher außerhalb eines Umfangs der Halbleiterzone vorgesehen ist, um die Durchbruchspannung zu verbessern;
    eine Epitaxieschicht des ersten Leitungstyps auf einer Oberfläche der Halbleiterschicht und welche den feldbegrenzenden Ring bedeckt, jedoch nicht die Halbleiterzone bedeckt; und
    eine isolierende Schicht, welche eine Oberfläche der Epitaxieschicht und einen Teil der Halbleiterzone bedeckt,
    wobei der feldbegrenzende Ring von einer Oberfläche der isolierenden Schicht um einen Teil der Epitaxieschicht beabstandet ist; und
    wobei der feldbegrenzende Ring vorgesehen ist, um eine Seitenfläche der Halbleiterzone zu umgeben.
  • Entsprechend einem zweiten Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer Halbleitervorrichtung eine Halbleiterzone eines zweiten Leitungstyps, welche in einer Halbleiterschicht eines ersten Leitungstyps vorgesehen ist, um ein Halbleiterbauelement zu bilden, und einen feldbegrenzenden Ring eines zweiten Leitungstyps auf, welcher außerhalb eines Umfangs der Halbleiterzone vorgesehen ist, um die Durchbruchspannung zu verbessern, wobei das Verfahren die folgenden Schritte aufweist:
    Ausbilden des feldbegrenzenden Rings in der Halbleiterschicht, um eine Seitenfläche der Halbleiterzone zu umgeben;
    Ausbilden einer Epitaxieschicht des ersten Leitungstyps auf einer Oberfläche der Halbleiterschicht, um den feldbegrenzenden Ring zu bedecken, jedoch nicht die Halbleiterzone zu bedecken;
    Ausbilden der Halbleiterzone in einer Oberfläche der Epitaxieschicht; und
    Ausbilden einer isolierenden Schicht auf einer Oberfläche der Epitaxieschicht und einem Teil der Halbleiterzone,
    wobei der feldbegrenzende Ring von der isolierenden Schicht um einen Teil der Epitaxieschicht beabstandet wird.
  • In der Halbleitervorrichtung gemäß dem ersten Aspekt der Erfindung ist der FLR, welcher außerhalb des Umfangs der Halbleiterzone eines zweiten Leitungstyps vorgesehen ist, die in der Halbleiterschicht eines ersten Leitungstyps vorgesehen ist, um ein Bauelement auszubilden, derart vergraben, daß er nicht von der Oberfläche der Halbleiterschicht entblößt werden wird. Auch wenn ein Isolatorfilm auf der Oberfläche der Halbleiterschicht mittels einer geeigneten Oxidationstechnik wie thermischer Oxidation ausgebildet wird, gibt es keine Möglichkeit für das Auftreten einer FLR-induzierten Diskontinuität bzw. Unstetigkeit in der Grenzfläche zwischen dem Isolatorfilm und der Halbleiterschicht oder der Rückverteilung von Verunreinigungen bzw. Fremdstoffen aus dem FLR in den Isolatorfilm. Folglich stellt der FLR sicher, daß die Verarmungsschicht unter dem pn-Übergang zwischen den Kollektor- und Basiszonen sich jenseits des Umfangs des FLR erstreckt und es wird noch kein FLR-induzierter Abfall in der Durchbruchspannung geben, wobei eine Halbleitervorrichtung mit höherer dielektrischer Durchbruchstärke bereitgestellt wird.
  • In dem Verfahren gemäß dem zweiten Aspekt der Erfindung wird ein FLR von der Oberfläche der Halbleiterschicht ausgebildet und danach wird eine Epitaxieschicht desselben Leitungstyps und welche dasselbe Verunreinigungsniveau wie die Halbleiterschicht aufweist auf der gesamten Oberfläche von jener Halbleiterschicht aufgewachsen. Folglich wird der FLR vollständig von den zwei ähnlichen Halbleiterschichten umschlossen und eine Halbleiterzone eines zweiten Leitungstyps kann aus der Oberfläche von jener Epitaxieschicht ausgebildet werden, wobei die Herstellung der beabsichtigten Halbleitervorrichtung ermöglicht wird, in welcher der FLR nicht von der Oberfläche der Epitaxieschicht entblößt wird.
  • Wie oben beschrieben ist, weist die Halbleitervorrichtung gemäß dem ersten Aspekt der Erfindung eine Halbleiterschicht eines ersten Leitungstyps auf, welche mit einer Halbleiterzone eines zweiten Leitungstyps versehen ist, um ein Halbleiterbauelement auszubilden, und die Halbleiterzone wiederum weist FLRs auf, die außerhalb ihres Umfangs in einer derartigen Weise vorgesehen sind, daß sie in der Halbleiterschicht eines ersten Leitungstyps vergraben sind. Die vergrabenen FLRs erhöhen die Ausdehnung der Verarmungsschicht um einen ausreichenden Grad, um die Durchbruchspannung zu verbessern, ohne ungewollte Diskontinuitäten bzw. Unstetigkeiten in der Grenzfläche zwischen der Halbleiterschicht und dem darüberliegenden Isolatorfilm oder eine Rückverteilung von Verunrei nigungen aus den FLRs in den Isolatorfilm zu bewirken. Folglich wird das Grenzflächenenergieniveau ausreichend stabilisiert, um die dielektrischen Durchbruchstärkecharakteristiken zu verbessern. Demgemäß weist die Halbleitervorrichtung der Erfindung eine hohe Durchbruchspannung auf.
  • Das Verfahren gemäß dem zweiten Aspekt der Erfindung stellt einen einfachen Weg bereit, vergrabene FLRs in der Halbleiterschicht auszubilden, wobei die Herstellung einer Halbleitervorrichtung ermöglicht wird, in der keiner der FLRs von der Oberfläche der Halbleiterschicht entblößt wird.
  • Kurze Beschreibung der Zeichnungen
  • Die Halbleitervorrichtung der Erfindung und das Verfahren zu deren Herstellung wird nunmehr unter Bezugnahme auf 1–3 beschrieben werden.
  • 1 ist eine Schnittansicht, welche ein Beispiel der Halbleitervorrichtung gemäß dem ersten Aspekt der Erfindung zeigt;
  • 2 ist ein Diagramm, welches das Profil der Basis-zu-Kollektor-Durchbruchspannung der Halbleitervorrichtung zeigt;
  • 3 zeigt eine Herstellungssequenz für dieselbe Halbleitervorrichtung;
  • 4 ist eine Schnittansicht, welche einen Transistor gemäß bekanntem Stand der Technik zeigt; und
  • 5 ist ein Teilschnitt, welcher den FLR und einen nahegelegenen Bereich des Transistors gemäß bekanntem Stand der Technik zeigt.
  • Bester Modus zum Ausführen der Erfindung
  • Wie in 1 dargestellt ist, weist der Transistor, der ein Beispiel der Halbleitervorrichtung der Erfindung ist, ein typischerweise n+-typ Halbleitersubstrat 1a auf, welches auf seiner Oberfläche eine n–-typ Halbleiterschicht 1b desselben Leitungstyps ausgebildet hat, jedoch von einem niedrigerem Verunreinigungsniveau, und welches wiederum mit einer Epitaxieschicht 1c desselben Leitungstyps wie die Halbleiterschicht 1b überdeckt ist, wobei die Kollektorzone 1 des Transistors ausgebildet wird, welche eine Halbleiterschicht eines ersten Leitungstyps ist. Eine p-typ Verunreinigung eines zweiten Leitungstyps wird in die Oberfläche der Epitaxieschicht 1c eindotiert, um eine Basiszone 2 auszubilden, und eine n+-typ Verunreinigung wird in die Basiszone 2 eindotiert, um eine Emitterzone 3 auszubilden. FLRs 4a und 4b sind in der Halbleiterschicht 1b und der Epitaxieschicht 1c in der Feldzone vorgesehen, welche lateral außerhalb des Umfangs der Basiszone 2 ist. Die vorliegende Erfindung ist dadurch gekennzeichnet, daß FLRs 4a und 4b nicht von der Oberfläche der Epitaxieschicht 1c entblößt sind, sondern von der Epitaxieschicht 1c und der Halbleiterschicht 1b umschlossen sind.
  • Die Oberfläche der Epitaxieschicht 1c ist mit einem Isolatorfilm 5 überdeckt, welcher typischerweise aus Siliziumoxid hergestellt ist, um als eine Maske zum Ausbilden der Basiszone 2 und der Emitterzone 3 zu dienen. Basiselektroden 8 und eine Emitterelektrode 9, welche typischerweise aus Aluminium sind, sind über jeweilige Kontaktlöcher, die in dem Isolatorfilm 5 hergestellt sind, vorgesehen. Eine Kollektorelektrode 9 ist an der rückwärtigen Oberfläche des Halbleitersubstrats 1a vorgesehen. Ein Bauelement-definierender ringförmiger Ring ist aus 1 um der Klarheit willen weggelassen.
  • In dem unter Betrachtung stehenden Beispiel sind zwei FLRs 4a und 4b vorgesehen. Je größer die Zahl der FLRs ist, welche vorgesehen sind, desto höher ist die dielektrische Durchbruchstärke, jedoch nimmt andererseits die Chip-Fläche mit zunehmender Zahl der FLRs zu. Auch ein einzelner FLR trägt zu einer merklichen Verbesserung in der Durchbruchspannung bei und die Zahl der FLRs sollte in Übereinstimmung mit dem spezifischen Gegenstand des Interesses bestimmt werden.
  • Der n+-typ Halbleiter 1a und die n–-typ Halbleiterschicht 1b können durch jedes Verfahren ausgebildet werden; beispielsweise kann die Halbleiterschicht 1b durch epitaktisches Wachstum auf dem Halbleitersubstrat 1a ausgebildet werden oder alternativ kann eine n-typ Verunreinigung in die rückwärtige Oberfläche eines ursprünglich n–-typ Halbleitersubstrats dotiert werden, um eine n+-typ Schicht auszubilden, die als das Halbleitersubstrat 1a dient. Das n+-typ Halbleitersubstrat 1a ist typischerweise daran angepaßt, ein Verunreinigungs- bzw. Fremdstoffniveau von ungefähr 1 × 1018 – 1 × 1020/cm3 aufzuweisen, wohingegen die n–-typ Halbleiterschicht 1b und die n–-typ Epitaxieschicht 1c beide daran angepaßt sind, ein Verunreinigungs- bzw. Fremdstoffniveau von ungefähr 1 × 1013 – 1 × 1015/cm3 aufzuweisen. Die Dicke A der Epitaxieschicht 1c ist auf ungefähr 5–20 μm angepaßt und die totale Dicke B der Epitaxieschicht 1c verbunden mit der Halbleiterschicht 1b ist auf ungefähr 40–120 μm angepaßt. Die Tiefe C der Basiszone 2, gemessen von der Oberfläche der Epitaxieschicht 1c, ist typischerweise angepaßt an ungefähr 10–30 μm. Das Verunreinigungs- bzw. Fremdstoffniveau der Basiszone 2 ist auf ungefähr 5 × 1016 – 1 × 1017/cm3 angepaßt, wohingegen das Verunreinigungs- bzw. Fremdstoffniveau der Emitterzone 3 auf unge fähr 1 × 1018 – 1 × 1020/cm3 angepaßt ist. FLRs 4a und 4b sind ausgebildet, um denselben Leitungstyp und das Verunreinigungs- bzw. Fremdstoffniveau wie die Basiszone 2 aufzuweisen. Die Höhe D von jedem FLR ist auf ungefähr 5–20 μm angepaßt, dessen Breite E auf ungefähr 15–20 μm, der Abstand F zwischen dem FLR 4a und dem Umfang der Basiszone 2 auf ungefähr 45–55 μm und der Zwischenraum G zwischen 4a und 4b auf ungefähr 50–60 μm.
  • Somit weist die Halbleitervorrichtung gemäß dem ersten Aspekt der Erfindung eine derartige Struktur auf, daß die Halbleiterschichten eines ersten Leitungstyps (d. h. die n–-typ Halbleiterschicht 1b und die Epitaxieschicht 1c) mit der Halbleiterzone eines zweiten Leitungstyps (d. h. die p-typ Basiszone 2) versehen sind, um ein Halbleiterbauelement (Transistor) auszubilden, und daß die FLRs 4a und 4b außerhalb des Umfangs der Halbleiterzone vorgesehen sind, jedoch ohne von der Oberfläche der Epitaxieschicht 1c entblößt zu sein. Mit dieser Struktur ist die Oberfläche der Halbleiterschicht 1b in diesem Bereich, der außerhalb des Umfangs der Basiszone 2 ist und welcher die Grenzfläche mit dem Isolatorfilm 5 ist, gleichförmig mit lediglich der Epitaxieschicht 1c bedeckt und liefert keine Diskontinuitäten bzw. Unstetigkeiten trotz der Anwesenheit von FLRs 4a und 4b. Zusätzlich gibt es keine Möglichkeit für die Verunreinigungen bzw. Fremdstoffe, aus FLRs 4a und 4b in den Isolatorfilm 5 rückverteilt zu werden, welcher folglich nicht in einer derartigen Weise kontaminiert wird, als daß die dielektrische Durchbruchstärke reduziert wird.
  • Das Profil der Basis-zu-Kollektor-Durchbruchspannung des Transistors gemäß dem veranschaulichten Beispiel der Erfindung ist in 2 dargestellt im Vergleich mit den Daten für den gemäß dem Stand der Technik bekannten Transistor, welcher einen FLR aufweist, der von der Oberfläche der Halbleiterschicht entblößt ist. Beide Daten wurden jeweils an 20 Proben genommen. Offensichtlich war die Basis-zu-Kollektor-Durchbruchspannung des Transistors gemäß dem bekannten Stand der Technik ungefähr 1000 Volt, jedoch konnte der Transistor der Erfindung ungefähr 1300 Volt standhalten.
  • Das Verfahren für die Herstellung des Transistors gemäß dem veranschaulichten Beispiel der Erfindung wird nunmehr unter Bezugnahme auf 3 beschrieben werden.
  • Zuerst wird eine Oberfläche der n–-typ Halbleiterschicht 1b, welche ein n+-typ Halbleitersubstrat 1a an der anderen Oberfläche aufweist, mit einem SiO2-Film 12 in einer Dicke von ungefähr 0.5–1 μm mittels thermischer Oxidation bei 900–1200°C überdeckt und eine erste Gruppe von Fenstern 13 werden in dem SiO2-Film an den Stellen gemacht, wo die FLRs 4a und 4b auszubilden bzw. zu formen sind (siehe 3a). Die Fenster 13 sind durch eine herkömmliche photolithographische Prozedur, die aus Resist-Aufbringen, Belichten und Ätzen besteht, vorgesehen.
  • In dem nächsten Schritt wird eine Verunreinigung bzw, ein Fremdstoff wie Phosphor oder Arsen in die Halbleiterschicht 1b über die Fenster 13 in den SiO2-Film 12 dotiert, um vergrabene FLRs 4a und 4b auszubilden bzw. zu formen (siehe 3b).
  • Danach wird der SiO2-Film 12 entfernt und eine n–-typ Epitaxieschicht 1c wird auf der Oberfläche der Halbleiterschicht 1b aufgewachsen (siehe 3c).
  • Anschließend wird ein Isolatorfilm 14, der typischerweise aus SiO2 hergestellt ist, auf der Oberfläche der Epitaxieschicht 1c mittels einer geeigneten Technik wie thermischer Oxidation ausgebildet und ein zweites Fenster 15 wird in dem Isolatorfilm 14 mittels derselben photolithographischen Strukturierungsprozedur ausgebildet, wie sie angewendet wird, um das Fenster 13 herzustellen. Danach wird eine p-typ Verunreinigung zum Ausbilden der Basiszone 2 in die Epitaxieschicht 1c durch Diffusion dotiert. Gleichzeitig mit diesem Dotierschritt werden die Verunreinigungen bzw. Fremdstoffe in den vergrabenen FLRs 4a und 4b in die epitaktisch aufgewachsene Schicht 1c derart eindiffundiert, daß ein Teil der FLRs ansteigen wird, um in die Epitaxieschicht 1c einzugehen. Jedoch ist der Anstieg der FLRs so klein, daß keiner von ihnen von der Oberfläche der Epitaxieschicht 1c entblößt wird.
  • Obgleich nicht dargestellt, besteht das anschließende Verfahren aus dem Vorsehen eines zweiten Isolatorfilms auf der Oberfläche, dem Strukturieren bzw. Musterbilden durch dieselbe Prozedur wie oben, der Verunreinigungs- bzw. Fremdstoffdiffusion zum Ausbilden eines Emitters und dem Vorsehen der notwendigen Elektroden wie einer Basis- und einer Emitterelektrode, wobei die Herstellung des gewünschten Transistors vollendet wird.
  • Gemäß dem oben beschriebenen Verfahren werden FLRs 4a und 4b in der Oberfläche der Halbleiterschicht 1b vorgesehen, bevor die Epitaxieschicht 1c auf der letzteren aufgewachsen wird. Demgemäß kann man eine Halbleitervorrichtung herstellen, in der die zwei FLRs vollständig von der Halbleiterschicht 1b und der Epitaxieschicht 1c umschlossen sind und nicht von der Oberfläche der Epitaxieschicht 1c entblößt werden. Zusätzlich werden FLRs 4a und 4b in einem getrennten Schritt aus der Basiszone 2 ausgebildet und demgemäß können ihre Verunreini gungsniveaus bzw. Fremdstoffniveaus auf irgendwelche gewünschten Werte in einer derartigen Weise gesteuert werden, um freie Einstellungen der Ausdehnung der Verarmungsschicht zuzulassen.
  • Industrielle Anwendbarkeit
  • Gemäß der Erfindung weist die Halbleitervorrichtung gemäß dem ersten Aspekt der Erfindung eine Halbleiterschicht eines ersten Leitungstyps auf, welche mit einer Halbleiterzone eines zweiten Leitungstyps versehen ist, um ein Halbleiterbauelement auszubilden, und die Halbleiterzone wiederum weist FLRs auf, die außerhalb von deren Umfang in einer derartigen Weise vorgesehen sind, daß sie in der Halbleiterschicht eines ersten Leitungstyps vergraben sind. Die vergrabenen FLRs steigern die Ausdehnung der Verarmungsschicht um einen ausreichenden Grad, um die Durchbruchspannung zu verbessern, ohne ungewollte Diskontinuitäten bzw. Unstetigkeiten in der Grenzfläche zwischen der Halbleiterschicht und dem darüberliegenden Isolatorfilm oder eine Rückverteilung von Verunreinigungen bzw. Fremdstoffen aus den FLRs in den Isolatorfilm zu bewirken. Folglich wird das Grenzflächenenergieniveau ausreichend stabilisiert, um die dielektrischen Durchbruchstärkecharakteristiken zu verbessern. Demgemäß weist die Halbleitervorrichtung der Erfindung eine hohe Durchbruchspannung auf.
  • Das Verfahren bzw. der Prozeß gemäß dem zweiten Aspekt der Erfindung sieht einen einfachen Weg vor, um vergrabene FLRs in der Halbleiterschicht auszubilden, wobei die Herstellung einer Halbleitervorrichtung ermöglicht wird, in der keiner der FLRs von der Oberfläche der Halbleiterschicht entblößt wird.

Claims (3)

  1. Halbleitervorrichtung mit: einer Halbleiterschicht (1b) eines ersten Leitungstyps; einer Halbleiterzone (2) eines zweiten Leitungstyps, welche in der Halbleiterschicht (1b) vorgesehen ist, um ein Halbleiterbauelement zu bilden; einem feldbegrenzenden Ring (4a, 4b) eines zweiten Leitungstyps, welcher außerhalb eines Umfangs der Halbleiterzone (2) vorgesehen ist, um die Durchbruchspannung zu verbessern; einer Epitaxieschicht (1c) des ersten Leitungstyps auf einer Oberfläche der Halbleiterschicht (1b) und welche den feldbegrenzenden Ring (4a, 4b) bedeckt, jedoch nicht die Halbleiterzone (2) bedeckt; und einer isolierenden Schicht (5), welche eine Oberfläche der Epitaxieschicht (1c) und einen Teil der Halbleiterzone (2) bedeckt; wobei der feldbegrenzende Ring (4a, 4b) von einer Oberfläche der isolierenden Schicht (5) um einen Teil der Epitaxieschicht (1c) beabstandet ist; und wobei der feldbegrenzende Ring (4a, 4b) vorgesehen ist, um eine Seitenfläche der Halbleiterzone (2) zu umgeben.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleiterzone (2) eine Basiszone eines Transistors bildet.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Halbleiterzone (2) eines zweiten Leitungstyps, welche in einer Halbleiterschicht (1b) eines ersten Leitungstyps vorgesehen ist, um ein Halbleiterbauelement zu bilden, und einem feldbegrenzenden Ring (4a, 4b) eines zweiten Leitungstyps, welcher außerhalb eines Umfangs der Halbleiterzone (2) vorgesehen ist, um die Durchbruchspannung zu verbessern, wobei das Verfahren die folgenden Schritte aufweist: Ausbilden des feldbegrenzenden Rings (4a, 4b) in der Halbleiterschicht (1b), um eine Seitenfläche der Halbleiterzone (2) zu umgeben; Ausbilden einer Epitaxieschicht (1c) des ersten Leitungstyps auf einer Oberfläche der Halbleiterschicht (1b), um den feldbegrenzenden Ring (4a, 4b) zu bedecken, jedoch nicht die Halbleiterzone (2) zu bedecken; Ausbilden der Halbleiterzone (2) in einer Oberfläche der Epi taxieschicht (1c); und Ausbilden einer isolierenden Schicht (5) auf einer Oberfläche der Epitaxieschicht (1c) und einem Teil der Halbleiterzone (2), wobei der feldbegrenzende Ring (4a, 4b) von der isolierenden Schicht (5) um einen Teil der Epitaxieschicht (1c) beabstandet wird.
DE69634585T 1995-02-20 1996-02-19 Halbleiteranordnung mit schutzring und verfahren zur herstellung Expired - Lifetime DE69634585T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3114795 1995-02-20
JP7031147A JP2989113B2 (ja) 1995-02-20 1995-02-20 半導体装置およびその製法
PCT/JP1996/000367 WO1996026547A1 (en) 1995-02-20 1996-02-19 Semiconductor device with guard ring and process for its production

Publications (2)

Publication Number Publication Date
DE69634585D1 DE69634585D1 (de) 2005-05-19
DE69634585T2 true DE69634585T2 (de) 2005-09-29

Family

ID=12323331

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69634585T Expired - Lifetime DE69634585T2 (de) 1995-02-20 1996-02-19 Halbleiteranordnung mit schutzring und verfahren zur herstellung

Country Status (7)

Country Link
US (1) US5841181A (de)
EP (1) EP0756760B1 (de)
JP (1) JP2989113B2 (de)
KR (1) KR100392699B1 (de)
CN (1) CN1106695C (de)
DE (1) DE69634585T2 (de)
WO (1) WO1996026547A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632344B2 (ja) * 1997-01-06 2005-03-23 日産自動車株式会社 半導体装置
JP2002503401A (ja) 1998-04-08 2002-01-29 シーメンス アクチエンゲゼルシヤフト プレーナ構造用の高耐圧コーナー部シール体
DE19838108B4 (de) * 1998-08-21 2005-05-25 Infineon Technologies Ag Randstruktur für Hochvolt-Halbleiterbauelemente
DE19930783A1 (de) * 1999-07-03 2001-01-04 Bosch Gmbh Robert Halbleiterbauelement
WO2004066391A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
CN101752414B (zh) * 2009-12-17 2015-09-23 上海集成电路研发中心有限公司 一种三极管
CN106601797A (zh) * 2016-11-04 2017-04-26 东莞市联洲知识产权运营管理有限公司 一种三极管及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404295A (en) * 1964-11-30 1968-10-01 Motorola Inc High frequency and voltage transistor with added region for punch-through protection
US4003072A (en) * 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
JPS524787A (en) * 1975-07-01 1977-01-14 Nec Corp Transistor containing embedded base
GB1558506A (en) * 1976-08-09 1980-01-03 Mullard Ltd Semiconductor devices having a rectifying metalto-semicondductor junction
US4158206A (en) * 1977-02-07 1979-06-12 Rca Corporation Semiconductor device
JPS57180164A (en) * 1981-04-30 1982-11-06 Nec Corp Semiconductor device
JPH01272153A (ja) * 1988-04-25 1989-10-31 Matsushita Electric Works Ltd ガードリングの製造方法
JP2597412B2 (ja) * 1990-03-20 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR970702584A (ko) 1997-05-13
KR100392699B1 (ko) 2004-06-16
EP0756760B1 (de) 2005-04-13
US5841181A (en) 1998-11-24
WO1996026547A1 (en) 1996-08-29
DE69634585D1 (de) 2005-05-19
JPH08227897A (ja) 1996-09-03
CN1106695C (zh) 2003-04-23
JP2989113B2 (ja) 1999-12-13
EP0756760A1 (de) 1997-02-05
CN1146827A (zh) 1997-04-02

Similar Documents

Publication Publication Date Title
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69520782T2 (de) Randabschlussmethode und Struktur für Leistungs-MOSFET
DE68928087T2 (de) Substratsstruktur für zusammengesetztes Halbleiterbauelement
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE2241600A1 (de) Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
DE19701189A1 (de) Halbleiterbauteil
DE1764464B2 (de) Verfahren zur herstellung eines lateralen transistors
DE2238450A1 (de) Halbleiterbaugruppe und verfahren zur herstellung derselben
DE69033619T2 (de) Verfahren zur Verwendung einer Halbleiteranordnung mit einem Substrat, das eine dielektrisch isolierte Halbleiterinsel aufweist
DE2639465C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterstruktur
DE2148056A1 (de) Halbleiterdiode und Verfahren zu deren Herstellung
DE112005001587T9 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE102017217234B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE69324003T2 (de) Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung
DE1614852B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen
DE1259469B (de) Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE69634585T2 (de) Halbleiteranordnung mit schutzring und verfahren zur herstellung
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE2954543C2 (de)
DE3689705T2 (de) Zener-Diode.
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition