JP3632344B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3632344B2 JP3632344B2 JP00010697A JP10697A JP3632344B2 JP 3632344 B2 JP3632344 B2 JP 3632344B2 JP 00010697 A JP00010697 A JP 00010697A JP 10697 A JP10697 A JP 10697A JP 3632344 B2 JP3632344 B2 JP 3632344B2
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- region
- main
- ring region
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 230000015556 catabolic process Effects 0.000 claims description 80
- 230000005684 electric field Effects 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 19
- 239000010410 layer Substances 0.000 description 17
- 239000012535 impurity Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ガードリング構造を持つリーチスルー型の高耐圧の半導体装置に関する。
【０００２】
【従来の技術】
従来技術として、２種類のガードリング構造を例示する。
第一の従来技術として図４に、それぞれ等間隔な４つのガードリング領域をもつ構造の断面図を示す。図４中、１１はｎ＋型の基板領域、５はｎ型のドリフト領域、１０はｐ型の主領域である。基板領域１１はカソード電極２１と接続されていて、主領域１０はアノード電極２０と接続されている。１〜４はｐ型のガードリング領域で、図４中、左端の主領域１０を囲むように、環状に配置されている。なお、図４では右側半分のみを示しているが、実際には主領域１０の左側にも存在し、主領域１０を囲んでいる。これらのガードリング領域１〜４は、どの電極とも接続されていない。
【０００３】
これらの主領域１０およびガードリング領域１〜４は、素子表面の所定の領域からｐ型の不純物を熱拡散させることで形成しているので、その断面構造の端部は図４に示すように丸くなっている。また、主領域１０に近い内側のガードリング領域から、１は第一ガードリング領域、２は第二ガードリング領域、３は第三ガードリング領域そして４は第四ガードリング領域と呼ぶことにする。さらに、主領域１０と第一ガードリング領域１との距離をＬ１とし、第一ガードリング領域１と第二ガードリング領域２との距離をＬ２とする。同様に、第二ガードリング領域２と第三ガードリング領域３との距離、第三ガードリング領域３と第四ガードリング領域４との距離をそれぞれ、Ｌ３およびＬ４とする。なお、図４では、４本のガードリング領域を示したが、本数は必要とする耐圧等によって決められる。ここでは、Ｌ１＝Ｌ２＝Ｌ３＝Ｌ４であり、このような構造を以下、等間隔ガードリング構造と呼ぶことにする。また、６は層間絶縁膜である。
【０００４】
第一の従来技術においては、ｐ型の主領域１０とｎ型のドリフト領域５の主接合部に逆バイアスが印加された場合、少なくともその主接合部でアバランシェ降伏が起こる電圧以下で、その主接合部から伸びた空乏層が基板領域に到達するようなリーチスルー型のガードリング構造について説明する。一例を示すと、例えば６００Ｖ程度の耐圧を持たせるためには、ドリフト領域５の厚さは約５０μｍ、不純物濃度は約１×１０１４／ｃｍ３である。
【０００５】
まず、その機能について説明する。
アノード電極２０は接地し、カソード電極２１に正の電位を印加すると、ｐ型の主領域１０とｎ型のドリフト領域５の接合部に逆バイアスがかかり、高耐圧を得るために低不純物濃度で形成されているドリフト領域５には空乏層が広がる。主領域１０とドリフト領域５の間に形成される接合面は、平坦な部分ばかりではなく、主領域１０の端部では図４に示すように湾曲している。そのため、平面接合部よりも湾曲している接合部のほうが電界強度が高くなっている。よって、仮にガードリング領域が無い場合、主領域１０の平坦な接合面で期待される降伏電圧より低い電圧で、主領域１０端部の湾曲している接合部においてアバランシェ降伏が起こる。
【０００６】
しかし、主領域１０の端部の隣にｐ型のガードリング領域を配置すると、カソード電位が上昇して、主領域１０から伸びた空乏層が隣接するｐ型のガードリング領域に伸びた時点で、主領域１０の横方向の電界の上昇は緩和され、さらなるカソード電位の上昇と共に、そのガードリング領域から空乏層が伸び始める。こうして、ガードリング領域が存在すると、主領域１０端部への電界集中を防ぐことができ、耐圧を向上させることができる。これがガードリング構造の機能である。
【０００７】
このような等間隔ガードリング構造は設計が簡単であり、主領域１０の接合面の電界強度の最大値よりも、第一ガードリング領域１の接合における電界強度の最大値は必ず低く、以後外側のガードリング領域における電界強度の最大値は内側のガードリング領域よりも低くなる。最外周のガードリング領域については例外であるが、これは必ずそうなるように本数を余分に設定するなどの工夫をしている。
【０００８】
そして、主領域１０と第一ガードリング領域１との距離Ｌ１を狭くするほど、主領域１０の湾曲した接合部の電界強度は緩和されるため、主領域１０における電界強度が最大となる領域は湾曲した接合部でも平坦な接合に近い領域へと移動する。よって、主領域１０とドリフト領域５の接合部の耐圧はより高くなる。しかし、主領域１０ならびに各ガードリング領域の距離をどこまでも狭めていけば、素子の耐圧は主領域１０の平坦なｐｎ接合面において期待される降伏電圧値に近づくかというとそうではない。あまりに近い距離となるガードリング構造では、アバランシェ降伏と同時に耐圧機能が失われてしまうことが実験で確認された。
【０００９】
すなわち、等間隔ガードリング構造で、各距離Ｌ１〜Ｌ４が狭くなっていると、逆バイアス印加時の電界強度が最大となる領域は常に主領域１０の端部に有るとはいえ、隣接する第一ガードリング領域１の接合面における電界強度の最大値も、主領域１０における電界強度の最大値に近い値となっている。よって、アバランシェ降伏が生じると、主領域のみならず、同時に近くのガードリング領域でもアバランシェ降伏が生じる。このとき、ｐ型のガードリング領域に流れ込んだ電流がｎ型のドリフト領域５を経て、接地されたｐ型の主領域１０へと移動する間に、あたかもバイポーラトランジスタのベース二次降伏のような現象によって局所的に電流が集中するため、主接合の一部が破壊に至ると推察している。
【００１０】
このことから、従来の等間隔ガードリング構造では、耐圧を向上させるために主領域１０および各ガードリング領域間の距離を狭く設定しようとしても、狭くし過ぎると、耐圧構造の一部が破壊されてしまうという制限が生じるために、主領域１０および各ガードリング領域間の距離を狭めて耐圧を向上するにも限界が生じていた。
【００１１】
次に、図５は第二の従来技術を示す図である。これは「Ｂ．Ｊ．バリガ著、“ＭＯＤＥＲＮ ＰＯＷＥＲ ＤＥＶＩＣＥＳ” Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ， Ｉｎｃ．」に紹介されたガードリング構造の断面図であり、上記の文献の９９頁に記載されたＦｉｇ３．２６をもとに描いたものである。図５中、番号３４はｐ型のドリフト領域、３０はｎ＋型の主接合、３１はｎ＋型の第一ガードリング領域、３２はｎ＋型の第二ガードリング領域そして、３３はｎ＋型の第三ガードリング領域である。また、番号３５は拡散窓を形成する絶縁膜である。なお、図中の破線は空乏層端を示している。
【００１２】
この構造では、外側のガードリング領域ほど相互の距離が狭くなっており、また、ガードリング領域自身の幅も狭くなっている。このように構成すると、主接合３０の端部の空乏層を図５に示すように横方向になだらかに広げる働きをする。外側のガードリング領域ほどガードリング領域自身の幅が狭くなっているが、これは外側のガードリング領域の下のドリフト領域３４にできる空乏層幅が小さくなっているので、デバイスの周辺構造の面積を節約するために有効最小限の大きさに切り詰めている。このように設定すれば、主接合３０に逆バイアスを印加していき、図５のように全てのガードリング領域に空乏層が形成されたとき、各ガードリング領域に均等に電位差が分配されることになり、理想的には全てのガードリング領域の端部で同時にアバランシェ降伏を起こすことができる、と記載されている。
【００１３】
また、図５の構造は、主接合３０から伸びた空乏層が図５中の破線に示されるようにドリフト領域３４の主接合３０が設けられた面と対向する裏面までは到達しない構造、いわゆるノンリーチスルー型の構成となっている。
【００１４】
【発明が解決しようとする課題】
上記のように、第一の従来技術の等間隔のガードリング構造では、主領域の平坦部において期待される耐圧より、相当低い耐圧しか得られなかった。また、第二の従来技術はノンリーチスルー型であって本発明の対象とするリーチスルー型の高耐圧の半導体装置とは異なったものである。
【００１５】
本発明は上記のような問題点に着目し、より耐圧の高いガードリング構造を提供することを目的としている。
【００１６】
【課題を解決するための手段】
上記の目的を達成するため、本発明においては特許請求の範囲に記載するような構成とする。
すなわち、請求項１に記載の発明においては、一導電型（例えばｎ型）で高濃度の半導体基体の一主面に接して、同一導電型（例えばｎ型）で層状のドリフト領域を有し、前記半導体基体の前記主面との接合面と対向する前記ドリフト領域の表面に、反対導電型（例えばｐ型）の主領域を有し、前記ドリフト領域の前記表面に、前記主領域を囲むように所定の距離を隔てて環状に設けられた反対導電型（例えばｐ型）の第一のガードリング領域と、前記第一のガードリング領域を囲むように所定の距離を隔てて環状に設けられた反対導電型（例えばｐ型）の第二のガードリング領域とを少なくとも有する。また、前記第一のガードリング領域の接合深さは前記主領域と前記ドリフト領域との間に形成される主接合面の接合深さと同じであり、前記主接合面に逆バイアスを印加するにつれて前記ドリフト領域に広がる空乏層が、前記主接合面でアバランシェ降伏が生じる前に、前記半導体基体の前記主面に到達すべく、前記ドリフト領域の不純物濃度と厚さは所定の範囲に設定されていて、さらに、前記主接合面にアバランシェ降伏条件まで逆バイアスが印加されたとき、少なくとも前記第一のガードリング領域並びに前記第二のガードリング領域の近傍では、前記層状の前記ドリフト領域の前記表面から前記半導体基体の前記主面との接合面に至るまでの領域が空乏化するように設定されていて、さらに、前記第一のガードリング領域と前記第二のガードリング領域との距離を、前記主領域と前記第一のガードリング領域との距離よりも小さな所定値であって、かつ、前記主接合面がアバランシェ降伏する条件において、前記第一のガードリング領域と前記ドリフト領域との間の接合面における電界強度の最大値が、前記主接合面における電界強度の最大値の８５％以下となる範囲の距離に設定した構成とする。
【００１７】
このような構成による作用について説明する。前記主接合は平坦部で接合している部分だけでなく、その端部において湾曲した接合部分が存在するため、平坦な接合部よりも湾曲している接合部の電界強度が高くなっているのである。しかし、前記主領域と前記第一のガードリング領域との距離が狭いほど、前記主接合の端部の湾曲した接合部の電界強度が緩和されるため、前記主接合における電界強度が最大となる領域は湾曲した接合部でも平坦な接合部に近い領域へと移り、平坦な接合において期待される耐圧に近づく。そして、本構成では、前記第一のガードリング領域と前記第二のガードリング領域との距離を、前記主領域と前記第一のガードリング領域との距離よりも狭く配置することによって、前記第一のガードリング領域の接合部における電界強度を緩和しており、特に前記第一のガードリング領域における電界強度の最大値が、前記主接合における電界強度の最大値の８５％以下になるように配置しているので、前記第一のガードリング領域で降伏することはない。
【００１８】
また、請求項２に記載の発明においては、請求項１に記載の半導体装置において、前記第二のガードリング領域のさらに外側に同様の構造のガードリング領域を少なくとも一つ設け、第二のガードリング領域とその外側のガードリング領域間の距離およびそれよりも外側のガードリング領域相互間の距離を、前記第一のガードリング領域と第二のガードリング領域との距離と等しいか若しくはそれ以上に設定している。
【００１９】
後記発明の実施の形態で詳述するごとく、必要とする耐圧等に応じて、第二ガードリング領域のさらに外側に第三、第四、…のガードリング領域を設ける場合もあるが、その場合に、第二ガードリング領域と第三ガードリング領域との距離、および第三と第四、第四と第五など、さらに外側のガードリング領域相互間の距離を、第一のガードリング領域と第二のガードリング領域との距離と等しいか若しくはそれ以上に設定する。本発明においては、基本的には請求項１に記載するように、第一のガードリング領域とドリフト領域との間の接合面における電界強度の最大値が、主接合面における電界強度の最大値の８５％以下となるように、第一のガードリング領域と第二のガードリング領域との距離を、主領域と第一のガードリング領域との距離よりも小さな所定値に設定すればよいのであるが、必要とする耐圧等に応じて第三以降のガードリング領域を設けた場合には、それら相互間の距離をそれぞれのガードリング領域における電界強度の最大値が第一ガードリング領域における電界強度の最大値と同等かそれ以下になるように適宜設定すればよい。そのためには上記のごとく外側のガードリング領域相互間の距離を、第一のガードリング領域と第二のガードリング領域との距離と等しいか若しくはそれ以上に設定すればよい。
【００２０】
【発明の効果】
以上説明したように本発明によれば、例えば、高耐圧バイポーラトランジスタの周辺耐圧構造などにおいて、従来と同じ非常に低い不純物濃度のドリフト領域を利用した場合、より高い耐圧を確保することができる。もしくは、製品として同等の耐圧を持たせるためには、ドリフト領域の厚さをさらに小さくすることができるので、バイポーラトランジスタのオン抵抗を低減できる。また、主領域と第一のガードリング領域との距離をより狭く設定することができるため、従来に比べて耐圧構造領域の面積も節約できる、という効果が得られる。
【００２１】
【発明の実施の形態】
以下、本発明について、図面に基づいて詳細に説明する。
図１は素子の基本構造を説明する断面図である。なお、この実施の形態では半導体をシリコンとして説明する。
図１中、１１はｎ＋型の基板領域、５はｎ型のドリフト領域、１０はｐ型の主領域である。基板領域１１はカソード電極２１と接続されていて、主領域１０はアノード電極２０と接続されている。１〜４はｐ型のガードリング領域で、図１中、左端の主領域１０を囲むように、環状に配置されている。なお、図１では右側半分のみを示しているが、実際には主領域１０の左側にも存在し、主領域１０を囲んでいる。これらのガードリング領域１〜４は、どの電極とも接続されていない。
【００２２】
また、主領域１０およびガードリング領域１〜４は、素子表面の所定の領域からｐ型の不純物を熱拡散させることで形成しているので、その断面構造の端部は図１に示すように丸くなっている。また、主領域１０に近い内側のガードリング領域から、１は第一ガードリング領域、２は第二ガードリング領域、３は第三ガードリング領域そして４は第四ガードリング領域と呼ぶことにする。さらに、主領域１０と第一ガードリング領域１との距離をＬ１とし、第一ガードリング領域１と第二ガードリング領域２との距離をＬ２とする。同様に、第二ガードリング領域２と第三ガードリング領域３との距離、第三ガードリング領域３と第四ガードリング領域４との距離をそれぞれＬ３およびＬ４とする。本図では、４本のガードリング領域を示したが、本発明の要点は２本目までのガードリング領域にあり、それ以上の本数については必要とする耐圧等によって決められる。また、６は層間絶縁膜である。
【００２３】
本実施の形態は、ｐ型の主領域１０とｎ型のドリフト領域５の主接合部に逆バイアスが印加された場合、少なくともその主接合部でアバランシェ降伏が起こる電圧以下で、その主接合部から伸びた空乏層が基板領域に到達するようなリーチスルー型のガードリング構造となっている。例えば、６００Ｖの耐圧を確保する構造であれば、ドリフト領域５の厚さは約５０μｍ、不純物濃度は約１×１０１４／ｃｍ３である。また、主領域１０ならびにガードリング領域１〜４は、所定の領域にボロンイオンを約５×１０１５／ｃｍ２注入し、さらに熱拡散によって接合深さがおよそ１０μｍとなるようにした。なお、各ガードリング領域自身の幅はおよそ接合深さ程度である。ちなみに、上記主領域１０並びにドリフト領域５の構造条件においては、平坦なｐｎ接合とした場合の耐圧は数値計算によれば約８３７Ｖである。
【００２４】
まず、その機能について説明する。
アノード電極２０は接地し、カソード電極２１に正の電位を印加すると、ｐ型の主領域１０とｎ型のドリフト領域５の接合部に逆バイアスがかかり、高耐圧を得るために低不純物濃度で形成されているドリフト領域５には空乏層が広がる。そして、主領域１０から伸びた空乏層が隣接するｐ型の第一ガードリング領域１に伸びた時点で主領域１０の横方向の電界の上昇は緩和されるため、主領域１０端部への電界集中を防ぐことができる。
【００２５】
そして、主領域１０と第一ガードリング領域１との距離Ｌ１を狭くするほど、主領域１０の湾曲した接合部の電界強度は緩和されるため、主領域１０における電界強度が最大となる領域は湾曲した接合部でも平坦な接合に近い領域へと移動する。よって、主領域１０とドリフト領域５の接合部の耐圧はより高くなる。しかし、第一ガードリング領域１と第二ガードリング領域２との距離Ｌ２をＬ１と同じ距離に設定すると、アバランシェ降伏と同時にガードリング領域でもアバランシェ降伏が生じ、第一ガードリング領域１へ流れた電流が主領域１０に到達するまでに、あたかもバイポーラトランジスタの二次降伏破壊現象と同じような現象によって、主領域１０の主接合部の一部が耐圧機能を失ってしまう。
【００２６】
本発明者は、試作実験と数値計算によって、主領域１０の主接合がアバランシェ降伏する条件で、主領域１０の主接合における電界強度の最大値Ｅ０に対する第一ガードリング領域１の接合部における電界強度の最大値Ｅ１の比ｋ〔ｋ＝（Ｅ１／Ｅ０）×１００％〕が８５％以下になるようにすれば、第一ガードリング領域１でアバランシェ降伏が起こらないことをつきとめた。これ以上の電界強度比になると、第一ガードリング領域１は空乏層から発生する僅かの電荷の蓄積により、接地された主領域１０と共にアバランシェ降伏に至る可能性がある。
【００２７】
以下、従来の技術で紹介した図４に示すような等間隔ガードリング構造を例として詳しく説明する。まず、主領域１０並びに各ガードリング領域間の距離に対する降伏電圧を調べるため、上記６００Ｖ程度を得ることができるように、ドリフト領域５の厚さは約５０μｍ、不純物濃度は約１×１０１４／ｃｍ３、さらには主領域１０及び各ガードリング領域の接合深さＸｊは約１０μｍとして試作実験を行なった。なお、各ガードリング領域自身の幅は、接合深さ程度の１０μｍとしている。ちなみに、上記主領域１０並びにドリフト領域５の構造条件においては、平坦なｐｎ接合とした場合の耐圧は数値計算によれば約８３７Ｖである。なお、最外周のガードリングの電界強度をそれより内側のガードリングの電界強度より低く抑さえるため、ガードリング本数は十分な本数としている。また、上記構造条件でアバランシェ降伏した際の第一ガードリング領域１における電界強度比ｋを数値計算で求めた。
【００２８】
図２は上記構造条件において、主領域１０並びに各ガードリング領域間の距離Ｌに対する降伏電圧および第一ガードリング領域１における電界強度比ｋを示している。まず、横軸は主領域１０並びに各ガードリング領域間の距離を示していて、各領域が接した場合を０としている。左側の縦軸は降伏電圧を示しており、右側の縦軸の電界強度比ｋとは、その降伏条件での主領域１０の主接合における電界強度の最大値に対する第一ガードリング領域１の接合部における電界強度の最大値の比である。
【００２９】
まず、主領域並びに各ガードリング間の距離Ｌを狭く設定していくと、図２中左側の縦軸に示す降伏電圧はほぼ直線的に上昇している。しかし、Ｌ＝７μｍにおいては、印加電圧が７１０Ｖにおいてアバランシェ降伏したと同時に、瞬時に耐圧機能が失われてしまったのである。
また、図２の左側の縦軸に示す前記電界強度比ｋは、主領域１０並びに各ガードリング間の距離Ｌが狭くなるほど上昇していて、上記アバランシェ降伏と共に瞬時に耐圧機能が失われたＬ＝７μｍの条件では、その値が８６％となっている。
【００３０】
また、図３は主領域１０及び各ガードリング領域の接合深さＸｊを変えた場合について、降伏電圧と第一ガードリング領域１の電界強度比の関係を示したグラフである。まず、図３中の横軸は降伏電圧を示しており、縦軸の電界強度比ｋとは、その降伏条件での主領域１０の主接合における電界強度の最大値Ｅ０に対する第一ガードリング領域１の接合部における電界強度の最大値Ｅ１の比である。また、図３中のＤは主領域及び各ガードリング領域の拡散窓間の距離を示している。すなわち、Ｄから横方向の接合深さの２倍を差し引いた距離が前記までのＬ１〜Ｌ４などに相当する。また、主領域及び各ガードリング領域の接合深さＸｊに関しては、７〜１１μｍの１μｍ刻みの深さとしている。
【００３１】
図３中、例えば主領域及び各ガードリング領域の接合深さがＸｊ＝１１μｍの場合、主領域及び各ガードリング領域の拡散窓間の距離Ｄが２４μｍにおいて、降伏電圧が７１０Ｖで瞬時破壊が生じており、このときの電界強度比ｋは８７％であった。また、主領域及び各ガードリング領域の接合深さがＸｊ＝７μｍの場合、主領域及び各ガードリング領域の拡散窓間の距離Ｄが２１μｍにおいて降伏電圧は６９０Ｖとなり、この条件では瞬時破壊は起こっておらず、このときの電界強度比は８５％であった。このようにして、接合深さＸｊを変更した場合においても、アバランシェ降伏と共に瞬時に耐圧機能が失われる条件が存在し、その条件は接合深さによらず第一ガードリング領域１における電界強度比ｋが８５％を越えた場合であることがわかった。
【００３２】
そこで、本実施例においては、より高い耐圧を得るために主領域１０と第一ガードリングの間隔Ｌ１が狭くても、第一ガードリングで降伏が起こらない構造として、主領域１０における電界強度の最大値に対して、第一ガードリング１における電界強度の最大値の比ｋが８５％以下となるように、主領域１０と第一ガードリングの間隔Ｌ１と、第一ガードリング１と第二ガードリング２の間隔Ｌ２との関係をＬ１＞Ｌ２（Ｌ２≠０）とし、上記のように８５％以下となる範囲の値に設定する。
【００３３】
すなわち、本発明及び本実施の形態のように、アバランシェ降伏条件よりはるかに低い逆バイアスで空乏層が基板領域１１との接合に到達する構造では、アバランシェ降伏条件における主領域１０の電界強度の最大値Ｅ０は、主領域１０と基板領域１１との電位差と、主領域１０と第一ガードリング領域１との距離Ｌ１の関数となっている。また、アバランシェ降伏条件における第一ガードリング領域１の電界強度の最大値Ｅ１は、第一ガードリング領域１と基板領域１１との電位差と、第一ガードリング領域１と第二ガードリング領域２との距離Ｌ１の関数となっている。すなわち、第一ガードリング領域１と第二ガードリング領域２との距離Ｌ２をガードリング領域同士が接触しない範囲のしかるべき狭い値に設定し、主領域１０と第一ガードリング領域１との距離をそれより広い値の範囲の中で数値計算を行ない、第一ガードリング領域１における電界強度比が８５％以下になるように設定する。また、第三ガードリング領域３、第四ガードリング領域４さらにはそれより外側のガードリング領域の距離については、それぞれのガードリング領域における電界強度の最大値が第一ガードリング領域１における電界強度の最大値と同等かそれ以下になるように適宜設定する。
【００３４】
このように設定することにより、例えば図４に示した従来技術の等間隔ガードリング構造においては、主領域１０でのアバランシェ降伏と同時に第一ガードリング領域１でもアバランシェ降伏が起こって耐圧保持機能が失われていた印加電圧でも、本実施の形態においては、安全な耐圧機能を確保することができ、さらに高い耐圧が得られる。
【００３５】
なお、上記の説明においては、ガードリング配置を変更することによって、より高い耐圧が得られるとしているが、例えば、一定の耐圧を得る場合は、ドリフト領域２の厚みが従来より小さくできるため、ドリフト領域２の抵抗を低減できる。
【００３６】
ところで、前記図５に示した第二の従来技術は、主接合３０と第一ガードリング領域３１との距離（図１ではＬ１）よりも第一ガードリング領域３１と第二ガードリング領域３２との距離（図１ではＬ２）が短いという点で、一見、本発明と似かよってみえる。しかし、以下に説明するように、両者は基本的に異なっている。
【００３７】
まず、図５に示した従来技術におけるガードリング構造は、アバランシェ降伏条件に近い逆バイアス時に、図５中の破線で示すように主接合３０から伸びた空乏層はドリフト領域３４の裏面まで到達しない。これに対して、図１に示した本発明の構造では、空乏層は逆バイアスが低い時点で基板領域１１に到達し、その後は外側へ伸びることで、より外側のガードリング領域の電界強度を緩和する構造になっている。よって、主領域１０並びに各ガードリング領域の電界状況は、第二の従来技術とは著しく異なっている。つまり、第二の従来技術と本発明では構成の前提条件が全く異なっており、Ｌ１＞Ｌ２の点は同じでも、その作用は全く異なっている。
【００３８】
また、図５のガードリング構造において、外側のガードリング領域ほど距離を狭くしている目的は、アバランシェ降伏時に各ガードリング領域に均等に電位を分配し、理想的には全てのガードリング領域で同時にアバランシェ降伏を起こさせるため、と前記文献には記載されている。これに対して、図１に示した本発明のガードリング構造では、主領域１０のみでアバランシェ降伏を起こさせるために主領域１０と第一ガードリング領域１との距離Ｌ１と、第一ガードリング領域１と第二ガードリング領域２との距離Ｌ２に限って、Ｌ１＞Ｌ２という関係を設定しているもので、ガードリング領域に電位を均等に分配することは目的ではない。例えば、第二ガードリング領域２と第三ガードリング領域３との距離Ｌ３は第一ガードリング領域１と第二ガードリング領域２との距離Ｌ２と同等でよい。もしくは、さらにデバイスの周辺構造の面積を節約するために、第二ガードリング領域２と第三ガードリング領域３もしくはそれより外側のガードリング領域の電界強度の最大値を第一ガードリング領域における電界強度の最大値とほぼ同じ値とするように、第三ガードリング領域とそれより外側のガードリング領域については、外側ほど距離が広くなるように設定しても何ら構わない。
このように、図５に示した第二の従来例と図１の本発明とは、構成も違い、機能も著しく異なっている。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す断面図。
【図２】主領域並びに各ガードリング間の距離と降伏電圧及びその降伏電圧時の第一ガードリング領域における電界強度比の関係を示したグラフ。
【図３】主領域及び各ガードリング領域の接合深さを変えた場合について、降伏電圧とその降伏電圧での第一ガードリング領域の電界強度比の関係を示したグラフ。
【図４】第一の従来技術の断面図。
【図５】第二の従来技術の断面図。
【符号の説明】
１…第一ガードリング領域
２…第二ガードリング領域
３…第三ガードリング領域
４…第四ガードリング領域
５…ドリフト領域
６…層間絶縁膜
１０…主領域
１１…基板領域
２０…アノード電極
２１…カソード電極
３０…主接合
３１…第一ガードリング領域
３２…第二ガードリング領域
３３…第三ガードリング領域
３４…ドリフト領域
３５…絶縁膜
Ｌ１…主領域と第一ガードリングと領域との距離
Ｌ２…第一ガードリング領域と第二ガードリング領域との距離
Ｌ３…第二ガードリング領域と第三ガードリング領域との距離
Ｌ４…第三ガードリング領域と第四ガードリング領域との距離
Ｄ…主領域及び各ガードリング領域の拡散窓間の距離
【発明の属する技術分野】
本発明は、ガードリング構造を持つリーチスルー型の高耐圧の半導体装置に関する。
【０００２】
【従来の技術】
従来技術として、２種類のガードリング構造を例示する。
第一の従来技術として図４に、それぞれ等間隔な４つのガードリング領域をもつ構造の断面図を示す。図４中、１１はｎ＋型の基板領域、５はｎ型のドリフト領域、１０はｐ型の主領域である。基板領域１１はカソード電極２１と接続されていて、主領域１０はアノード電極２０と接続されている。１〜４はｐ型のガードリング領域で、図４中、左端の主領域１０を囲むように、環状に配置されている。なお、図４では右側半分のみを示しているが、実際には主領域１０の左側にも存在し、主領域１０を囲んでいる。これらのガードリング領域１〜４は、どの電極とも接続されていない。
【０００３】
これらの主領域１０およびガードリング領域１〜４は、素子表面の所定の領域からｐ型の不純物を熱拡散させることで形成しているので、その断面構造の端部は図４に示すように丸くなっている。また、主領域１０に近い内側のガードリング領域から、１は第一ガードリング領域、２は第二ガードリング領域、３は第三ガードリング領域そして４は第四ガードリング領域と呼ぶことにする。さらに、主領域１０と第一ガードリング領域１との距離をＬ１とし、第一ガードリング領域１と第二ガードリング領域２との距離をＬ２とする。同様に、第二ガードリング領域２と第三ガードリング領域３との距離、第三ガードリング領域３と第四ガードリング領域４との距離をそれぞれ、Ｌ３およびＬ４とする。なお、図４では、４本のガードリング領域を示したが、本数は必要とする耐圧等によって決められる。ここでは、Ｌ１＝Ｌ２＝Ｌ３＝Ｌ４であり、このような構造を以下、等間隔ガードリング構造と呼ぶことにする。また、６は層間絶縁膜である。
【０００４】
第一の従来技術においては、ｐ型の主領域１０とｎ型のドリフト領域５の主接合部に逆バイアスが印加された場合、少なくともその主接合部でアバランシェ降伏が起こる電圧以下で、その主接合部から伸びた空乏層が基板領域に到達するようなリーチスルー型のガードリング構造について説明する。一例を示すと、例えば６００Ｖ程度の耐圧を持たせるためには、ドリフト領域５の厚さは約５０μｍ、不純物濃度は約１×１０１４／ｃｍ３である。
【０００５】
まず、その機能について説明する。
アノード電極２０は接地し、カソード電極２１に正の電位を印加すると、ｐ型の主領域１０とｎ型のドリフト領域５の接合部に逆バイアスがかかり、高耐圧を得るために低不純物濃度で形成されているドリフト領域５には空乏層が広がる。主領域１０とドリフト領域５の間に形成される接合面は、平坦な部分ばかりではなく、主領域１０の端部では図４に示すように湾曲している。そのため、平面接合部よりも湾曲している接合部のほうが電界強度が高くなっている。よって、仮にガードリング領域が無い場合、主領域１０の平坦な接合面で期待される降伏電圧より低い電圧で、主領域１０端部の湾曲している接合部においてアバランシェ降伏が起こる。
【０００６】
しかし、主領域１０の端部の隣にｐ型のガードリング領域を配置すると、カソード電位が上昇して、主領域１０から伸びた空乏層が隣接するｐ型のガードリング領域に伸びた時点で、主領域１０の横方向の電界の上昇は緩和され、さらなるカソード電位の上昇と共に、そのガードリング領域から空乏層が伸び始める。こうして、ガードリング領域が存在すると、主領域１０端部への電界集中を防ぐことができ、耐圧を向上させることができる。これがガードリング構造の機能である。
【０００７】
このような等間隔ガードリング構造は設計が簡単であり、主領域１０の接合面の電界強度の最大値よりも、第一ガードリング領域１の接合における電界強度の最大値は必ず低く、以後外側のガードリング領域における電界強度の最大値は内側のガードリング領域よりも低くなる。最外周のガードリング領域については例外であるが、これは必ずそうなるように本数を余分に設定するなどの工夫をしている。
【０００８】
そして、主領域１０と第一ガードリング領域１との距離Ｌ１を狭くするほど、主領域１０の湾曲した接合部の電界強度は緩和されるため、主領域１０における電界強度が最大となる領域は湾曲した接合部でも平坦な接合に近い領域へと移動する。よって、主領域１０とドリフト領域５の接合部の耐圧はより高くなる。しかし、主領域１０ならびに各ガードリング領域の距離をどこまでも狭めていけば、素子の耐圧は主領域１０の平坦なｐｎ接合面において期待される降伏電圧値に近づくかというとそうではない。あまりに近い距離となるガードリング構造では、アバランシェ降伏と同時に耐圧機能が失われてしまうことが実験で確認された。
【０００９】
すなわち、等間隔ガードリング構造で、各距離Ｌ１〜Ｌ４が狭くなっていると、逆バイアス印加時の電界強度が最大となる領域は常に主領域１０の端部に有るとはいえ、隣接する第一ガードリング領域１の接合面における電界強度の最大値も、主領域１０における電界強度の最大値に近い値となっている。よって、アバランシェ降伏が生じると、主領域のみならず、同時に近くのガードリング領域でもアバランシェ降伏が生じる。このとき、ｐ型のガードリング領域に流れ込んだ電流がｎ型のドリフト領域５を経て、接地されたｐ型の主領域１０へと移動する間に、あたかもバイポーラトランジスタのベース二次降伏のような現象によって局所的に電流が集中するため、主接合の一部が破壊に至ると推察している。
【００１０】
このことから、従来の等間隔ガードリング構造では、耐圧を向上させるために主領域１０および各ガードリング領域間の距離を狭く設定しようとしても、狭くし過ぎると、耐圧構造の一部が破壊されてしまうという制限が生じるために、主領域１０および各ガードリング領域間の距離を狭めて耐圧を向上するにも限界が生じていた。
【００１１】
次に、図５は第二の従来技術を示す図である。これは「Ｂ．Ｊ．バリガ著、“ＭＯＤＥＲＮ ＰＯＷＥＲ ＤＥＶＩＣＥＳ” Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ， Ｉｎｃ．」に紹介されたガードリング構造の断面図であり、上記の文献の９９頁に記載されたＦｉｇ３．２６をもとに描いたものである。図５中、番号３４はｐ型のドリフト領域、３０はｎ＋型の主接合、３１はｎ＋型の第一ガードリング領域、３２はｎ＋型の第二ガードリング領域そして、３３はｎ＋型の第三ガードリング領域である。また、番号３５は拡散窓を形成する絶縁膜である。なお、図中の破線は空乏層端を示している。
【００１２】
この構造では、外側のガードリング領域ほど相互の距離が狭くなっており、また、ガードリング領域自身の幅も狭くなっている。このように構成すると、主接合３０の端部の空乏層を図５に示すように横方向になだらかに広げる働きをする。外側のガードリング領域ほどガードリング領域自身の幅が狭くなっているが、これは外側のガードリング領域の下のドリフト領域３４にできる空乏層幅が小さくなっているので、デバイスの周辺構造の面積を節約するために有効最小限の大きさに切り詰めている。このように設定すれば、主接合３０に逆バイアスを印加していき、図５のように全てのガードリング領域に空乏層が形成されたとき、各ガードリング領域に均等に電位差が分配されることになり、理想的には全てのガードリング領域の端部で同時にアバランシェ降伏を起こすことができる、と記載されている。
【００１３】
また、図５の構造は、主接合３０から伸びた空乏層が図５中の破線に示されるようにドリフト領域３４の主接合３０が設けられた面と対向する裏面までは到達しない構造、いわゆるノンリーチスルー型の構成となっている。
【００１４】
【発明が解決しようとする課題】
上記のように、第一の従来技術の等間隔のガードリング構造では、主領域の平坦部において期待される耐圧より、相当低い耐圧しか得られなかった。また、第二の従来技術はノンリーチスルー型であって本発明の対象とするリーチスルー型の高耐圧の半導体装置とは異なったものである。
【００１５】
本発明は上記のような問題点に着目し、より耐圧の高いガードリング構造を提供することを目的としている。
【００１６】
【課題を解決するための手段】
上記の目的を達成するため、本発明においては特許請求の範囲に記載するような構成とする。
すなわち、請求項１に記載の発明においては、一導電型（例えばｎ型）で高濃度の半導体基体の一主面に接して、同一導電型（例えばｎ型）で層状のドリフト領域を有し、前記半導体基体の前記主面との接合面と対向する前記ドリフト領域の表面に、反対導電型（例えばｐ型）の主領域を有し、前記ドリフト領域の前記表面に、前記主領域を囲むように所定の距離を隔てて環状に設けられた反対導電型（例えばｐ型）の第一のガードリング領域と、前記第一のガードリング領域を囲むように所定の距離を隔てて環状に設けられた反対導電型（例えばｐ型）の第二のガードリング領域とを少なくとも有する。また、前記第一のガードリング領域の接合深さは前記主領域と前記ドリフト領域との間に形成される主接合面の接合深さと同じであり、前記主接合面に逆バイアスを印加するにつれて前記ドリフト領域に広がる空乏層が、前記主接合面でアバランシェ降伏が生じる前に、前記半導体基体の前記主面に到達すべく、前記ドリフト領域の不純物濃度と厚さは所定の範囲に設定されていて、さらに、前記主接合面にアバランシェ降伏条件まで逆バイアスが印加されたとき、少なくとも前記第一のガードリング領域並びに前記第二のガードリング領域の近傍では、前記層状の前記ドリフト領域の前記表面から前記半導体基体の前記主面との接合面に至るまでの領域が空乏化するように設定されていて、さらに、前記第一のガードリング領域と前記第二のガードリング領域との距離を、前記主領域と前記第一のガードリング領域との距離よりも小さな所定値であって、かつ、前記主接合面がアバランシェ降伏する条件において、前記第一のガードリング領域と前記ドリフト領域との間の接合面における電界強度の最大値が、前記主接合面における電界強度の最大値の８５％以下となる範囲の距離に設定した構成とする。
【００１７】
このような構成による作用について説明する。前記主接合は平坦部で接合している部分だけでなく、その端部において湾曲した接合部分が存在するため、平坦な接合部よりも湾曲している接合部の電界強度が高くなっているのである。しかし、前記主領域と前記第一のガードリング領域との距離が狭いほど、前記主接合の端部の湾曲した接合部の電界強度が緩和されるため、前記主接合における電界強度が最大となる領域は湾曲した接合部でも平坦な接合部に近い領域へと移り、平坦な接合において期待される耐圧に近づく。そして、本構成では、前記第一のガードリング領域と前記第二のガードリング領域との距離を、前記主領域と前記第一のガードリング領域との距離よりも狭く配置することによって、前記第一のガードリング領域の接合部における電界強度を緩和しており、特に前記第一のガードリング領域における電界強度の最大値が、前記主接合における電界強度の最大値の８５％以下になるように配置しているので、前記第一のガードリング領域で降伏することはない。
【００１８】
また、請求項２に記載の発明においては、請求項１に記載の半導体装置において、前記第二のガードリング領域のさらに外側に同様の構造のガードリング領域を少なくとも一つ設け、第二のガードリング領域とその外側のガードリング領域間の距離およびそれよりも外側のガードリング領域相互間の距離を、前記第一のガードリング領域と第二のガードリング領域との距離と等しいか若しくはそれ以上に設定している。
【００１９】
後記発明の実施の形態で詳述するごとく、必要とする耐圧等に応じて、第二ガードリング領域のさらに外側に第三、第四、…のガードリング領域を設ける場合もあるが、その場合に、第二ガードリング領域と第三ガードリング領域との距離、および第三と第四、第四と第五など、さらに外側のガードリング領域相互間の距離を、第一のガードリング領域と第二のガードリング領域との距離と等しいか若しくはそれ以上に設定する。本発明においては、基本的には請求項１に記載するように、第一のガードリング領域とドリフト領域との間の接合面における電界強度の最大値が、主接合面における電界強度の最大値の８５％以下となるように、第一のガードリング領域と第二のガードリング領域との距離を、主領域と第一のガードリング領域との距離よりも小さな所定値に設定すればよいのであるが、必要とする耐圧等に応じて第三以降のガードリング領域を設けた場合には、それら相互間の距離をそれぞれのガードリング領域における電界強度の最大値が第一ガードリング領域における電界強度の最大値と同等かそれ以下になるように適宜設定すればよい。そのためには上記のごとく外側のガードリング領域相互間の距離を、第一のガードリング領域と第二のガードリング領域との距離と等しいか若しくはそれ以上に設定すればよい。
【００２０】
【発明の効果】
以上説明したように本発明によれば、例えば、高耐圧バイポーラトランジスタの周辺耐圧構造などにおいて、従来と同じ非常に低い不純物濃度のドリフト領域を利用した場合、より高い耐圧を確保することができる。もしくは、製品として同等の耐圧を持たせるためには、ドリフト領域の厚さをさらに小さくすることができるので、バイポーラトランジスタのオン抵抗を低減できる。また、主領域と第一のガードリング領域との距離をより狭く設定することができるため、従来に比べて耐圧構造領域の面積も節約できる、という効果が得られる。
【００２１】
【発明の実施の形態】
以下、本発明について、図面に基づいて詳細に説明する。
図１は素子の基本構造を説明する断面図である。なお、この実施の形態では半導体をシリコンとして説明する。
図１中、１１はｎ＋型の基板領域、５はｎ型のドリフト領域、１０はｐ型の主領域である。基板領域１１はカソード電極２１と接続されていて、主領域１０はアノード電極２０と接続されている。１〜４はｐ型のガードリング領域で、図１中、左端の主領域１０を囲むように、環状に配置されている。なお、図１では右側半分のみを示しているが、実際には主領域１０の左側にも存在し、主領域１０を囲んでいる。これらのガードリング領域１〜４は、どの電極とも接続されていない。
【００２２】
また、主領域１０およびガードリング領域１〜４は、素子表面の所定の領域からｐ型の不純物を熱拡散させることで形成しているので、その断面構造の端部は図１に示すように丸くなっている。また、主領域１０に近い内側のガードリング領域から、１は第一ガードリング領域、２は第二ガードリング領域、３は第三ガードリング領域そして４は第四ガードリング領域と呼ぶことにする。さらに、主領域１０と第一ガードリング領域１との距離をＬ１とし、第一ガードリング領域１と第二ガードリング領域２との距離をＬ２とする。同様に、第二ガードリング領域２と第三ガードリング領域３との距離、第三ガードリング領域３と第四ガードリング領域４との距離をそれぞれＬ３およびＬ４とする。本図では、４本のガードリング領域を示したが、本発明の要点は２本目までのガードリング領域にあり、それ以上の本数については必要とする耐圧等によって決められる。また、６は層間絶縁膜である。
【００２３】
本実施の形態は、ｐ型の主領域１０とｎ型のドリフト領域５の主接合部に逆バイアスが印加された場合、少なくともその主接合部でアバランシェ降伏が起こる電圧以下で、その主接合部から伸びた空乏層が基板領域に到達するようなリーチスルー型のガードリング構造となっている。例えば、６００Ｖの耐圧を確保する構造であれば、ドリフト領域５の厚さは約５０μｍ、不純物濃度は約１×１０１４／ｃｍ３である。また、主領域１０ならびにガードリング領域１〜４は、所定の領域にボロンイオンを約５×１０１５／ｃｍ２注入し、さらに熱拡散によって接合深さがおよそ１０μｍとなるようにした。なお、各ガードリング領域自身の幅はおよそ接合深さ程度である。ちなみに、上記主領域１０並びにドリフト領域５の構造条件においては、平坦なｐｎ接合とした場合の耐圧は数値計算によれば約８３７Ｖである。
【００２４】
まず、その機能について説明する。
アノード電極２０は接地し、カソード電極２１に正の電位を印加すると、ｐ型の主領域１０とｎ型のドリフト領域５の接合部に逆バイアスがかかり、高耐圧を得るために低不純物濃度で形成されているドリフト領域５には空乏層が広がる。そして、主領域１０から伸びた空乏層が隣接するｐ型の第一ガードリング領域１に伸びた時点で主領域１０の横方向の電界の上昇は緩和されるため、主領域１０端部への電界集中を防ぐことができる。
【００２５】
そして、主領域１０と第一ガードリング領域１との距離Ｌ１を狭くするほど、主領域１０の湾曲した接合部の電界強度は緩和されるため、主領域１０における電界強度が最大となる領域は湾曲した接合部でも平坦な接合に近い領域へと移動する。よって、主領域１０とドリフト領域５の接合部の耐圧はより高くなる。しかし、第一ガードリング領域１と第二ガードリング領域２との距離Ｌ２をＬ１と同じ距離に設定すると、アバランシェ降伏と同時にガードリング領域でもアバランシェ降伏が生じ、第一ガードリング領域１へ流れた電流が主領域１０に到達するまでに、あたかもバイポーラトランジスタの二次降伏破壊現象と同じような現象によって、主領域１０の主接合部の一部が耐圧機能を失ってしまう。
【００２６】
本発明者は、試作実験と数値計算によって、主領域１０の主接合がアバランシェ降伏する条件で、主領域１０の主接合における電界強度の最大値Ｅ０に対する第一ガードリング領域１の接合部における電界強度の最大値Ｅ１の比ｋ〔ｋ＝（Ｅ１／Ｅ０）×１００％〕が８５％以下になるようにすれば、第一ガードリング領域１でアバランシェ降伏が起こらないことをつきとめた。これ以上の電界強度比になると、第一ガードリング領域１は空乏層から発生する僅かの電荷の蓄積により、接地された主領域１０と共にアバランシェ降伏に至る可能性がある。
【００２７】
以下、従来の技術で紹介した図４に示すような等間隔ガードリング構造を例として詳しく説明する。まず、主領域１０並びに各ガードリング領域間の距離に対する降伏電圧を調べるため、上記６００Ｖ程度を得ることができるように、ドリフト領域５の厚さは約５０μｍ、不純物濃度は約１×１０１４／ｃｍ３、さらには主領域１０及び各ガードリング領域の接合深さＸｊは約１０μｍとして試作実験を行なった。なお、各ガードリング領域自身の幅は、接合深さ程度の１０μｍとしている。ちなみに、上記主領域１０並びにドリフト領域５の構造条件においては、平坦なｐｎ接合とした場合の耐圧は数値計算によれば約８３７Ｖである。なお、最外周のガードリングの電界強度をそれより内側のガードリングの電界強度より低く抑さえるため、ガードリング本数は十分な本数としている。また、上記構造条件でアバランシェ降伏した際の第一ガードリング領域１における電界強度比ｋを数値計算で求めた。
【００２８】
図２は上記構造条件において、主領域１０並びに各ガードリング領域間の距離Ｌに対する降伏電圧および第一ガードリング領域１における電界強度比ｋを示している。まず、横軸は主領域１０並びに各ガードリング領域間の距離を示していて、各領域が接した場合を０としている。左側の縦軸は降伏電圧を示しており、右側の縦軸の電界強度比ｋとは、その降伏条件での主領域１０の主接合における電界強度の最大値に対する第一ガードリング領域１の接合部における電界強度の最大値の比である。
【００２９】
まず、主領域並びに各ガードリング間の距離Ｌを狭く設定していくと、図２中左側の縦軸に示す降伏電圧はほぼ直線的に上昇している。しかし、Ｌ＝７μｍにおいては、印加電圧が７１０Ｖにおいてアバランシェ降伏したと同時に、瞬時に耐圧機能が失われてしまったのである。
また、図２の左側の縦軸に示す前記電界強度比ｋは、主領域１０並びに各ガードリング間の距離Ｌが狭くなるほど上昇していて、上記アバランシェ降伏と共に瞬時に耐圧機能が失われたＬ＝７μｍの条件では、その値が８６％となっている。
【００３０】
また、図３は主領域１０及び各ガードリング領域の接合深さＸｊを変えた場合について、降伏電圧と第一ガードリング領域１の電界強度比の関係を示したグラフである。まず、図３中の横軸は降伏電圧を示しており、縦軸の電界強度比ｋとは、その降伏条件での主領域１０の主接合における電界強度の最大値Ｅ０に対する第一ガードリング領域１の接合部における電界強度の最大値Ｅ１の比である。また、図３中のＤは主領域及び各ガードリング領域の拡散窓間の距離を示している。すなわち、Ｄから横方向の接合深さの２倍を差し引いた距離が前記までのＬ１〜Ｌ４などに相当する。また、主領域及び各ガードリング領域の接合深さＸｊに関しては、７〜１１μｍの１μｍ刻みの深さとしている。
【００３１】
図３中、例えば主領域及び各ガードリング領域の接合深さがＸｊ＝１１μｍの場合、主領域及び各ガードリング領域の拡散窓間の距離Ｄが２４μｍにおいて、降伏電圧が７１０Ｖで瞬時破壊が生じており、このときの電界強度比ｋは８７％であった。また、主領域及び各ガードリング領域の接合深さがＸｊ＝７μｍの場合、主領域及び各ガードリング領域の拡散窓間の距離Ｄが２１μｍにおいて降伏電圧は６９０Ｖとなり、この条件では瞬時破壊は起こっておらず、このときの電界強度比は８５％であった。このようにして、接合深さＸｊを変更した場合においても、アバランシェ降伏と共に瞬時に耐圧機能が失われる条件が存在し、その条件は接合深さによらず第一ガードリング領域１における電界強度比ｋが８５％を越えた場合であることがわかった。
【００３２】
そこで、本実施例においては、より高い耐圧を得るために主領域１０と第一ガードリングの間隔Ｌ１が狭くても、第一ガードリングで降伏が起こらない構造として、主領域１０における電界強度の最大値に対して、第一ガードリング１における電界強度の最大値の比ｋが８５％以下となるように、主領域１０と第一ガードリングの間隔Ｌ１と、第一ガードリング１と第二ガードリング２の間隔Ｌ２との関係をＬ１＞Ｌ２（Ｌ２≠０）とし、上記のように８５％以下となる範囲の値に設定する。
【００３３】
すなわち、本発明及び本実施の形態のように、アバランシェ降伏条件よりはるかに低い逆バイアスで空乏層が基板領域１１との接合に到達する構造では、アバランシェ降伏条件における主領域１０の電界強度の最大値Ｅ０は、主領域１０と基板領域１１との電位差と、主領域１０と第一ガードリング領域１との距離Ｌ１の関数となっている。また、アバランシェ降伏条件における第一ガードリング領域１の電界強度の最大値Ｅ１は、第一ガードリング領域１と基板領域１１との電位差と、第一ガードリング領域１と第二ガードリング領域２との距離Ｌ１の関数となっている。すなわち、第一ガードリング領域１と第二ガードリング領域２との距離Ｌ２をガードリング領域同士が接触しない範囲のしかるべき狭い値に設定し、主領域１０と第一ガードリング領域１との距離をそれより広い値の範囲の中で数値計算を行ない、第一ガードリング領域１における電界強度比が８５％以下になるように設定する。また、第三ガードリング領域３、第四ガードリング領域４さらにはそれより外側のガードリング領域の距離については、それぞれのガードリング領域における電界強度の最大値が第一ガードリング領域１における電界強度の最大値と同等かそれ以下になるように適宜設定する。
【００３４】
このように設定することにより、例えば図４に示した従来技術の等間隔ガードリング構造においては、主領域１０でのアバランシェ降伏と同時に第一ガードリング領域１でもアバランシェ降伏が起こって耐圧保持機能が失われていた印加電圧でも、本実施の形態においては、安全な耐圧機能を確保することができ、さらに高い耐圧が得られる。
【００３５】
なお、上記の説明においては、ガードリング配置を変更することによって、より高い耐圧が得られるとしているが、例えば、一定の耐圧を得る場合は、ドリフト領域２の厚みが従来より小さくできるため、ドリフト領域２の抵抗を低減できる。
【００３６】
ところで、前記図５に示した第二の従来技術は、主接合３０と第一ガードリング領域３１との距離（図１ではＬ１）よりも第一ガードリング領域３１と第二ガードリング領域３２との距離（図１ではＬ２）が短いという点で、一見、本発明と似かよってみえる。しかし、以下に説明するように、両者は基本的に異なっている。
【００３７】
まず、図５に示した従来技術におけるガードリング構造は、アバランシェ降伏条件に近い逆バイアス時に、図５中の破線で示すように主接合３０から伸びた空乏層はドリフト領域３４の裏面まで到達しない。これに対して、図１に示した本発明の構造では、空乏層は逆バイアスが低い時点で基板領域１１に到達し、その後は外側へ伸びることで、より外側のガードリング領域の電界強度を緩和する構造になっている。よって、主領域１０並びに各ガードリング領域の電界状況は、第二の従来技術とは著しく異なっている。つまり、第二の従来技術と本発明では構成の前提条件が全く異なっており、Ｌ１＞Ｌ２の点は同じでも、その作用は全く異なっている。
【００３８】
また、図５のガードリング構造において、外側のガードリング領域ほど距離を狭くしている目的は、アバランシェ降伏時に各ガードリング領域に均等に電位を分配し、理想的には全てのガードリング領域で同時にアバランシェ降伏を起こさせるため、と前記文献には記載されている。これに対して、図１に示した本発明のガードリング構造では、主領域１０のみでアバランシェ降伏を起こさせるために主領域１０と第一ガードリング領域１との距離Ｌ１と、第一ガードリング領域１と第二ガードリング領域２との距離Ｌ２に限って、Ｌ１＞Ｌ２という関係を設定しているもので、ガードリング領域に電位を均等に分配することは目的ではない。例えば、第二ガードリング領域２と第三ガードリング領域３との距離Ｌ３は第一ガードリング領域１と第二ガードリング領域２との距離Ｌ２と同等でよい。もしくは、さらにデバイスの周辺構造の面積を節約するために、第二ガードリング領域２と第三ガードリング領域３もしくはそれより外側のガードリング領域の電界強度の最大値を第一ガードリング領域における電界強度の最大値とほぼ同じ値とするように、第三ガードリング領域とそれより外側のガードリング領域については、外側ほど距離が広くなるように設定しても何ら構わない。
このように、図５に示した第二の従来例と図１の本発明とは、構成も違い、機能も著しく異なっている。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す断面図。
【図２】主領域並びに各ガードリング間の距離と降伏電圧及びその降伏電圧時の第一ガードリング領域における電界強度比の関係を示したグラフ。
【図３】主領域及び各ガードリング領域の接合深さを変えた場合について、降伏電圧とその降伏電圧での第一ガードリング領域の電界強度比の関係を示したグラフ。
【図４】第一の従来技術の断面図。
【図５】第二の従来技術の断面図。
【符号の説明】
１…第一ガードリング領域
２…第二ガードリング領域
３…第三ガードリング領域
４…第四ガードリング領域
５…ドリフト領域
６…層間絶縁膜
１０…主領域
１１…基板領域
２０…アノード電極
２１…カソード電極
３０…主接合
３１…第一ガードリング領域
３２…第二ガードリング領域
３３…第三ガードリング領域
３４…ドリフト領域
３５…絶縁膜
Ｌ１…主領域と第一ガードリングと領域との距離
Ｌ２…第一ガードリング領域と第二ガードリング領域との距離
Ｌ３…第二ガードリング領域と第三ガードリング領域との距離
Ｌ４…第三ガードリング領域と第四ガードリング領域との距離
Ｄ…主領域及び各ガードリング領域の拡散窓間の距離
Claims (2)
- 一導電型で高濃度の半導体基体の一主面に接して、同一導電型で層状のドリフト領域を有し、
前記半導体基体の前記主面との接合面と対向する前記ドリフト領域の表面に、反対導電型の主領域を有し、
前記ドリフト領域の前記表面に、前記主領域を囲むように所定の距離を隔てて環状に設けられた反対導電型の第一のガードリング領域と、前記第一のガードリング領域を囲むように所定の距離を隔てて環状に設けられた反対導電型の第二のガードリング領域とを少なくとも有し、前記第一のガードリング領域の接合深さは前記主領域と前記ドリフト領域との間に形成される主接合面の接合深さと同じであり、
前記主接合面に逆バイアスを印加するにつれて前記ドリフト領域に広がる空乏層が、前記主接合面でアバランシェ降伏が生じる前に、前記半導体基体の前記主面に到達すべく、前記ドリフト領域の不純物濃度と厚さは所定の範囲に設定されていて、
さらに、前記主接合面にアバランシェ降伏条件まで逆バイアスが印加されたとき、少なくとも前記第一のガードリング領域並びに前記第二のガードリング領域の近傍では、前記層状の前記ドリフト領域の前記表面から前記半導体基体の前記主面との接合面に至るまでの領域が空乏化するように設定されていて、
さらに、前記第一のガードリング領域と前記第二のガードリング領域との距離を、前記主領域と前記第一のガードリング領域との距離よりも小さな所定値であって、かつ、前記主接合面がアバランシェ降伏する条件において、前記第一のガードリング領域と前記ドリフト領域との間の接合面における電界強度の最大値が、前記主接合面における電界強度の最大値の８５％以下となる範囲の距離に設定したことを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記第二のガードリング領域のさらに外側に同様の構造のガードリング領域を少なくとも一つ設け、第二のガードリング領域とその外側のガードリング領域間の距離およびそれよりも外側のガードリング領域相互間の距離を、前記第一のガードリング領域と第二のガードリング領域との距離と等しいか若しくはそれ以上に設定したことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00010697A JP3632344B2 (ja) | 1997-01-06 | 1997-01-06 | 半導体装置 |
| US09/003,463 US5994754A (en) | 1997-01-06 | 1998-01-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00010697A JP3632344B2 (ja) | 1997-01-06 | 1997-01-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200090A JPH10200090A (ja) | 1998-07-31 |
| JP3632344B2 true JP3632344B2 (ja) | 2005-03-23 |
Family
ID=11464842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00010697A Expired - Lifetime JP3632344B2 (ja) | 1997-01-06 | 1997-01-06 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5994754A (ja) |
| JP (1) | JP3632344B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU5154300A (en) * | 1999-05-28 | 2000-12-18 | Advanced Power Devices, Inc. | Discrete schottky diode device with reduced leakage current |
| US7575921B2 (en) * | 1999-12-30 | 2009-08-18 | Vbi Technologies, L.L.C. | Spore-like cells and uses thereof |
| US7560275B2 (en) * | 1999-12-30 | 2009-07-14 | Vbi Technologies, L.L.C. | Compositions and methods for generating skin |
| US6642558B1 (en) * | 2000-03-20 | 2003-11-04 | Koninklijke Philips Electronics N.V. | Method and apparatus of terminating a high voltage solid state device |
| US20020151050A1 (en) * | 2000-10-30 | 2002-10-17 | Vacanti Charles A. | Isolation of spore-like cells from tissues exposed to extreme conditions |
| SE0004377D0 (sv) * | 2000-11-29 | 2000-11-29 | Abb Research Ltd | A semiconductor device and a method for production thereof |
| JP3708057B2 (ja) * | 2001-07-17 | 2005-10-19 | 株式会社東芝 | 高耐圧半導体装置 |
| JP3808755B2 (ja) * | 2001-11-07 | 2006-08-16 | 富士通株式会社 | Ｊｉｔコンパイラを備えた仮想計算機 |
| US6747294B1 (en) * | 2002-09-25 | 2004-06-08 | Polarfab Llc | Guard ring structure for reducing crosstalk and latch-up in integrated circuits |
| US20050259368A1 (en) * | 2003-11-12 | 2005-11-24 | Ted Letavic | Method and apparatus of terminating a high voltage solid state device |
| EP1691413A1 (fr) * | 2005-02-11 | 2006-08-16 | Axalto SA | Composant électronique protégé contre les attaques. |
| JP2007109712A (ja) * | 2005-10-11 | 2007-04-26 | Shindengen Electric Mfg Co Ltd | トランジスタ、ダイオード |
| JP5554002B2 (ja) * | 2008-03-10 | 2014-07-23 | 株式会社ジーシー | 軟骨組織再生シートの作製方法 |
| CN104726394B (zh) | 2009-11-12 | 2018-12-18 | VCell治疗股份有限公司 | 类孢子细胞子群及其用途 |
| JP5558393B2 (ja) * | 2011-03-10 | 2014-07-23 | 株式会社東芝 | 半導体装置 |
| JP6063629B2 (ja) * | 2012-03-12 | 2017-01-18 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2014138048A (ja) * | 2013-01-16 | 2014-07-28 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
| JP6083464B2 (ja) * | 2013-03-14 | 2017-02-22 | 富士電機株式会社 | 半導体装置 |
| JP6496992B2 (ja) * | 2014-07-22 | 2019-04-10 | 富士電機株式会社 | 半導体装置 |
| EP3012870A1 (en) * | 2014-10-20 | 2016-04-27 | ABB Technology AG | Edge termination for high voltage semiconductor devices |
| JP2018078348A (ja) * | 2018-02-09 | 2018-05-17 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1358275A (en) * | 1972-04-25 | 1974-07-03 | Ferranti Ltd | Semiconductor devices |
| GB2131603B (en) * | 1982-12-03 | 1985-12-18 | Philips Electronic Associated | Semiconductor devices |
| FR2581252B1 (fr) * | 1985-04-26 | 1988-06-10 | Radiotechnique Compelec | Composant semiconducteur du type planar a structure d'anneaux de garde, famille de tels composants et procede de realisation |
| JP2989113B2 (ja) * | 1995-02-20 | 1999-12-13 | ローム株式会社 | 半導体装置およびその製法 |
-
1997
- 1997-01-06 JP JP00010697A patent/JP3632344B2/ja not_active Expired - Lifetime
-
1998
- 1998-01-05 US US09/003,463 patent/US5994754A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10200090A (ja) | 1998-07-31 |
| US5994754A (en) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3632344B2 (ja) | 半導体装置 | |
| US8809969B2 (en) | Semiconductor device | |
| JP5396756B2 (ja) | 半導体装置 | |
| JP3751463B2 (ja) | 高耐圧半導体素子 | |
| US11195908B2 (en) | Semiconductor device with carrier lifetime control | |
| JPH0434311B2 (ja) | ||
| JP2003101039A (ja) | 高耐圧半導体装置 | |
| CN104221156A (zh) | 二极管 | |
| JP2000077682A (ja) | ショットキーダイオード | |
| US10204980B2 (en) | Semiconductor device and manufacturing method of the same | |
| EP3766101A1 (en) | Bidirectional thyristor device | |
| JP6293688B2 (ja) | ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ | |
| US11133406B2 (en) | Semiconductor device | |
| CN110556427B (zh) | 半导体器件及其结边缘区 | |
| US20200044018A1 (en) | Semiconductor device and production method thereof | |
| JP2019096732A (ja) | 半導体装置 | |
| JP2000150859A (ja) | ダイオード | |
| JPH05226638A (ja) | 半導体装置 | |
| JPH06283727A (ja) | 電力用半導体素子 | |
| JP4269863B2 (ja) | 双方向高耐圧プレーナ型半導体装置 | |
| JP2012004466A (ja) | 半導体装置 | |
| JPH1140822A (ja) | 半導体装置 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JP2000183366A (ja) | 半導体素子 | |
| US20160104614A1 (en) | Semiconductor Device and a Method of Manufacturing Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |