JP2007109712A - トランジスタ、ダイオード - Google Patents

トランジスタ、ダイオード Download PDF

Info

Publication number
JP2007109712A
JP2007109712A JP2005296443A JP2005296443A JP2007109712A JP 2007109712 A JP2007109712 A JP 2007109712A JP 2005296443 A JP2005296443 A JP 2005296443A JP 2005296443 A JP2005296443 A JP 2005296443A JP 2007109712 A JP2007109712 A JP 2007109712A
Authority
JP
Japan
Prior art keywords
region
conductivity type
guard
regions
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005296443A
Other languages
English (en)
Inventor
Shinji Kuri
伸治 九里
Mizue Kitada
瑞枝 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2005296443A priority Critical patent/JP2007109712A/ja
Publication of JP2007109712A publication Critical patent/JP2007109712A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】小面積で高耐圧のトランジスタ、ダイオードを提供する。
【解決手段】ガード溝内に配置した充填領域２５1〜２５5に、拡散形成した補助拡散領域３４1〜３４5、３５1〜３５4を接続し、ガードリング領域３６1〜３６5を構成させ、ガードリング領域３６1〜３６5間の最短距離が対向する補助拡散領域３４1〜３４5、３５1〜３５4間の距離になるようにする。ガードリング領域３６1〜３６5間の最短距離が、外側の方が内側よりも長くなるようにする。逆バイアス電圧が小時は内側のガードリング領域３６1から１つ外側のガードリング領域３６2に空乏層が到達しやすく、逆バイアス電圧が大時は、外側のガードリング領域ではガードリング領域間が１つ当りで分担する電圧が内側のガードリング領域での分担電圧よりも大きくなるため、小面積で高耐圧が得られる。
【選択図】 図１

Description

本発明は半導体装置に係り、特に、ガード溝内に充填領域が配置されたガードリング領域を有するトランジスタとダイオードに関する。
図３６の符号１０１は、従来のトランジスタの拡散構造を示す平面図(横方向の切断断面図)である。
図３７(ａ)は図３６のＸ−Ｘ線切断断面図を示し、図３７(ｂ)は図３６のＹ−Ｙ線切断断面図を示している。図３６は、図３７(ａ)、(ｂ)の、表面と平行なＩ−Ｉ線切断断面図に相当する。
このトランジスタ１０１は、トレンチ型パワーＭＯＳＦＥＴであり、シリコン単結晶の支持基板１１１と、該支持基板１１１上に形成されたシリコンエピタキシャル層から成るドレイン層１１２とを有している。
符号１１０は、支持基板１１１とドレイン層１１２とを有する処理基板を示している。
ドレイン層１１２には、エッチングによって細長の長方形形状又は四角リング形状の複数の主溝１２２ａ、１２２ｂと、各主溝１２２ａ、１２２ｂを同心状に取り囲む四角リング形状の複数のガード溝１２３が形成されている。
支持基板１１１とドレイン層１１２は、同じ導電型であり、それを第一導電型とし、反対の導電型を第二導電型とすると、各ガード溝１２３の内部には、第二導電型の充填領域１２５が配置されており、各主溝１２２ａ、１２２ｂの底面上には、充填領域１２５よりも高さの低い第二導電型の埋込領域１２６が配置されている。
各主溝１２２ａ、１２２ｂ内部側面の、埋込領域１２６よりも上方位置には、ゲート絶縁膜１５１が形成されている。ゲート絶縁膜１５１の膜厚は薄く、ゲート絶縁膜１５１で囲まれた領域内には、ゲート電極プラグ１５５がゲート絶縁膜１５１と接触して配置されている。
各主溝１２２ａ、１２２ｂ間に位置するドレイン層１１２の内部表面には、第二導電型のベース領域１３３が形成されており、該ベース領域１３３の内部表面の、ゲート絶縁膜１５１と接触する位置には第一導電型のソース領域１６６が形成されている。
隣接するソース領域１６６とソース領域１６６の間にはベース領域１３３よりも高濃度の第二導電型のオーミック領域１６５が形成されている。
ソース領域１６６とオーミック領域１６５の表面には、ソース電極膜１６７が形成されている。支持基板１１１の表面には、ドレイン電極１７０が形成されており、ソース電極膜１６７とドレイン電極１７０の間に電圧を印加し、ゲート電極プラグ１５５にしきい値電圧以上の電圧を印加するとベース領域１３３のゲート絶縁膜１５１と接触した部分が反転し、第一導電型の反転層が形成される。ソース領域１６６とドレイン層１１２とは反転層によって接続され、電流が流れる。
ゲート電極プラグ１５５とソース電極膜１６７とが短絡されると反転層は消滅し、電流は流れなくなる。
この状態では、ベース領域１３３とドレイン層１１２の間のｐｎ接合は逆バイアスされており、ｐｎ接合からベース領域１３３とドレイン層１１２の内部に向かって空乏層が広がる。
主溝１２２ａ、１２２ｂの底面よりも上部であって、ベース領域１３３の底面よりも下部の領域では、ドレイン層１１２に含まれる第一導電型の不純物量と、埋込領域１２６に含まれる第二導電型の不純物量とが等しくなっており、主溝１２２ａ、１２２ｂ間では、主溝１２２ａ、１２２ｂの底面とベース領域１３３の底面の間のドレイン層１１２が空乏化したとき、埋込領域１２６の内部も空乏化するようになっている。
主溝１２２ａ、１２２ｂ間のドレイン層１１２と埋込領域１２６とが空乏化する電圧よりも大きな電圧が印加された場合には、ドレイン層１１２の深さ方向に均一に空乏層が広がる。
その空乏層の底面は平坦な平面であり、プレーナ接合と同等の耐圧を期待することができる。
空乏層はドレイン層１１２の内部を横方向にも広がり、充填領域１２５に達すると充填領域１２５からも更に外側に空乏層が広がる。
充填領域１２５に含まれる第二導電型の不純物量と、充填領域１２５の間に位置するドレイン層１１２の第一導電型の不純物量とは等しくなるように設定されており、充填領域１２５間のドレイン層１１２の内部が空乏層で満たされたとき、充填領域１２５の内部も空乏層で満たされるようになっている。
充填領域１２５が設けられていることにより空乏層は横方向に広がり易く、また、充填領域１２５が配置された領域でも、空乏層の底面は平坦な平面となりプレーナ接合に近い耐圧が期待できるから、ガード溝１２３及び充填領域１２５が配置されていない場合に比べ、飛躍的に耐圧が向上するようになっている。
特開２００４−６５９５号公報 特開２００４−６４０５１号公報
しかしながら、上記のように充填領域１２５が配置された周辺部分において、第一導電型の不純物量と第二導電型の不純物量とを等しくする、という制約が存在すると、充填領域１２５の幅及び間隔を等しくしなければならず、ガード溝間を最適な距離に設定することができない。そのため、ベース領域やソース領域が配置された活性部ではなく、その周囲の周辺部においてアバランシェ降伏が生じ易く、期待する程の耐圧が得られない。
更に、周辺部においてアバランシェ降伏が生じると素子が破壊するという問題もある。
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、周辺部の耐圧を高くすることができる半導体装置を提供することにある。
上記課題を解決するために、本発明は、片面に第一導電型のドレイン層が配置された処理基板と、前記ドレイン層内に設けられた第二導電型のベース領域と、前記ベース領域内に設けられた第一導電型のソース領域と、前記ベース領域の前記ソース領域と前記ドレイン層との間の部分に前記ベース領域と接触して設けられたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたゲート電極とを有し、前記ゲート電極に電圧を印加し、前記ベース領域の前記ゲート絶縁膜と接する部分を第一導電型に反転させて反転層を形成すると、前記ソース領域と前記ベース領域と前記ドレイン層とが前記反転層によって接続されるように構成されたトランジスタであって、前記ベース領域は、同心状に配置され互いに離間された複数のガードリング領域によって取り囲まれており、前記各ガードリング領域は、それぞれ、前記ベース領域を取り囲むリング状のガード溝と、前記ガード溝の内部に配置された第二導電型の充填領域と、隣接する二個の前記充填領域の間の前記ドレイン層の内部表面に配置され、前記二個の前記充填領域のうちのいずれか一方の充填領域に接続された第二導電型の補助拡散領域を有し、前記各ガード溝は同じ幅、同じ深さで等間隔に形成され、隣接するガード溝の幅方向中央を通る二本の中央線の間の範囲であって、前記各ガード溝の底面よりも上、且つ前記補助拡散領域の底面よりも下の部分で、前記補助拡散領域の底面よりも下の部分である空乏化領域内では、第一導電型の不純物量と第二導電型の不純物量とが等しくされ、且つ、前記ガードリング領域の隣接する二個を一組とすると、各組のガードリング領域間の最短距離は、最内周の組の値よりも大きな値を有する組が存在するトランジスタである。
また、本発明は、片面に第一導電型のドレイン層が配置された処理基板と、前記処理基板の前記ドレイン層側に設けられた主溝と、前記複数の主溝を同心状に取り囲むように配置された第二導電型でリング状の複数のガードリング領域と、前記主溝の側面の少なくとも一部に配置されたゲート絶縁膜と、前記主溝内に配置され、前記ゲート絶縁膜と接触されたゲート電極プラグと、前記ドレイン層の内部の前記ゲート絶縁膜と接触する位置に設けられ、底面が前記主溝よりも浅い第二導電型のベース領域と、前記ベース領域の内部の表面側であって、前記ゲート絶縁膜と接触する位置に設けられ、前記ベース領域によって前記ドレイン層とは非接触にされた第一導電型のソース領域とを有し、前記ゲート電極プラグに電圧を印加し、前記ベース領域の前記ゲート絶縁膜と接する部分を第一導電型に反転させて反転層を形成すると、前記ソース領域と前記ベース領域の底面下に位置する前記ドレイン層とが前記反転層によって接続されるように構成され、前記各ガードリング領域は互いに離間されており、前記各ガードリング領域は、それぞれ、前記複数の主溝を取り囲むリング状のガード溝と、前記ガード溝の内部に配置された第二導電型の充填領域と、隣接する二個の前記充填領域の間の前記ドレイン層の内部表面に配置され、前記二個の前記充填領域のうちのいずれか一方の充填領域に接続された第二導電型の補助拡散領域を有するトランジスタであって、前記各ガード溝は同じ幅、同じ深さで等間隔に形成され、隣接するガード溝の幅方向中央を通る二本の中央線の間の範囲であって、前記各ガード溝の底面よりも上、且つ前記補助拡散領域の底面よりも下の部分で、前記補助拡散領域の底面よりも下の部分である空乏化領域内では、第一導電型の不純物量と第二導電型の不純物量とが等しくされ、且つ、前記ガードリング領域の隣接する二個を一組とすると、各組のガードリング領域間の最短距離は、最内周の組の値よりも大きな値を有する組が存在するトランジスタである。
また、本発明は、片面に第一導電型のドレイン層が配置された処理基板と、前記処理基板の前記ドレイン層側に設けられた主溝と、前記複数の主溝を同心状に取り囲むように配置された第二導電型でリング状の複数のガードリング領域と、前記主溝の側面の少なくとも一部に配置されたゲート絶縁膜と、前記主溝内に配置され、前記ゲート絶縁膜と接触されたゲート電極プラグと、前記ドレイン層の内部の前記ゲート絶縁膜と接触する位置に設けられ、底面が前記主溝よりも浅い第二導電型のベース領域と、前記ベース領域の内部の表面側であって、前記ゲート絶縁膜と接触する位置に設けられ、前記ベース領域によって前記ドレイン層とは非接触にされた第一導電型のソース領域とを有し、前記ゲート電極プラグに電圧を印加し、前記ベース領域の前記ゲート絶縁膜と接する部分を第一導電型に反転させて反転層を形成すると、前記ソース領域と前記ベース領域の底面下に位置する前記ドレイン層とが前記反転層によって接続されるように構成され、前記各ガードリング領域は互いに離間されており、前記各ガードリング領域は、それぞれ、前記複数の主溝を取り囲むリング状のガード溝と、前記ガード溝の内部に配置された第二導電型の充填領域と、隣接する二個の前記充填領域の間の前記ドレイン層の内部表面に配置され、前記二個の前記充填領域のうちのいずれか一方の充填領域に接続された第二導電型の補助拡散領域を有するトランジスタであって、前記各ガード溝は同じ幅、同じ深さで等間隔に形成され、隣接するガード溝の幅方向中央を通る二本の中央線の間の範囲であって、前記各ガード溝の底面よりも上、且つ前記補助拡散領域の底面よりも下の部分で、前記補助拡散領域の底面よりも下の部分である空乏化領域内では、第一導電型の不純物量と第二導電型の不純物量とが等しくされ、前記ガードリング領域の隣接する二個を一組とすると、ｎ番目の前記組の最短距離Ｓnと、その外側に隣接するｎ＋１番目の前記組の最短距離Ｓn+1とは、Ｓn≦Ｓn+1の関係にされたトランジスタである。
また、本発明は、前記ガード溝は、前記主溝と同じエッチング工程で掘削されて形成されたトランジスタである。
また、本発明は、片面に第一導電型の低濃度層が配置された処理基板と、前記処理基板の前記低濃度層側に設けられた複数の主溝と、前記各主溝内に配置された第二導電型の第一の充填領域と、前記低濃度層と前記第一の充填領域とに接触して配置され、前記低濃度層とはショットキー接合を形成し、前記第一の充填領域とはオーミック接合を形成するショットキー電極と、前記複数の主溝を同心状に取り囲むリング状の第二導電型の複数のガードリング領域とを有し、前記各ガードリング領域は互いに離間されており、前記各ガードリング領域は、前記複数の主溝を取り囲むリング状のガード溝と、前記ガード溝内に配置された第二導電型の第二の充填領域と、前記ガード溝の間であって、前記低濃度層の内部表面に配置され、隣接する二個の前記充填領域のうち、いずれか一方の充填領域に接続された第二導電型の補助拡散領域をそれぞれ有し、前記ショットキー電極は前記第二の充填領域とは非接触にされたダイオードであって、前記各ガード溝は同じ幅、同じ深さで等間隔に形成され、隣接するガード溝の幅方向中央を通る二本の中央線の間の範囲であって、前記各ガード溝の底面よりも上、且つ前記補助拡散領域の底面よりも下の部分で、前記補助拡散領域の底面よりも下の部分である空乏化領域内では、第一導電型の不純物量と第二導電型の不純物量とが等しくされ、前記ガードリング領域の隣接する二個を一組とすると、各組のガードリング領域間の距離は、最内周の組の値よりも大きな値を有する組が存在するダイオードである。
また、本発明は、片面に第一導電型の低濃度層が配置された処理基板と、前記処理基板の前記低濃度層側に設けられた複数の主溝と、前記各主溝内に配置された第二導電型の第一の充填領域と、前記低濃度層と前記第一の充填領域とに接触して配置され、前記低濃度層とはショットキー接合を形成し、前記第一の充填領域とはオーミック接合を形成するショットキー電極と、前記複数の主溝を同心状に取り囲むリング状の第二導電型の複数のガードリング領域とを有し、前記各ガードリング領域は互いに離間されており、前記各ガードリング領域は、前記複数の主溝を取り囲むリング状のガード溝と、前記ガード溝内に配置された第二導電型の第二の充填領域と、前記ガード溝の間であって、前記低濃度層の内部表面に配置され、隣接する二個の前記充填領域のうち、いずれか一方の充填領域に接続された第二導電型の補助拡散領域をそれぞれ有し、前記ショットキー電極は前記第二の充填領域とは非接触にされたダイオードであって、前記各ガード溝は同じ幅、同じ深さで等間隔に形成され、隣接するガード溝の幅方向中央を通る二本の中央線の間の範囲であって、前記各ガード溝の底面よりも上、且つ前記補助拡散領域の底面よりも下の部分で、前記補助拡散領域の底面よりも下の部分である空乏化領域内では、第一導電型の不純物量と第二導電型の不純物量とが等しくされ、前記ガードリング領域の隣接する二個を一組とすると、ｎ番目の前記組の最短距離Ｓnと、その外側に隣接するｎ＋１番目の前記組の最短距離Ｓn+1とは、Ｓn≦Ｓn+1の関係にされたダイオードである。
本発明は上記のように構成されており、第一導電型のドレイン層に、第二導電型のガードリング領域が同心状に配置されており、ガードリング領域間の最短距離は、内側で短く、外側で長くなっている。空乏層が広がるような電圧がかかった時、内側のガードリング領域間の最短距離が短くなっているため、内側のガードリング領域に到達した空乏層が更に外側に向けて広がるときに、外側のガードリング領域に到達しやすく、且つ、外側のガードリング領域間の最短距離が長くなっているため、空乏層が十分に広がった後は少ない面積で耐圧を向上させることが出来る。
周辺部の面積を増大させなくても周辺部の耐圧が活性部の耐圧より高くすることができ、高耐圧のトランジスタ、ダイオードが得られる。
以下で図面を参照し、本発明の実施形態について説明する。
図１は、本発明の第一例のトランジスタ１の拡散構造を示す平面図である。この平面図は、後述するソース領域６６を通り、表面と平行な面で処理基板１０を切断した断面図に相当する。
図２(ａ)は図１のＡ−Ａ線切断断面図を示し、図２(ｂ)は図１のＢ−Ｂ線切断断面図を示している。図３(ａ)〜図２４(ａ)は、図１のＡ−Ａ線断面に相当する部分の製造工程を説明する断面図であり、図３(ｂ)〜図２４(ｂ)は、図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する断面図である。
図２５は、Ｂ−Ｂ線を延長したＭ−Ｍ線切断断面図である。
図２〜図２４は、図１の一部の断面図であり、以下は図２〜図２４に関する説明でも、符号に付した添字の範囲は図１に従うものとする。
図２(ａ)を参照し、トランジスタ１はトレンチ型パワーＭＯＳＦＥＴであり支持基板１１とドレイン層１２とを有している。
支持基板１１は、シリコン単結晶のインゴットを切断したウェハであり、ドレイン層１２は、該支持基板１１上にエピタキシャル成長法によって形成されたシリコンエピタキシャル層で構成されている。
ｐ型とｎ型のうち、一方を第一の導電型、他方を第二の導電型とする。支持基板１１を第一の導電型とすると、ドレイン層１２は支持基板１１と同じ第一の導電型である。支持基板１１には不純物が高濃度にドープされ低抵抗にされている。符号１０は、後述する溝や絶縁膜と支持基板１１とドレイン層１２とを含む処理基板を示している。処理基板には、拡散層の他、溝や絶縁膜等の半導体以外の部材も含まれる。
ドレイン層１２には、エッチングによって、互いに平行な複数個の細長の長方形形状の主溝２２ａと、長方形の主溝２２ａを取り囲む四角リング形状の主溝２２ｂとが形成されている。
更に、主溝２２ａ、２２ｂと一緒に、それらの主溝２２ａ、２２ｂを同心状に取り囲む四角リング形状の複数のガード溝２３1〜２３5も形成されている。各主溝２２ａ、２２ｂの深さと各ガード溝２３1〜２３5の深さは同じである。
処理基板１０のガード溝２３1〜２３5が配置された領域を周辺部とし、また、主溝２２ａ、２２ｂが配置され、周辺部によって取り囲まれる領域を活性部とすると、周辺部の表面には、絶縁膜４３が配置されている。
各ガード溝２３1〜２３5の上部は絶縁膜４３に形成された孔によって構成されており、各ガード溝２３1〜２３5の内部には、上端がドレイン層１２表面と同じか、絶縁膜４３の内部まで達する第二導電型の充填領域２５1〜２５5がそれぞれ配置されている。
充填領域２５1〜２５5の間、及び最内周の充填領域２５1とリング状の主溝２２ｂの間には、充填領域２５1〜２５5の深さよりも浅い第二導電型の補助拡散領域が配置されている。
図２(ｂ)や図２５の符号３４1〜３４5、３５1〜３５4はその補助拡散領域を示しており、各充填領域２５1〜２５5の内周面に接して配置された補助拡散領域３４1〜３４5と外周面に接して配置された補助拡散領域３５1〜３５4とがある。各充填領域２５1〜２５5と、それに接触した内周側及び外周側補助拡散領域３４1〜３４5、３５1〜３５4とでガードリング領域３６1〜３６5が構成されている。
内周側補助拡散領域３４1〜３４5と外周側補助拡散領域３５1〜３５4とは接触しておらず、同じ二本の充填領域２５1〜２５5の間に位置し、隣接する内周側補助拡散領域３４1〜３４5と外周側補助拡散領域３５1〜３５4の間には、ドレイン層１２が位置している。従って、各ガードリング領域３６1〜３６5同士は電気的に接続されていない。
ここでは補助拡散領域３４1〜３４5、３５1〜３５4は略矩形であり、各補助拡散領域３４1〜３４5、３５1〜３５4が接している充填領域２５1〜２５5の辺に沿った方向の長さは充填領域２５1〜２５5の辺の長さよりも短い。従って、この例では補助拡散領域３４1〜３４5、３５1〜３５4は充填領域２５1〜２５5の内周又は外周の一部に接触している。
但し、それとは異なり、内周側補助拡散領域３４1〜３４5と外周側補助拡散領域３５1〜３５4を四角リング状に形成し、各充填領域２５1〜２５5の内周の全周に内周側補助拡散領域３４1〜３４5を接触させ、外周の全周に外周側補助拡散領域３５1〜３５4を接触させてもよい。図３５の符号２は、そのようなトランジスタを示している。
図１のトランジスタ１及びその変形例である図３５のトランジスタ２では、各主溝２２ａ、２２ｂの底面上には、上端が主溝２２の開口よりも低い第二導電型の埋込領域２６ａ、２６ｂがそれぞれ配置されている。
各主溝２２ａ、２２ｂの内部側面の埋込領域２６ａ、２６ｂよりも上方の部分にはゲート絶縁膜５１が形成されている。該ゲート絶縁膜５１の膜厚は薄く、ゲート絶縁膜５１で囲まれた領域内には、ゲート電極プラグ５５ａ、５５ｂが配置されている。ゲート電極プラグ５５ａ、５５ｂはゲート絶縁膜５１と接触している。
主溝２２ａ、２２ｂと主溝２２ａ、２２ｂの間に位置するドレイン層１２の内部表面には、第二導電型のベース領域３３が配置されている。ベース領域３３の底面は埋込領域２６に達しておらず、従って、埋込領域２６の上部はベース領域３３の底面よりも低く、埋込領域２６とベース領域３３とは接触しないようになっている。
また、ベース領域３３の内部表面の、ゲート絶縁膜５１と接触する位置には第一導電型のソース領域６６が配置されている。
ソース領域６６の深さはベース領域３３の深さよりも浅く、ソース領域６６の底面下にはベース領域３３が位置している。
ソース領域６６は、ベース領域３３とゲート絶縁膜５１とで取り囲まれており、ドレイン層１２には接触していない。従って、ソース領域６６とドレイン層１２とは絶縁されている。
ソース領域６６の底面下のベース領域３３の部分は、ソース領域６６とドレイン層１２に挟まれており、側面の一部はゲート絶縁膜５１に接触している。
隣接する二個の主溝２２ａ、２２ｂの間には、一方の主溝２２ａ、２２ｂのゲート絶縁膜５１に接触するソース領域６６と、他方の主溝２２ａ、２２ｂのゲート絶縁膜５１に接触するソース領域６６とが配置されており、その二個のソース領域６６の間のベース領域３３の内部表面には、表面濃度がベース領域３３よりも高濃度の第二導電型のオーミック領域６５が配置されている。
ソース領域６６とオーミック領域６５の表面には、ソース電極膜６７が形成されている。支持基板１１の裏面側の表面にはドレイン電極膜７０が形成されている。ソース電極膜６７とソース領域６６及びオーミック領域６５は接触しており、オーミック接合が形成されている。支持基板１１とドレイン電極膜７０との間もオーミック接合である。
ソース電極膜６７とドレイン電極膜７０の間に電圧を印加し、ゲート電極プラグ５５ａ、５５ｂにしきい値電圧以上の電圧を印加し、ベース領域３３のうち、ソース領域６６底面下のゲート絶縁膜５１と接触する部分に第一導電型の反転層を形成すると、ソース領域６６とドレイン層１２との間がその反転層で接続され、電流が流れる。
ゲート電極プラグ５５ａ、５５ｂの電圧がしきい値電圧よりも小さくなると反転層は消滅し、電流は流れなくなる。
このように、ゲート電極プラグ５５ａ、５５ｂに印加する電圧で電流を制御している状態では、ベース領域３３とドレン層１２との間のｐｎ接合は逆バイアスされており、ベース領域３３とドレイン層１２の境界のｐｎ接合からベース領域３３の内部とドレイン層１２の内部に向けて空乏層が広がる。
埋込領域２６ａ、２６ｂは、ソース電極膜６７やゲート電極プラグ５５ａ、５５ｂ及びドレイン電極膜７０には電気的に接続されておらず、浮遊電位に置かれているが、空乏層が埋込領域２６ａ、２６ｂに達すると、埋込領域２６ａ、２６ｂとドレイン層１２の境界のｐｎ接合から、埋込領域２６ａ、２６ｂの内部とドレイン層１２の内部にも空乏層が広がる。埋込領域を接地電位においてもよい。
ドレイン層１２のうち、主溝２２ａ、２２ｂ間に位置し、主溝２２ａ、２２ｂの底面、即ち埋込領域２６ａ、２６ｂの底面よりも上部であって、ベース領域３３の底面よりも下部の領域の第一導電型の不純物量と、埋込領域２６ａ、２６ｂの不純物量は等しくされており、その部分のドレイン層１２内が空乏層で満たされたとき、埋込領域２６ａ、２６ｂの内部も空乏層で満たされるようになっている。
その状態の空乏層は底面が平坦な平面であり、プレーナ接合と同様の耐圧を期待できる。
他方、ベース領域３３とドレイン層１２の間のｐｎ接合は横方向にも広がり、先ず、空乏層は最内周のガードリング領域３６1が有する内周側補助拡散領域３４1に到達し、そのガードリング領域３６1の内部にも空乏層を広げる。
更に、最内周のガードリング領域３６1から、それよりも外部のガードリング領域３６2〜３６5に向けて順次空乏層が広がり、内周側および外周側補助拡散領域３４1〜３４5、３５1〜３５4が無い場合に比べて空乏層が広がりやすくなっている。
本発明では、隣接する二本のガードリング領域３６1〜３６5間には、内側のガードリング領域３６1〜３６4が有する外周側補助拡散領域３５1〜３５4と、外側のガードリング領域３６2〜３６5が有する内周側補助拡散領域３４2〜３４5とが位置しており、隣接する二本のガードリング領域３６1〜３６5間の最短距離は、内側のガードリング領域３６1〜３６4が有する外周側補助拡散領域３５1〜３５4の外周、外側のガードリング領域３６2〜３６5が有する内周側補助拡散領域３４2〜３４5の内周の間の距離である。
図２５の符号ｓ1〜ｓ4は隣接するガードリング領域３６1〜３６5間の最短距離を示している。
本発明のトランジスタでは、各ガード溝２３1〜２３5について、それらの幅ｗ1〜ｗ5は互いに等しく、また、隣接するガード溝２３1〜２３5間の距離ｄ1〜ｄ4も互いに等しいのに対し、内周側及び外周側補助拡散領域３４1〜３４5、３５1〜３５4の幅は異なっており、隣接する二個一組のガードリング領域３６1〜３６5のうち、内側の組の間隔よりも外側の組の間隔の方が等しいか広くされている。
この例では、内側の組の間隔よりも外側の組の間隔の方が広くされており、従って、下記(１)式が成り立つように構成されている。
ｓ1＜ｓ2＜ｓ3＜ｓ4＜ｓ5 ……(１)
空乏層は、ガードリング領域３６1〜３６5間の最短距離ｓ1〜ｓ4が短い程、外周側のガードリング領域３６2〜３６5に到達しやすい。
上記(１)式により、本発明では内側程ガードリング領域３６1〜３６4間の最短距離が短くなっており、従って、空乏層の広がり当初は外側のガードリング領域３６2〜３６5に達しやすく、空乏層が大きくなると外側のガードリング領域３６2〜３６5に到達しずらくなる。ガードリング領域３６1〜３６5間の距離が大きい方が、一個当たりのガードリング領域３６1〜３６5間で分担する電圧が大きいため、空乏層が広がるに従って１個当たりのガードリング領域３６1〜３６5が分担する電圧が大きくなる。その結果ガードリング領域３６1〜３６5間の距離を広げていかない時に比べ、ガード溝を減らすことが出来るので、小面積で、高耐圧を実現できる。
なお、本発明では、ｎ番目の組の最短距離ｓnと、その一つ外側のｎ＋１番目の組の最短距離ｓn+1とでは、外側の組の最短距離ｓn+1が、その一つ内側の組の最短距離ｓnよりも大きいか、又は等しくされており、従って、下記(２)式、
ｓn≦ｓn+1 ……(２)
が成立するように構成されている。但し、全ての最短距離ｓm(ｓ1〜ｓn+1)が等しい場合を除く。
また、本発明では、この(２)式に加え、 後述する不純物量に関する(３)式も成立するように構成されており、ガード溝２３を等幅、等間隔で配置しても、高耐圧のトランジスタ素子が得られるようになっている。
また、図３８に示す、ｎ番目のガード溝２３nの幅方向の中央を通る中心線Ｌnと、その一つ外側のガード溝２３n+1の幅方向の中央を通る中心線Ｌn+1とで挟まれた幅Ｍnの間の領域であって、ガード溝２３n、２３n+1の底面よりも上、且つ補助拡散領域３４1〜３４n、３５1〜３５nの底面よりも下の部分を空乏化領域と呼ぶと、本発明では、全てのガード溝２３の組に関し、以下のように、空乏化領域内部の第一導電型の不純物量と第二導電型の不純物量とが等しくされている。なお、図３８では、補助拡散領域３４1〜３４5、３５1〜３５4は省略してある。
補助拡散領域３４1〜３４5、３５1〜３５4より上の部分ではドレイン層１２は全て空乏化し、補助拡散層は不純物総量が多いため空乏化しないで残る。
空乏化領域内で第一導電型の不純物を含む部分はドレイン層１２であり、第二導電型の不純物を含む部分は充填領域２５1〜２５5であるものとする。
これを前提として不純物濃度と不純物量の関係を説明すると、ガード溝２３の側面はドレイン層１２の表面に対して垂直であり、ガード溝２３の底面は、ドレイン層１２の表面と平行であるから、空乏化領域内部の半導体の、第一導電型の部分の体積と第二導電型の部分の体積の比は、第一導電型の部分の表面積Ｓnと、第二導電型の部分の表面積Ｓpの比に等しい。
図３８中、第一導電型の領域の表面積Ｓnは、ガード溝間距離ｄnが幅となるドレイン層１２のリング状の部分の面積であり、第二導電型の領域の表面積Ｓpは、内側のガード溝２３nの、中央線Ｌnよりも外側の幅ｂnの部分と、外側のガード溝２３n+1の中央線Ｌn+1よりも内側の幅ｃnの部分の面積を合計した大きさである(但し、ｂn＝ｃn)。
空乏化領域内でのドレイン層１２と充填領域２５1〜２５5の体積比がＳn：Ｓpであるから、空乏化領域内での第一導電型の不純物量ＱDと第二導電型の不純物量ＱAとを等しくするためには、ドレイン層１２の不純物濃度Ｃnと充填領域２５1〜２５5の不純物濃度Ｃpの比を、Ｓp：Ｓnにすればよい。
即ち、
Ｃp＝(Ｓn／Ｓp)×Ｃn ……(３)
を成立させる濃度で充填領域２５を形成すればよい。
上記(１)式又は(２)式と上記(３)式を満たすことによって空乏層が十分に広がり、また、充填領域２５1〜２５5に挟まれた部分のドレイン層１２が空乏層で満たされたときには、充填領域２５1〜２５5の内部も空乏層で満たされるようになっている。
これにより、ガードリング領域３６1〜３６5が配置された周辺部でも、空乏層の底面は平坦な平面となり、プレーナ接合のような高耐圧が期待できる。第一導電型の不純物量と第二導電型の不純物量が異なり、底面が平坦にならない場合に比べて、飛躍的に耐圧が向上する。
なお、各ガード溝２３1〜２３5の幅ｗ1〜ｗ5は、充填領域２５1〜２５5の幅でもある。また、隣接するガード溝２３1〜２３5間の距離ｄ1〜ｄ4は、隣接する充填領域２５1〜２５5間の距離でもあり、隣接するガード溝２３1〜２３5で挟まれたドレイン層１２の部分の幅でもある。
次に、本発明のトランジスタ１の製造工程を簡単に説明する。
まず、図３(ａ)、(ｂ)を参照し、符号１０は、下記製造工程を適用し、トランジスタ１のパターンを複数形成するための処理基板であり、シリコン単結晶から成る支持基板１１と、該支持基板１１表面にシリコンがエピタキシャル成長されて成るドレイン層１２とを有している。この処理基板１０は、本発明に用いられる基板の一例である。
上述したように、支持基板１１と、ドレイン層１２はともに第一導電型である。
このドレイン層１２の表面にシリコン酸化膜等の絶縁膜を形成し、該絶縁膜に四角形状の大きな開口８０ａと、該開口８０ａの外側に複数の開口を形成する。
図３(ｂ)では３個の開口８０ｂ1〜８０ｂ3が示されている。符号４１は、複数の開口８０ａ、８０ｂ1〜８０ｂ3が形成された状態の絶縁膜を示している。各開口８０ａ、８０ｂ1〜８０ｂ3の底部には、ドレイン層１２が露出している。
上記のような処理基板１０の表面にボロンなどの第二導電型の不純物を照射すると、絶縁膜４１がマスクとなり、各開口８０ａ、８０ｂ1〜８０ｂ3の底面に露出しているドレイン層１２の内部に第二導電型の不純物が注入される。
その結果、図４(ａ)、(ｂ)に示すように、ドレイン層１２内部表面の開口８０ａ、８０ｂ1〜８０ｂ3の底面位置に、開口８０ａ、８０ｂ1〜８０ｂ3の平面形状と同じ平面形状を有する第二導電型の注入層３１が形成される。
次いで、熱酸化処理すると注入層３１内部の第二導電型の不純物が拡散され、第二導電型の拡散領域が形成される。図５(ａ)、(ｂ)の符号３３は、その第二導電型の拡散領域のうちの、大きな開口８０ａの底面下に形成されたベース領域３３を示しており、また、符号３２は、小さな開口８０ｂ1〜８０ｂ3の底面下に形成され、ドレイン層１２の内部表面に点在する第二導電型の点在領域を示している。
ベース領域３３の底面と点在領域３２の底面は支持基板１１には達しておらず、ドレイン層１２の内部に位置しており、ベース領域３３と点在領域３２は、ドレイン層１２とＰＮ接合を形成している。
ベース領域３３と点在領域３２の表面には、拡散のための熱処理をしたときの絶縁膜が形成されている。図５(ａ)、(ｂ)の符号４３は、元の絶縁膜４１と一体になった絶縁膜を示している。
次いで、その絶縁膜４３をパターニングし、開口を形成する。図２９は、パターニングされた絶縁膜４３の平面形状を説明するための平面図であり、図６(ａ)、(ｂ)は、図２９のＣ−Ｃ線切断断面図とＤ−Ｄ線切断断面図に相当する。
パターニングにより、絶縁膜４３には、ベース領域３３上に位置し、底面にベース領域３３の表面が露出する複数の第一の開口８１ａと、ベース領域３３の縁上に位置する四角リング形状の第二の開口８１ｂと、四角リング形状であって、第一、第二の開口８１ａ、８１ｂを取り囲む複数の第三の開口８２1〜８２5とが形成されている。
従って、第一の開口８１ａは第二の開口８１ｂによって取り囲まれており、第一、第二の開口８１ａ、８１ｂは、第三の開口８２1〜８２5によって同心状に取り囲まれている。
図２９では、第三の開口は、符号８２1〜８２5で示すように５個あるが、図６では、外周側の２個の第三の開口８２4、８２5は図示しない。
第一の開口８１ａは細長の長方形形状であり、互いに平行に配置されている。
第二の開口８１ｂの底面の外周側にはドレイン層１２が露出し、内周側にはベース領域３３が露出されている。
第三の開口８２1〜８２5は、その底面に点在領域３２の一部が露出されている。
第一の開口８１ａの幅及び長さはそれぞれ互いに等しく、平行且つ等間隔に配置されている。また、第一の開口８１ａの長さはベース領域３３の長さよりも短くなっており、ベース領域３３の外周よりも内側に配置されている。
第三の開口８２1〜８２5の幅はそれぞれ等しく、隣接する辺は互いに平行であり、等間隔に配置されている。
最外周の第三の開口８２5の内周側で点在領域３２がはみ出しており、それよりも内側の第三の開口８２1〜８２4では、内周側と外周側の両方に点在領域３２がはみ出している。
次に、絶縁膜４３をマスクにして、第一〜第三の開口８１ａ、８１ｂ、８２1〜８２5の底面に露出する処理基板１０を所定時間エッチングすると、図７(ａ)、(ｂ)に示すように、第一、第二の開口８１ａ、８１ｂの底面下に、第一、第二の開口８１ａ、８１ｂと同じ平面形状の主溝２２ａ、２２ｂが形成され、第三の開口８２1〜８２5の底面下に、第三の開口８２1〜８２5の平面形状と同じ平面形状のガード溝２３1〜２３5が形成される。
第一の開口８１ａ底面下に形成される主溝２２ａは、第一の開口８１ａと同じ平面形状であり、細長長方形形状であって幅及び長さが等しく、平行に等間隔に配置されている。
第二の開口８１ｂの底面にはベース領域３３の縁が露出されており、従って、ベース領域３３の縁を含む側面は、第二の開口８１ｂの底面下にあったため、エッチングによって主溝２２ｂが形成される際にベース領域３３の側面は削り取られている。その結果、ベース領域３３とドレイン層１２との間に形成されるｐｎ接合は、ベース領域３３の底面とドレイン層１２の間のｐｎ接合だけが残る。この部分のｐｎ接合はプレーナ接合である。
また、エッチングによって第三の開口８２1〜８２5の底面下にガード溝２３1〜２３5を形成する際に、点在領域３２の、第三の開口８２1〜８２5の底面下に位置部分が除去され、各点在領域３２の残った部分により、ガード溝２３1〜２３5の内周側面に接する内周側補助拡散領域３４1〜３４5と、最外周を除くガード溝２３1〜２３4の外周側面に接する外周側補助拡散領域３５1〜３５4とが形成される。
各溝２２ａ、２２ｂ、２３1〜２３3は、同じエッチング工程で一緒に形成されるため、深さは互いに略等しくなっており、各溝２２ａ、２２ｂ、２３1〜２３3の底面は、ドレイン層１２の内部であって、ベース領域３３や補助拡散領域３４1〜３４5、３５1〜３５4の拡散深さよりも深くされている。
点在領域３２の深さはベース領域３３の深さと同じであり、各溝２２ａ、２２ｂ、２３1〜２３5の深さはベース領域３３よりも深いから、内周側補助拡散領域３４1〜３４5と外周側補助拡散領域３５1〜３５4とは離間している。
例えば図１に示すように、各ガード溝２３1〜２３5に接触する内周側補助拡散領域３４1〜３４5と外周側補助拡散領域３５1〜３５4とは一直線上に並んでおり、本発明では、ガード溝２３1〜２３5間で隣接する内周側補助拡散領域３４1〜３４5と外周側補助拡散領域３５1〜３５4の間の距離はガード溝２３1〜２３5間の距離よりも短くなっている。
更に、第三の開口８２1〜８２5底面下のガード溝２３1〜２３5の幅はそれぞれ等しく、隣接する辺は互いに平行であり、等間隔に配置されているのに対し、補助拡散領域３４1〜３４5、３５1〜３５4の幅は異なっており、隣接する内周側補助拡散領域３４1〜３４5と外周側補助拡散領域３５1〜３５4との間の距離は、内周側よりも外周側に位置する方が大きくなっている。
次いで、上記のような処理基板１０をＣＶＤ装置内に搬入し、高温に加熱してシリコン結晶の原料ガスと第二導電型の不純物を含有する添加ガスとを導入すると、図８(ａ)、(ｂ)に示すように、第二導電型の不純物が添加されたシリコン単結晶が成長し、各溝２２ａ、２２ｂ、２３1〜２３5の底面上に、そのシリコン単結晶から成る充填領域２４ａ、２４ｂ、２５1〜２５5が形成される。
ガード溝２３1〜２３5内の充填領域２５1〜２５5は、それぞれ内周側補助拡散領域３４1〜３４5と外周側補助拡散領域３５1〜３５4とに接触している。充填領域２５1〜２５5と内周側及び外周側補助拡散領域３４1〜３４5、３５1〜３５4は同じ第二導電型である。
この状態では、充填領域２４ａ、２４ｂ、２５1〜２５5の上端部は、絶縁膜４３の表面よりも上方に突き出されている。各充填領域２４ａ、２４ｂ、２５1〜２５5の底面と側面は、各溝２２ａ、２２ｂ、２３1〜２３5の底面と内周面にそれぞれ接触している。
次いで、図９(ａ)、(ｂ)に示すように、エッチングにより、充填領域２４ａ、２４ｂ、２５1〜２５5の絶縁膜４３の表面よりも上方の部分を除去すると、ガード溝２３1〜２３5内部の各充填領域２５1〜２５5と、それに接触した内周側及び外周側補助拡散領域３４1〜３４5、３５1〜３５4とによって、ガード溝２３1〜２３5と同数のガードリング領域３６1〜３６5が形成される。
次いで、図１０(ａ)、(ｂ)に示すように、絶縁膜４３や充填領域２４ａ、２４ｂ、２５1〜２５3の表面に、シリコン酸化膜から成るマスク酸化膜４４を成膜する。
次いで、図１１(ａ)、(ｂ)に示すように、マスク酸化膜４４をパターニングして、主溝２２ａ、２２ｂ内に位置する充填領域２４ａ、２４ｂの上部にそれぞれ開口８３ａ、８３ｂを形成し、主溝２２ａ、２２ｂ内の充填領域２４ａ、２４ｂの上端を露出させる。ガード溝２３1〜２３5内部の充填領域２５1〜２５5の上部には開口を形成せず、上端は露出させない。
マスク酸化膜４４をマスクとし、エッチングによって主溝２２ａ、２２ｂ内部の充填領域２４ａ、２４ｂの上部を除去する。エッチングは、ベース領域３３の底面よりも深い位置まで行う。その結果を図１２(ａ)、(ｂ)に示す。
図１２(ａ)の符号２６ａ、２６ｂは、主溝２２ａ、２２ｂ内部の充填領域２４ａ、２４ｂの残存部分から成る埋込領域であり、その上部はベース領域３３の底面下にあり、ベース領域３３とは接触していない。
他方、ガード溝２３1〜２３5の内部と充填領域２５1〜２５5はエッチングされずに残る。
次いで、マスク酸化膜４４をエッチングによって除去し、充填領域２５1〜２５5の表面が露出させた後、充填領域２５1〜２５5及びその周囲を図示しないレジストで被覆し、そのレジストをマスクにしてベース領域３３上の絶縁膜４３をエッチングして除去した後、レジスト膜を除去すると、図１３(ａ)、(ｂ)に示すように、充填領域２５1〜２５5の表面とベース領域３３の表面とが露出する。埋込領域２６ａ、２６ｂの表面も露出している。
この状態では、主溝２２ａ、２２ｂは、埋込領域２６ａ、２６ｂの高さの分だけ浅くなっているものの、埋込領域２６ａ、２６ｂ上の内部側面の上部にはベース領域３３が露出しており、その下部にはドレイン層１２が露出している。
その状態で熱酸化処理をすると、図１４(ａ)、(ｂ)に示すように、主溝２２ａ、２２ｂの露出する側面や、他にシリコン結晶が露出する面にシリコン酸化膜が成長し、シリコン酸化膜から成るゲート絶縁膜５１が形成される。
ゲート絶縁膜５１は薄いため、主溝２２ａ、２２ｂ内部の埋込領域２６ａ、２６ｂよりも上の位置にはゲート絶縁膜５１によって囲まれた空間が形成されている。
次いで、図１５(ａ)、(ｂ)に示すように、ゲート絶縁膜５１の表面にポリシリコン薄膜５３を堆積させると、主溝２２ａ、２２ｂ内部のゲート絶縁膜５１で囲まれた領域はポリシリコン薄膜５３によって充填される。
その状態から、主溝２２ａ、２２ｂの内部にポリシリコン薄膜５３が残る程度に、処理基板１０の表面上のポリシリコン薄膜５３をエッチングして除去すると図１６(ａ)、(ｂ)に示すように、各主溝２２ａ、２２ｂの内部のゲート絶縁膜５１で囲まれた領域に、ポリシリコン薄膜５３の残存部分から成るゲート電極プラグ５５ａ、５５ｂが形成される。
次いで、図１７（ａ）、（ｂ）に示すようにベース領域３３の表面上、及び絶縁膜４３の表面上にあるゲート絶縁膜５１をエッチングして除去した後、処理基板１０を熱酸化処理し、図１８(ａ)、(ｂ)に示すように、処理基板１０の表面にシリコン酸化膜からなる下地酸化膜５８を形成し、次いで、図１９(ａ)、(ｂ)に示すように、下地酸化膜５８の表面に配置されたレジスト膜９１をマスクとし、レジスト膜９１に形成された開口９５底面の下地酸化膜５８を介して、ベース領域３３の一部分に第二導電型の不純物を注入し、第二導電型の高濃度層６０を形成する。
図３０は、レジスト膜９１の開口９５と高濃度層６０の平面形状を説明するための平面図であり、図１９(ａ)は図３０のＥ−Ｅ線切断断面図に相当し、図１９(ｂ)は、図３０のＦ−Ｆ線切断断面図に相当する。高濃度層６０は、少なくとも隣接する主溝２２ａ、２２ｂと主溝２２ａ、２２ｂの間に位置している。
次に、レジスト膜９１を除去した後、図２０(ａ)、(ｂ)に示すように、パターニングした別のレジスト膜９２を配置し、第一導電型の不純物を照射する。そのレジスト膜９２には、第二導電型の高濃度層６０と主溝２２ａ、２２ｂとの間の位置に開口８６が形成されており、開口８６の底面下に第一導電型の高濃度層６１が形成される。
次いで、レジスト膜９２を除去した後、図２１(ａ)、(ｂ)に示すように、処理基板１０の表面にＰＳＧ膜から成る層間絶縁膜６３を形成し、熱処理を行うと、高濃度不純物層６０、６１中の第二導電型の不純物と第一導電型の不純物とがそれぞれ拡散され、図２２(ａ)、(ｂ)に示すように、主溝２２ａ、２２ｂとゲート溝２３ａ、２３ｂの中央位置に第二導電型のオーミック領域６５が形成され、オーミック領域６５と主溝２２ａ、２２ｂの間の位置に第一導電型のソース領域６６が形成される。
次いで、図２３(ａ)、(ｂ)に示すように、層間絶縁膜６３と下地酸化膜５８をパターニングし、ソース領域６６とオーミック領域６５の少なくとも一部表面を露出させた後、アルミなどの金属膜を全面に形成し、パターニングしてソース電極膜とゲート電極膜とを形成する。
図２４(ａ)、(ｂ)の符号６７は、ソース電極膜を示しており、該ソース電極膜６７はソース領域６６とオーミック領域６５に接触している。ゲート電極膜は図示されていないが、ゲート電極プラグ５５ａ、５５ｂに接続されている。ゲート電極膜とソース電極膜６７とは分離されている。
次いで、処理基板１０の裏面、即ち支持基板１１の表面に金属膜から成るドレイン電極膜を形成すると、図２(ａ)、(ｂ)に示したトランジスタ１が得られる。同図(ａ)、(ｂ)の符号７０はドレイン電極膜を示している。
図２(ａ)、(ｂ)に示したトランジスタ１は、１枚のウェハーに複数個が形成されており、各トランジスタ１の表面に保護膜が形成された後、個々に分割され、ダイボンディングやワイヤーボンディングとパッケージにより、半導体素子にされる。他の素子と混成集積回路を構成してもよい。また、チップの状態で配線基板上に搭載してもよい。
上記実施例では、充填領域２５1〜２５5間の距離を等しくしながらガードリング領域３６1〜３６5間の最短距離を変えるために外周側補助拡散領域３５1〜３５4と内周側補助拡散領域３４2〜３４5とを設け、外周側補助拡散領域３５1〜３５4と内周側補助拡散領域３４2〜３４5の間の距離がガードリング領域３６1〜３６5間の最短距離になるようにしているが、図２６、２７に示すように、内周側補助拡散領域３４1〜３４5と外周側補助拡散領域３５1〜３５4のいずれか一方を充填領域２５1〜２５5の間に設け、充填領域２５1〜２５5と内周側又は外周側補助拡散領域３４2〜３４5、３５1〜３５4との間の距離を最短距離にしても良い。
図２６は、充填領域２５1〜２５5の間に内周側補助拡散領域３４2〜３４5だけを設ける場合であり、内周側補助拡散領域３４2〜３４5と充填領域２５1〜２５5との間の距離ｔ1〜ｔ4がガードリング領域３６1〜３６5間の最短距離となり、
ｔ1＜ｔ2＜ｔ3＜ｔ4＜ｔ5 ……(４)
と設定することで、ガードリング領域３６1〜３６5間の最短距離を外周側で大きく、内周側で小さくすることができる。
他方、図２７に示すように、充填領域２５1〜２５5の間に外周側補助拡散領域３５1〜３５4だけを設ける場合は、外周側補助拡散領域３５1〜３５4と充填領域２５1〜２５5との間の距離ｕ1〜ｕ4がガードリング領域３６1〜３６5間の最短距離となり、
ｕ1＜ｕ2＜ｕ3＜ｕ4 ……(５)
と設定することで、ガードリング領域３６1〜３６5間の距離を外周側で大きく、内周側で小さくすることができる。
要するに、本発明では、充填領域２５1〜２５5間に外周側と内周側のいずれか一方又は両方の補助拡散領域３４1〜３４5、３５1〜３５4を設け、ガードリング領域３６1〜３６5間の距離を外周側で大きく、内周側で小さくすればよく、図２８に示すように、内周側と外周側のいずれか一方又は両方を有するガードリング領域３６1〜３６5を混在させてもよい。
この場合は、ガードリング領域３６1〜３６5間の最短距離ｖ1〜ｖ4が、外周側補助拡散領域３５1と内周側補助拡散領域３４2の間の距離ｖ1である場合と、外周側補助拡散領域３５2、３５3とその外側に隣接して位置する充填領域２５3、２５4との間の距離ｖ2、ｖ3である場合と、充填領域２５4とその外側の内周側補助拡散領域３４5との間の距離ｖ4である場合とが含まれる。
図２８に示した例では、補助拡散領域が接続されていない充填領域２５4から成るガードリング領域３６4を含むが、
ｖ1＜ｖ2＜ｖ3＜ｖ4 ……(６)
が成り立つようになっている。
この例では、一部のガードリング領域が補助拡散領域を有していなくても、他のガードリング領域が補助拡散領域を有しており、ガードリング領域間の距離が内周側よりも外周側で、等しいか大きくなっていれば本発明に含まれる。
その場合、最外周の組であれば、充填領域２５4、２５5間の距離がガードリング領域３６4、３６5間の最短距離となることもある。
なお、上記各例のトランジスタにおいて、(４)式〜(６)式に替え、
ｔn≦ｔn+1 、ｕn≦ｕn+1 、又はｖn≦ｖn+1 と、(３)式とが成立すると、高耐圧のトランジスタ素子が得られる。
また、上述したトランジスタ１、２はＭＯＳＦＥＴであったが、本発明のトランジスタはこれに限られるものではなく、例えば、ＩＧＢＴ(Insulated gate bipolar transistor)型のトランジスタであってもよい。
ＩＧＢＴ型のトランジスタには、ｐｎ接合ＩＧＢＴ型トランジスタと、ショットキー接合ＩＧＢＴ型トランジスタとがある。
図３１(ａ)、(ｂ)の符号３は、本発明に含まれるｐｎ接合ＩＧＢＴ型トランジスタを示している。
このトランジスタ３は、第一導電型の支持基板１１に換え、第二導電型のコレクタ層１１’を有しており、該コレクタ層１１’上に、第一導電型のドレイン層１２が形成されている。他の構成は、上記実施例の図１、３５のトランジスタ１、２と同じ構造である。
コレクタ層１１’とドレイン層１２との間にはｐｎ接合が形成されており、トランジスタ２が導通するときに、そのｐｎ接合が順バイアスされ、コレクタ層１１’からドレイン層１２内に少数キャリアが注入され、ドレイン層１２の導通抵抗が低下するようになっている。
図３１(ａ)、(ｂ)の符号７１はコレクタ層１１’とオーミック接合を形成するコレクタ電極膜である。
次に、図３２(ａ)、(ｂ)の符号４は、本発明に含まれるショットキー接合ＩＧＢＴ型トランジスタを示している。符号１２'は、第一導電型の低濃度層を示しており、上記各トランジスタ１〜３ではドレイン層１２に対応する。
このトランジスタ４では、低濃度層１２’の表面にショットキー電極膜７２が形成されている。
ショットキー電極膜７２の低濃度層１２'と接触する部分はクロム等で構成されており、低濃度層１２'とショットキー電極膜７２との間にはショットキー接合が形成されている。
そのショットキー接合の極性は、トランジスタ３が導通する電圧が印加されたときに順バイアスされる極性であり、ショットキー接合が順バイアスされることにより、ショットキー電極膜７２から低濃度層１２'内に少数キャリアが注入され、低濃度層１２'の導通抵抗が低下する。
上記ｐｎ接合ＩＧＢＴ型のトランジスタ３やショットキー接合ＩＧＢＴ型のトランジスタ４でも、図１、３５に示したトランジスタ１、２と同じガードリング領域３６1〜３６5を有しており、ガードリング領域３６1〜３６5間の最短距離が内周側よりも外周側で大きいか、又は等しくなっている。
以上はトランジスタ１〜４について説明したが、本発明はトランジスタに限定されるものでない。図３３、図３４(ａ)、(ｂ)の符号５は、本発明に含まれるダイオードの一例を示している。
図３３は、ダイオード５の拡散構造を示す横方向切断断面図であり、図３４(ａ)は、図３３のG−G線切断断面図であり、図３４(ｂ)は、図３３のH−H線切断断面図である。
このダイオード５は、第一導電型の支持基板１１を有しており、該支持基板１１の表面には、エピタキシャル成長法によって、支持基板１１よりも低抵抗の第一導電型の低濃度層１３が形成されている。
低濃度層１３には、複数の細長の主溝２２ａと、主溝２２ａを同心状に取り囲むリング形状の複数本のガード溝２３1〜２３5とが形成されている。
主溝２２ａとガード溝２３1〜２３5の内部には、エピタキシャル成長によって形成されたシリコン単結晶から成る第二導電型の充填領域２４ａ、２５1〜２５5がそれぞれ配置されている。
主溝２２ａ内の充填領域２４ａと低濃度層１３との間やガード溝２３1〜２３5内の充填領域２５1〜２５5と低濃度層１３との間にはｐｎ接合が形成されている。
主溝２２ａ内の充填領域２４ａの上端は低濃度層１３表面と同じ高さに位置しており、その充填領域２４ａの上端表面と、該充填領域２４ａ間に露出する低濃度層１３の表面とにはショットキー電極膜７５が形成されている。
ショットキー電極膜７５の、少なくとも低濃度層１３や主溝２２ａ内の充填領域２４ａと接触する部分は、低濃度層１３とショットキー接合を形成し、充填領域２４ａとはオーミック接合を形成する材料である。
ガード溝２３1〜２３5が配置された領域では低濃度層１３上に絶縁膜４３が配置されている。絶縁膜４３には、ガード溝２３1〜２３5の上部を構成する孔が形成されており、充填領域２５1〜２５5の上部は、絶縁膜４３の孔内に達している。
そして、ガード溝２３1〜２３5内の充填領域２５1〜２５5の上端表面と絶縁膜４３の表面にはシリコン酸化膜等の絶縁膜から成る保護膜６３が配置されており、ガード溝２３1〜２３5内部の各充填領域２５1〜２５5はショットキー電極膜７５とは接触せず、ショットキー電極膜７５から絶縁されるように構成されている。
上記各実施例のトランジスタ１〜４と同様に、ガード溝２３1〜２３5内部の充填領域２５1〜２５5の間には、内周側の補助拡散領域３４1〜３４5と外周側補助拡散領域３５1〜３５4とがそれぞれ配置されており、ガード溝２３1〜２３5及びその内部の充填領域２５1〜２５5と内周側及び外周側の補助拡散領域３４1〜３４5、３５1〜３５4とでガードリング領域３６1〜３６5が構成されている。
ガードリング領域３６1〜３６5同士は接触しておらず、互いに電気的に分離されている。
第一導電型の支持基板１１の反対側の面には、支持基板１１とオーミック接合を形成する裏面電極膜７６が形成されている。
低濃度層１３とショットキー電極膜７５との間のショットキー接合の極性は、ショットキー電極膜７５と裏面電極膜７６との間に、主溝２２ａ内の充填領域２４ａと低濃度層１３との間のｐｎ接合が順バイアスされる極性の電圧が印加されたときに、順バイアスされる極性であり、ショットキー接合が導通すると、ｐｎ接合はショットキー接合の導通電圧によってクランプされ、ｐｎ接合には電流が流れないようになっている。
逆に、ショットキー電極膜７５と裏面電極膜７６との間に、ショットキー接合を逆バイアスさせる電圧が印加されたときには、ｐｎ接合も逆バイアスされ、主溝２２ａ間は空乏層で満たされ、電流は流れなくなる。
このダイオード５でも、上記トランジスタ１〜４と同様に、隣接する二本のガードリング領域３６1〜３６5間の最短距離は、内側のガードリング領域３６1〜３６4が有する外周側補助拡散領域３５1〜３５4と、外側のガードリング領域３６2〜３６5が有する内周側補助拡散領域３４2〜３４5との間の距離であり、隣接する二個一組のガードリング領域３６1〜３６5のうち、内側の組の間隔よりも外側の組の間隔の方が広くされ、上記(２)式と(３)式が成立するように構成されており、小面積で高耐圧が得られる。
なお、本発明のトランジスタ１〜４やダイオード５には、第一導電型がｎ型、第二導電型がｐ型の場合と、それとは逆に、第一導電型がｐ型、第二導電型がｎ型の場合の両方が含まれる。
また、本発明の半導体は、シリコンに限定されるものではなく、Ｇｅ等の他の半導体やＧａＡｓ等の化合物半導体も含まれる。
本発明の一実施形態のトランジスタの平面図であって、ソース領域を通り、表面と平行な面で処理基板を切断した切断断面図に相当する図面 (ａ)：図１のＡ−Ａ線切断断面図 (ｂ)：図１のＢ−Ｂ線切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第一の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第一の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第二の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第二の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第三の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第三の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第四の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第四の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第五の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第五の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第六の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第六の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第七の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第七の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第八の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第八の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第九の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第九の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十一の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十一の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十二の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十二の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十三の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十三の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十四の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十四の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十五の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十五の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十六の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十六の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十七の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十七の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十八の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十八の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十九の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十九の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第二十の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第二十の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第二十一の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第二十一の切断断面図 (ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第二十二の切断断面図 (ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第二十二の切断断面図 図１のＭ−Ｍ線断面に相当する部分の切断断面図 最短距離が内周側補助拡散領域と充填領域の間の距離で設定される本発明の実施例を説明するための図 最短距離が外周側補助拡散領域と充填領域の間の距離で設定される本発明の実施例を説明するための図 最短距離が内周側補助拡散領域と充填領域の間の距離で設定される場合と内周側補助拡散領域と充填領域の間の距離で設定される場合が混在する本発明の実施例を説明するための図 図６(ａ)、(ｂ)に対応する横方向切断断面図 図１９(ａ)、(ｂ)に対応する横方向切断断面図 (ａ)、(ｂ)：本発明がｐｎ接合ＩＧＢＴトランジスタの場合の切断断面図 (ａ)、(ｂ)：本発明がショットキー接合ＩＧＢＴトランジスタの場合の断面図 本発明がショットキー接合ダイオードの場合の横方向切断断面図 (ａ)：そのＧ−Ｇ線切断断面図、(ｂ)Ｈ−Ｈ線切断断面図 本発明がリング状の補助拡散領域を有する場合の横方向切断断面図 従来技術のトランジスタの横方向切断断面図 (ａ)：そのＸ−Ｘ線切断断面図、（ｂ）Ｙ−Ｙ線切断断図面 第一導電型の不純物量と第二導電型の不純物量の関係を説明するための図
符号の説明
１〜４……トランジスタ
５……ダイオード
１０……処理基板
１１……単結晶基板
１２……ドレイン層
１３……低濃度層
２２ａ、２２ｂ……主溝
２３1〜２３5……ガード溝
２４ａ、２４ｂ、２５1〜２５5……充填領域
２６ａ、２６ｂ……埋込領域
３３……ベース領域
５１……ゲート絶縁膜
５５ａ、５５ｂ……ゲート電極プラグ
６６……ソース領域

Claims (6)

  1. 片面に第一導電型のドレイン層が配置された処理基板と、
    前記ドレイン層内に設けられた第二導電型のベース領域と、
    前記ベース領域内に設けられた第一導電型のソース領域と、
    前記ベース領域の前記ソース領域と前記ドレイン層との間の部分に前記ベース領域と接触して設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に配置されたゲート電極とを有し、
    前記ゲート電極に電圧を印加し、前記ベース領域の前記ゲート絶縁膜と接する部分を第一導電型に反転させて反転層を形成すると、前記ソース領域と前記ベース領域と前記ドレイン層とが前記反転層によって接続されるように構成されたトランジスタであって、
    前記ベース領域は、同心状に配置され互いに離間された複数のガードリング領域によって取り囲まれており、
    前記各ガードリング領域は、それぞれ、前記ベース領域を取り囲むリング状のガード溝と、前記ガード溝の内部に配置された第二導電型の充填領域と、
    隣接する二個の前記充填領域の間の前記ドレイン層の内部表面に配置され、前記二個の前記充填領域のうちのいずれか一方の充填領域に接続された第二導電型の補助拡散領域を有し、
    前記各ガード溝は同じ幅、同じ深さで等間隔に形成され、隣接するガード溝の幅方向中央を通る二本の中央線の間の範囲であって、前記各ガード溝の底面よりも上、且つ前記補助拡散領域の底面よりも下の部分で、前記補助拡散領域の底面よりも下の部分である空乏化領域内では、第一導電型の不純物量と第二導電型の不純物量とが等しくされ、
    且つ、前記ガードリング領域の隣接する二個を一組とすると、各組のガードリング領域間の最短距離は、最内周の組の値よりも大きな値を有する組が存在するトランジスタ。
  2. 片面に第一導電型のドレイン層が配置された処理基板と、
    前記処理基板の前記ドレイン層側に設けられた主溝と、
    前記複数の主溝を同心状に取り囲むように配置された第二導電型でリング状の複数のガードリング領域と、
    前記主溝の側面の少なくとも一部に配置されたゲート絶縁膜と、
    前記主溝内に配置され、前記ゲート絶縁膜と接触されたゲート電極プラグと、
    前記ドレイン層の内部の前記ゲート絶縁膜と接触する位置に設けられ、底面が前記主溝よりも浅い第二導電型のベース領域と、
    前記ベース領域の内部の表面側であって、前記ゲート絶縁膜と接触する位置に設けられ、前記ベース領域によって前記ドレイン層とは非接触にされた第一導電型のソース領域とを有し、
    前記ゲート電極プラグに電圧を印加し、前記ベース領域の前記ゲート絶縁膜と接する部分を第一導電型に反転させて反転層を形成すると、前記ソース領域と前記ベース領域の底面下に位置する前記ドレイン層とが前記反転層によって接続されるように構成され、
    前記各ガードリング領域は互いに離間されており、
    前記各ガードリング領域は、それぞれ、前記複数の主溝を取り囲むリング状のガード溝と、前記ガード溝の内部に配置された第二導電型の充填領域と、
    隣接する二個の前記充填領域の間の前記ドレイン層の内部表面に配置され、前記二個の前記充填領域のうちのいずれか一方の充填領域に接続された第二導電型の補助拡散領域を有するトランジスタであって、
    前記各ガード溝は同じ幅、同じ深さで等間隔に形成され、隣接するガード溝の幅方向中央を通る二本の中央線の間の範囲であって、前記各ガード溝の底面よりも上、且つ前記補助拡散領域の底面よりも下の部分で、前記補助拡散領域の底面よりも下の部分である空乏化領域内では、第一導電型の不純物量と第二導電型の不純物量とが等しくされ、
    且つ、前記ガードリング領域の隣接する二個を一組とすると、各組のガードリング領域間の最短距離は、最内周の組の値よりも大きな値を有する組が存在するトランジスタ。
  3. 片面に第一導電型のドレイン層が配置された処理基板と、
    前記処理基板の前記ドレイン層側に設けられた主溝と、
    前記複数の主溝を同心状に取り囲むように配置された第二導電型でリング状の複数のガードリング領域と、
    前記主溝の側面の少なくとも一部に配置されたゲート絶縁膜と、
    前記主溝内に配置され、前記ゲート絶縁膜と接触されたゲート電極プラグと、
    前記ドレイン層の内部の前記ゲート絶縁膜と接触する位置に設けられ、底面が前記主溝よりも浅い第二導電型のベース領域と、
    前記ベース領域の内部の表面側であって、前記ゲート絶縁膜と接触する位置に設けられ、前記ベース領域によって前記ドレイン層とは非接触にされた第一導電型のソース領域とを有し、
    前記ゲート電極プラグに電圧を印加し、前記ベース領域の前記ゲート絶縁膜と接する部分を第一導電型に反転させて反転層を形成すると、前記ソース領域と前記ベース領域の底面下に位置する前記ドレイン層とが前記反転層によって接続されるように構成され、
    前記各ガードリング領域は互いに離間されており、
    前記各ガードリング領域は、それぞれ、前記複数の主溝を取り囲むリング状のガード溝と、前記ガード溝の内部に配置された第二導電型の充填領域と、隣接する二個の前記充填領域の間の前記ドレイン層の内部表面に配置され、前記二個の前記充填領域のうちのいずれか一方の充填領域に接続された第二導電型の補助拡散領域を有するトランジスタであって、
    前記各ガード溝は同じ幅、同じ深さで等間隔に形成され、隣接するガード溝の幅方向中央を通る二本の中央線の間の範囲であって、
    前記各ガード溝の底面よりも上、且つ前記補助拡散領域の底面よりも下の部分で、前記補助拡散領域の底面よりも下の部分である空乏化領域内では、第一導電型の不純物量と第二導電型の不純物量とが等しくされ、
    前記ガードリング領域の隣接する二個を一組とすると、ｎ番目の前記組の最短距離Ｓnと、その外側に隣接するｎ＋１番目の前記組の最短距離Ｓn+1とは、Ｓn≦Ｓn+1の関係にされたトランジスタ。
  4. 前記ガード溝は、前記主溝と同じエッチング工程で掘削されて形成された請求項１乃至請求項３のいずれか１項記載のトランジスタ。
  5. 片面に第一導電型の低濃度層が配置された処理基板と、
    前記処理基板の前記低濃度層側に設けられた複数の主溝と、
    前記各主溝内に配置された第二導電型の第一の充填領域と、
    前記低濃度層と前記第一の充填領域とに接触して配置され、前記低濃度層とはショットキー接合を形成し、前記第一の充填領域とはオーミック接合を形成するショットキー電極と、
    前記複数の主溝を同心状に取り囲むリング状の第二導電型の複数のガードリング領域とを有し、
    前記各ガードリング領域は互いに離間されており、
    前記各ガードリング領域は、前記複数の主溝を取り囲むリング状のガード溝と、前記ガード溝内に配置された第二導電型の第二の充填領域と、前記ガード溝の間であって、前記低濃度層の内部表面に配置され、隣接する二個の前記充填領域のうち、いずれか一方の充填領域に接続された第二導電型の補助拡散領域をそれぞれ有し、
    前記ショットキー電極は前記第二の充填領域とは非接触にされたダイオードであって、
    前記各ガード溝は同じ幅、同じ深さで等間隔に形成され、隣接するガード溝の幅方向中央を通る二本の中央線の間の範囲であって、前記各ガード溝の底面よりも上、且つ前記補助拡散領域の底面よりも下の部分で、前記補助拡散領域の底面よりも下の部分である空乏化領域内では、第一導電型の不純物量と第二導電型の不純物量とが等しくされ、
    前記ガードリング領域の隣接する二個を一組とすると、各組のガードリング領域間の距離は、最内周の組の値よりも大きな値を有する組が存在するダイオード。
  6. 片面に第一導電型の低濃度層が配置された処理基板と、
    前記処理基板の前記低濃度層側に設けられた複数の主溝と、
    前記各主溝内に配置された第二導電型の第一の充填領域と、
    前記低濃度層と前記第一の充填領域とに接触して配置され、前記低濃度層とはショットキー接合を形成し、前記第一の充填領域とはオーミック接合を形成するショットキー電極と、
    前記複数の主溝を同心状に取り囲むリング状の第二導電型の複数のガードリング領域とを有し、
    前記各ガードリング領域は互いに離間されており、
    前記各ガードリング領域は、前記複数の主溝を取り囲むリング状のガード溝と、前記ガード溝内に配置された第二導電型の第二の充填領域と、前記ガード溝の間であって、前記低濃度層の内部表面に配置され、隣接する二個の前記充填領域のうち、いずれか一方の充填領域に接続された第二導電型の補助拡散領域をそれぞれ有し、
    前記ショットキー電極は前記第二の充填領域とは非接触にされたダイオードであって、
    前記各ガード溝は同じ幅、同じ深さで等間隔に形成され、隣接するガード溝の幅方向中央を通る二本の中央線の間の範囲であって、
    前記各ガード溝の底面よりも上、且つ前記補助拡散領域の底面よりも下の部分で、前記補助拡散領域の底面よりも下の部分である空乏化領域内では、第一導電型の不純物量と第二導電型の不純物量とが等しくされ、
    前記ガードリング領域の隣接する二個を一組とすると、ｎ番目の前記組の最短距離Ｓnと、その外側に隣接するｎ＋１番目の前記組の最短距離Ｓn+1とは、Ｓn≦Ｓn+1の関係にされたダイオード。
JP2005296443A 2005-10-11 2005-10-11 トランジスタ、ダイオード Pending JP2007109712A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005296443A JP2007109712A (ja) 2005-10-11 2005-10-11 トランジスタ、ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005296443A JP2007109712A (ja) 2005-10-11 2005-10-11 トランジスタ、ダイオード

Publications (1)

Publication Number Publication Date
JP2007109712A true JP2007109712A (ja) 2007-04-26

Family

ID=38035373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005296443A Pending JP2007109712A (ja) 2005-10-11 2005-10-11 トランジスタ、ダイオード

Country Status (1)

Country Link
JP (1) JP2007109712A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8108817B2 (en) * 2008-02-14 2012-01-31 International Business Machines Corporation Semiconductor structure and method of designing semiconductor structure to avoid high voltage initiated latch-up in low voltage sectors
JP2016111129A (ja) * 2014-12-04 2016-06-20 ローム株式会社 半導体装置
CN105814690A (zh) * 2013-12-16 2016-07-27 Abb 技术有限公司 用于半导体器件的边缘终止和对应的制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186246A (ja) * 1994-12-28 1996-07-16 Yazaki Corp 埋込ゲート型半導体装置
JPH1012861A (ja) * 1996-06-26 1998-01-16 Meidensha Corp 高耐電圧半導体素子
JPH10200090A (ja) * 1997-01-06 1998-07-31 Nissan Motor Co Ltd 半導体装置
JP2001522145A (ja) * 1997-11-03 2001-11-13 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体構成素子のための耐高圧縁部構造
JP2003008014A (ja) * 2000-10-31 2003-01-10 Fuji Electric Co Ltd 半導体装置
JP2003078138A (ja) * 2001-08-31 2003-03-14 Nec Kansai Ltd 半導体装置
JP2003197898A (ja) * 2001-12-25 2003-07-11 Shindengen Electric Mfg Co Ltd プレーナ型半導体装置
JP2003258270A (ja) * 2002-03-01 2003-09-12 Shindengen Electric Mfg Co Ltd ダイオード素子
JP2004006595A (ja) * 2002-04-09 2004-01-08 Shindengen Electric Mfg Co Ltd ダイオード素子とトランジスタ素子

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186246A (ja) * 1994-12-28 1996-07-16 Yazaki Corp 埋込ゲート型半導体装置
JPH1012861A (ja) * 1996-06-26 1998-01-16 Meidensha Corp 高耐電圧半導体素子
JPH10200090A (ja) * 1997-01-06 1998-07-31 Nissan Motor Co Ltd 半導体装置
JP2001522145A (ja) * 1997-11-03 2001-11-13 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体構成素子のための耐高圧縁部構造
JP2003008014A (ja) * 2000-10-31 2003-01-10 Fuji Electric Co Ltd 半導体装置
JP2003078138A (ja) * 2001-08-31 2003-03-14 Nec Kansai Ltd 半導体装置
JP2003197898A (ja) * 2001-12-25 2003-07-11 Shindengen Electric Mfg Co Ltd プレーナ型半導体装置
JP2003258270A (ja) * 2002-03-01 2003-09-12 Shindengen Electric Mfg Co Ltd ダイオード素子
JP2004006595A (ja) * 2002-04-09 2004-01-08 Shindengen Electric Mfg Co Ltd ダイオード素子とトランジスタ素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8108817B2 (en) * 2008-02-14 2012-01-31 International Business Machines Corporation Semiconductor structure and method of designing semiconductor structure to avoid high voltage initiated latch-up in low voltage sectors
US8423936B2 (en) 2008-02-14 2013-04-16 International Business Machines Corporation Semiconductor structure and method of designing semiconductor structure to avoid high voltage initiated latch-up in low voltage sectors
CN105814690A (zh) * 2013-12-16 2016-07-27 Abb 技术有限公司 用于半导体器件的边缘终止和对应的制造方法
JP2017504964A (ja) * 2013-12-16 2017-02-09 アーベーベー・テクノロジー・アーゲー 半導体装置のエッジ終端および対応する製造方法
JP2016111129A (ja) * 2014-12-04 2016-06-20 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US7208375B2 (en) Semiconductor device
US7135718B2 (en) Diode device and transistor device
KR100843532B1 (ko) 반도체 장치
JP2009295641A (ja) 電界効果半導体装置及びその製造方法
US6876034B2 (en) Semiconductor device having active grooves
JP2004128293A (ja) 半導体装置
KR100958561B1 (ko) 반도체 장치, 반도체 장치의 제조 방법
US7282764B2 (en) Semiconductor device
US6563169B1 (en) Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer
JP2007109712A (ja) トランジスタ、ダイオード
JP4095492B2 (ja) 半導体装置
US7365391B2 (en) Semiconductor device and method for manufacturing thereof
JP4133565B2 (ja) トランジスタとその製造方法、及びダイオード
JP4406535B2 (ja) ショットキーダイオード付きトランジスタ
JP4666708B2 (ja) 電界効果トランジスタ
JP4133548B2 (ja) 半導体装置
JP4851075B2 (ja) 半導体装置の製造方法
JP2004179511A (ja) 半導体装置
JP2005093479A (ja) 半導体装置、半導体装置の製造方法
JP2006066609A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110720

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313