JP4095492B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4095492B2
JP4095492B2 JP2003152342A JP2003152342A JP4095492B2 JP 4095492 B2 JP4095492 B2 JP 4095492B2 JP 2003152342 A JP2003152342 A JP 2003152342A JP 2003152342 A JP2003152342 A JP 2003152342A JP 4095492 B2 JP4095492 B2 JP 4095492B2
Authority
JP
Japan
Prior art keywords
region
diffusion region
reverse blocking
single crystal
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003152342A
Other languages
English (en)
Other versions
JP2004356383A (ja
Inventor
徹 黒崎
寛明 宍戸
伸治 九里
宏介 大島
瑞枝 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2003152342A priority Critical patent/JP4095492B2/ja
Publication of JP2004356383A publication Critical patent/JP2004356383A/ja
Application granted granted Critical
Publication of JP4095492B2 publication Critical patent/JP4095492B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置にかかり、特に、１チップ中にトランジスタとショットキーダイオートを含む半導体装置に関する。
【０００２】
【従来の技術】
図４０は従来技術のトランジスタ１０１の拡散構造を説明するための平面図であり、図４１(ａ)、(ｂ)は、そのＩ-Ｉ線とII-II線の切断面図である。
【０００３】
このトランジスタ１０１はＭＯＳＦＥＴであり、ｎ+型のシリコン単結晶から成る単結晶基板１１１と、該単結晶基板１１１上にエピタキシャル成長によって形成され、ｎ型のエピタキシャル層から成る単結晶層１１２とを有している。
【０００４】
単結晶層１１２表面の略中央位置には、不純物拡散によって形成されたｐ型のベース拡散領域１３３が配置されており、そのベース拡散領域１３３を分断する位置に、細長の活性溝１２２ａが複数本互いに平行に配置されている。
【０００５】
ベース拡散領域１３３の内部であって各活性溝１２２ａの片側又は両側に隣接する部分には、不純物拡散によってｎ+型のソース拡散領域１３９が配置されている。
【０００６】
隣接するソース拡散領域１３９は、互いに所定間隔で対向して位置しており、その間には、不純物拡散によって形成されたｐ+型のオーミック領域１３８が配置されている。
【０００７】
活性溝１２２ａやベース拡散領域１３３の周囲には、幅が細く、四角リング形状のガード溝１２２ｂが複数本同心状に配置されている。従って、活性溝１２２ａやベース拡散領域１３３は、複数のガード溝１２２ｂによって同心状に取り囲まれた状態になっている。
【０００８】
各活性溝１２２ａの内周の側面と底面にはゲート絶縁膜１５１が配置されている。このゲート絶縁膜１５１で囲まれた領域内は、ポリシリコン材料から成るゲート電極プラグ１５８が充填されている。
【０００９】
ガード溝１２２ｂの内部には、ゲート絶縁膜１５１は配置されておらず、各ガード溝１２２ｂの内部は、エピタキシャル法によって成長されたｐ+型のシリコン単結晶から成るガード領域１２３が配置されている。
【００１０】
ゲート電極プラグ１５８やガード領域１２３の上には、酸化膜１５７が配置されている。この酸化膜１５７は、パターニングにより、ソース拡散領域１３９とオーミック領域１３８の上の部分に開口が形成されており、ソース拡散領域１３９の一部表面とオーミック領域１３８の一部表面は、その開口底面に露出されている。
【００１１】
それら露出した領域の表面と酸化膜１５７の表面にはソース電極膜１６１が形成されている。また、単結晶基板１１１の裏面には、金属薄膜から成るドレイン電極膜１７１が配置されている。
【００１２】
ベース拡散領域１３３は、ソース拡散領域１３９よりも下方位置でゲート絶縁膜１５１に接触しており、ソース電極膜１６１とドレイン電極膜１７１の間に電圧を印加し、ベース拡散領域１３３と単結晶層１１２との間のｐｎ接合を逆バイアスさせた状態で、ゲート電極プラグ１５８にしきい値電圧以上の電圧を印加すると、ベース拡散領域１３３のゲート絶縁膜１５１に接触している部分がｎ型に反転し、反転した層(反転層)によってソース拡散領域１３９と単結晶層１１２のｎ型の部分とが接続され、電流が流れる。
【００１３】
逆に、ドレイン電極膜１７１とソース電極膜１６１間に上記と逆向きの電圧が印加されると、ベース拡散領域１３３と単結晶層１１２との間のｐｎ接合が順バイアスされ、そのｐｎ接合を通って電流が流れてしまう。
【００１４】
その状態から、ドレイン電極膜１７１とソース電極膜１６１間に印加される電圧が反転され、ベース拡散領域１３３と単結晶層１１２との間のｐｎ接合が逆バイアス状態に復帰しても、ｐｎ接合には、その逆方向回復時間の間電流が流れ続け、トランジスタ１０１が制御不能になってしまう。
【００１５】
これを防止するために、ベース拡散領域１３３と単結晶層１１２との間のｐｎ接合に対し、ショットキーダイオードを並列に外付けしていたが、コスト高になるため、解決が望まれている。
【先行技術文献１】
特表２００２−５３８６０２号公報
【先行技術文献２】
特開平３−１１０８６７号公報
【００１６】
【発明が解決しようとする課題】
本発明は上記半導体装置の不都合を解決するために創作されたものであり、その目的は、逆方向回復時間の短いトランジスタを提供することにある。
【００１７】
【課題を解決するための手段】
請求項１記載の発明は、第一導電型の単結晶層と、前記単結晶層の内部の表面側に形成された第二導電型のベース拡散領域と、前記ベース拡散領域の内部の表面側に形成され、前記ドレイン領域とは非接触な第一導電型のソース拡散領域と、上部が前記ソース拡散領域に接触し、下部が前記単結晶層に接触し、中間部が前記ベース拡散領域に接触するゲート溝と、前記ゲート溝の少なくとも側面に形成されたゲート絶縁膜と、前記ゲート溝の内部に、前記ゲート絶縁膜と接触して配置されたゲート電極プラグと、前記単結晶層の表面側の部分で構成された整流領域と、前記整流領域を取り囲む逆阻止溝と、前記逆阻止溝内部に配置され、前記整流領域とｐｎ接合を形成する第二導電型の逆阻止領域と、前記ソース拡散領域と前記整流領域に接触し、前記整流領域とショットキー接合を形成し、前記逆阻止領域とオーミック接合を形成する共通電極膜とを有する半導体装置である。請求項２記載の発明は、前記ゲート溝の底面下には、前記単結晶層とｐｎ接合を形成する第二導電型の埋込領域が配置された請求項１記載の半導体装置である。
請求項３記載の発明は、前記逆阻止領域は前記ベース拡散領域と接触し、互いに電気的に接続された請求項１又は請求項２のいずれか１項記載の半導体装置である。
請求項４記載の発明は、同心状に配置され、前記ベース拡散領域と前記ゲート溝と前記逆阻止溝とを取り囲む複数のリング状のガード溝と、前記各ガード溝の内部に配置され、前記単結晶層とｐｎ接合を形成する第二導電型のガード領域とを有する請求項１乃至請求項３のいずれか１項記載の半導体装置である。
請求項５記載の発明は、前記逆阻止溝は複数の整流領域をそれぞれ取り囲み、前記逆阻止溝の一部は、側面の両側が別々の前記整流領域に接触された請求項１乃至請求項４のいずれか１項記載の半導体装置である。
請求項６記載の発明は、逆阻止溝が交差する交差点には、三本以下の逆阻止溝が集中するように構成された請求項１乃至請求項５のいずれか１項記載の半導体装置である。
【００１８】
本発明の半導体装置は、ゲート電極プラグにしきい値電圧以上の電圧を印加すると、ベース拡散領域のゲート絶縁膜と接触する部分に反転層が形成され、その反転層によって、ソース拡散領域とドレイン領域とが接続される。
【００１９】
その電圧が、ベース拡散領域と、ドレイン領域との間のｐｎ接合を逆バイアスする極性である場合には、ショットキー接合も逆バイアスされ、ｐｎ接合が順バイアスされる極性の場合には、ショットキー接合も順バイアスされる。
【００２０】
ショットキー接合とｐｎ接合は等価回路上、並列接続されており、ショットキー接合の順方向導通電圧はｐｎ接合の順方向導通電圧よりも小さいため、ｐｎ接合には電流は流れず、整流領域を通り、ショットキー接合に電流が流れる。
【００２１】
本発明の半導体装置では、整流領域は逆阻止領域によって取り囲まれており、整流領域内部は、逆阻止領域から広がった空乏層で満たされた状態になる。
【００２２】
このとき、等価回路上は、逆バイアス状態のｐｎ接合と逆バイアス状態のショットキー接合が直列接続された状態になる。
【００２３】
その直列接続回路の耐圧は逆阻止領域と整流領域の間のｐｎ接合の耐圧で決まるので、ショットキー接合の耐電圧よりも大きくなる。
【００２４】
逆阻止溝は、主溝やガード溝と同じエッチング工程で形成されており、従って、各溝の深さは等しくなっている。主溝に充填された第二導電型の半導体充填物の上部が除去されてゲート溝が形成されている。従って、ゲート溝の底部には、充填物の残部から成り、ドレイン領域とｐｎ接合を形成する埋込領域が位置している。
【００２５】
また、平面形状が梯子状等の逆阻止溝によって単結晶層を複数の小領域に分割し、分割した各々の部分が整流領域になるようにすると、逆阻止溝の一部側面の両側は、別々の整流領域に接触するようになる。この場合、整流領域間に位置する逆阻止領域からも整流領域内に空乏層が広がるので、整流領域内が容易に空乏層で満たされる。
【００２６】
このように単結晶層を複数の小領域に分割する場合、逆阻止領域の平面形状は格子状にできるが、格子状の場合、逆阻止領域溝が交差する交差点には、二本〜四本の逆阻止溝が集中してしまう。
【００２７】
エピタキシャル成長で逆阻止領域を形成する場合、交差点に集中する逆阻止溝の本数が多いほど、交差点に逆阻阻止領域が成長しずらくなる。
【００２８】
梯子状の場合、交差点には最大でも三本の逆阻止溝しか集中しないので、交差点が逆阻止領域で容易に充填される。
【００２９】
【発明の実施の形態】
＜概略構造＞
以下で図面を参照しながら本発明の実施例について説明する。
本実施例及び後述する各実施例では、第一導電型がｎ型であれば第二導電型はｐ型であり、第一導電型がｐ型であれば第二導電型はｎ型である。本発明にはその両方の場合が含まれる。
【００３０】
本発明のトランジスタは、活性領域と、活性領域を取り囲む耐圧領域とで構成されている。
【００３１】
図３１は、本発明の一例の半導体装置１の活性領域の拡散構造を示す平面図であり、その活性領域内のＨ−Ｈ線縦切断面図と、耐圧領域のＪ−Ｊ線縦切断面図を図２２(ａ)、(ｂ)にそれぞれ示す。
【００３２】
図３１は、図２２(ａ)のＶ−Ｖ線の横切断面図と図２２(ｂ)のＷ−Ｗ線の横切断面図に相当する。
【００３３】
図２２(ａ)、(ｂ)の符号１１はシリコン等の単結晶半導体材料で構成された単結晶基板であり、該単結晶基板１１上には、半導体材料のエピタキシャル成長によって形成された単結晶層１２が配置されている。
【００３４】
単結晶層１２は、エピタキシャル成長直後の状態では単結晶基板１１と同じ導電型であり、従って、単結晶基板１１を第一導電型とすると、
【００３５】
第一導電型である。単結晶基板１１と単結晶層１２は同じ半導体材料で構成されている場合と異なる半導体材料で構成されている場合の両方が含まれる。
【００３６】
単結晶層１２内部の表面側には、複数個のベース拡散領域１５ａが配置されている。各ベース拡散領域１５ａは第二導電型であり、単結晶層１２とｐｎ接合を形成している。また、ベース拡散領域１５ａの内部の表面側には、第一導電型のソース拡散領域１９が配置されている。
【００３７】
なお、ここでは、単結晶層１２は単結晶基板１１上の半導体結晶を指し、ベース拡散領域１５ａやソース拡散領域１９を含むものとする。
【００３８】
単結晶層１２は、エッチングによって、それぞれ複数個の主溝２５と、逆阻止溝２６と、補助溝２７と、ガード溝２８とが形成されている。
【００３９】
各溝２５から２８の平面形状は、図３１に示すように、ガード溝２８は四角リング状であり、同心状に配置されている。他の溝２５〜２７は、そのガード溝２８の内側に配置され、ガード溝２８によって取り囲まれている。
【００４０】
主溝２５と補助溝２７は細長い直角四角形形状であり、逆阻止溝２６は梯子形状である。
【００４１】
逆阻止溝２６の内部には、溝底面から上端部まで、第二導電型の逆阻止領域３３ｂが配置されている。この逆阻止領域３３ｂはエピタキシャル成長法によって成長された単結晶の半導体材料によって構成されている。
【００４２】
図２２(ａ)、(ｂ)の符号１３は、単結晶層１２の第一導電型の部分の一部であって、逆阻止溝２６と逆阻止領域３３ｂによって取り囲まれた整流領域を示している。符号１４は後述するドレイン領域を示している。整流領域１３は複数個設けられている。
【００４３】
整流領域１３は第一導電型であり、逆阻止領域３３ｂは第二導電型であるから、整流領域１３と逆阻止領域３３ｂの間にはｐｎ接合が形成されている。
【００４４】
主溝２５は、一個のベース拡散領域１５ａに対し、一本又は二本以上配置されている。ここでは一個のベース拡散領域１５ａに対し一本ずつ配置されている。一個のベース拡散領域１５ａに対して二本以上の主溝２５が配置される場合、それらは互いに平行に配置される。
【００４５】
逆阻止溝２６は、主溝２５と主溝２５の間であって、逆阻止領域３３が隣接する二個のベース領域１５ａに接触し、その二個のベース領域１５ａで挟まれた単結晶層１２の第一導電型の領域が整流領域１３になるように配置されている。
【００４６】
各主溝２５の内部には、ベース拡散領域１５ａの底面よりも深い位置に、第二導電型の埋込領域３３ａが配置されている。埋込領域３３ａは、逆阻止領域３３ｂと同じ半導体材料で構成されている。
【００４７】
主溝２５内部の埋込領域３３ａよりも上側の部分には、主溝２５の内周側面と底面にゲート絶縁膜３６が形成されている。ゲート絶縁膜３６は、単結晶層１２を熱酸化処理して形成する酸化物や、他の方法によって形成する窒化物膜等を用いることができる。
【００４８】
ゲート絶縁膜３６によって取り囲まれた空間内には、ポリシリコン等の導電性材料から成るゲート電極プラグ３８が配置されている。ここではゲート電極プラグ３８と埋込領域３３ａの間は、ゲート絶縁膜３６によって絶縁されているが、埋込領域３３ａとゲート電極プラグ３８の間に、ゲート絶縁膜３６とは別の絶縁膜を追加して配置してもよい。
【００４９】
ソース拡散領域１９は、ベース拡散領域１５ａの内部の表面側であって、ゲート絶縁膜３６と接触する位置に配置されている。
【００５０】
単結晶層１２の一部であって、ベース拡散領域１５ａの底面の付近の部分はドレイン領域１４であり、ベース拡散領域１５ａのゲート絶縁膜３６と接した部分に、第一導電型に反転層が形成されると、反転層によってドレイン領域１４とソース拡散領域１９とが接続される。
【００５１】
第一導電型がｎ型であるｎチャネルＭＯＳＦＥＴの場合、反転層を形成するためには、ゲート電極プラグ３８にしきい値電圧以上の正電圧を印加する。このとき、ソース拡散領域１９とベース拡散領域１５ａとを接地電位に接続し、単結晶基板１１に正電圧を印加していると、ベース拡散領域１５ａとドレイン領域１４との間のｐｎ接合と、逆阻止領域３３ｂと整流領域１３の間のｐｎ接合は逆バイアスされ、それらのｐｎ接合には電流は流れず、反転層を通ってドレイン領域１４からソース拡散領域１９に電流が流れる。
【００５２】
単結晶層１２の表面には、共通電極膜４２が配置されている。この共通電極膜４２は、整流領域１３の表面と、ソース拡散領域１９の表面と、逆阻止領域３３ｂの表面に接触している。
【００５３】
共通電極膜４２は、その全部または一部が整流領域１３とショットキー接合を形成し、且つ、ソース拡散領域１９や逆阻止領域３３ｂとオーミック接合を形成する金属膜で構成されている。
【００５４】
共通電極膜４２は、ベース拡散領域１５ａとソース拡散領域１９と逆阻止領域３３ｂに接触しており、従って、それらの領域１５ａ、１９、３３ｂは共通電極膜４２によって短絡され、同じ電位に置かれるようになっている。
【００５５】
なお、逆阻止領域３３ｂはベース拡散領域１５ａに接触してるため、共通電極膜４２がベース拡散領域１５ａに接触していなくても、逆阻止領域３３ｂとソース拡散領域１９に接触していれば、各領域１５ａ、１９、３３ｂは同じ電位に置かれる。
【００５６】
単結晶基板１１の裏面には、ドレイン電極膜４３が配置されている。このドレイン電極膜４３は、単結晶基板１１とオーミック接合を形成する金属によって構成されており、ソース拡散領域１９とドレイン領域１４との間には、共通電極膜４２とドレイン電極膜４３との間に電圧を印加して電圧を印加するようになっている。
【００５７】
共通電極膜４２と整流領域１３との間のショットキー接合の極性は、ベース拡散領域１５ａとドレイン領域１４の間のｐｎ接合や、逆阻止領域３３ｂと整流領域１３の間のｐｎ接合が順バイアスされる電圧が印加されるときに順バイアスされる向きであり、それぞれ別々に電流が流れ得るようになっている。従って、ｐｎ接合ダイオードとショットキー接合ダイオードは、順バイアスされる電圧のときは、等価回路上並列接続されている。
【００５８】
しかしながら、ｐｎ接合ダイオードとショットキー接合ダイオードの順方向導通電圧を比較した場合、ｐｎ接合ダイオードの順方向方導通電圧の方が、ショットキー接合ダイオードの順方向導通電圧よりも大きいため、ショットキー接合には順方向の電流が流れるものの、ｐｎ接合はショットキー接合の順方向導通電圧でクランプされ、電流は流れない。
【００５９】
従って、共通電極膜４２とドレイン電極膜４３の間に、ｐｎ接合ダイオードを順バイアスする向きの電圧が印加されても、ショットキー接合ダイオードに電流は流れるだけで、ｐｎ接合ダイオードに電流は流れないため、ドレイン領域１４や整流領域１３の内部に少数キャリアは注入されない。
【００６０】
従って、 各ダイオードに順バイアスが印加された状態から、共通電極膜４２とドレイン電極膜４３の間に印加される電圧の極性が反転し、共通電極膜４２とドレイン電極膜４３の間に、ｐｎ接合ダイオードとショットキー接合ダイオードを逆バイアスする電圧が印加されたときには、ショットキー接合の逆方向回復時間の経過後、電流は停止しする。
【００６１】
ショットキー接合の逆方向回復時間はｐｎ接合の逆方向回復時間に比べて非常に短時間なので、ｐｎ接合に電流が流れた場合に比べ、電流が停止するまでの時間は短い。
【００６２】
逆バイアスが印加された状態では単結晶層１２の第一導電型の部分には空乏層が大きく広がっている。
【００６３】
ここで、ドレイン領域１４の内部には、ベース拡散領域１５ａとの間で形成されるｐｎ接合から空乏層が広がり、整流領域１３の内部には、逆阻止領域３３ｂとの間で形成されるｐｎ接合と共通電極膜４２との間で形成されるショットキー接合の両方から空乏層が広がる。
【００６４】
整流領域１３は逆阻止領域３３ｂによって取り囲まれているため、ｐｎ接合から広がった空乏層は互いに接触しあい、その結果、整流領域１３の内部は主としてｐｎ接合から広がった空乏層で満たされる。
【００６５】
この状態ではショットキー接合は、ｐｎ接合から広がった空乏層で覆われており、ショットキー接合ダイオードに対し、整流領域１３と逆阻止領域３３ｂの間のｐｎ接合ダイオードが等価回路的に直列接続状態になり、それらのショットキー接合ダイオードとｐｎ接合ダイオードとは逆バイアスされた状態になっている。
【００６６】
一般に、ショットキー接合の逆方向の耐電圧は、ｐｎ接合の逆方向耐電圧に比べて小さいが、耐電圧の大きなｐｎ接合ダイオードが直列接続されたのと同じ状態になるため、共通電極膜４２と整流領域１３との間の耐圧はｐｎ接合の耐圧と同程度の大きさになる。
【００６７】
また、逆バイアス状態では、ドレイン領域１４の内部に広がった空乏層は、埋込領域３３ａに達している。この実施例では、埋込領域３３ａは、ソース拡散領域１９やドレイン領域１４とは電気的に接続されておらず、浮遊電位に置かれているが、ベース拡散領域１５ａや逆阻止領域３３ｂから広がった空乏層が埋込領域３３ａに達すると、埋込領域３３ａの電位が安定し、埋込領域３３ａからも単結晶層１２内に向けて空乏層が広がるようになる。
【００６８】
本発明の半導体装置では、単結晶層１２の第一導電型の部分の濃度と第二導電型の埋込領域３３ａや逆阻止領域３３ｂの濃度の総量比は、整流領域１３の内部が空乏層で満たされるときは、ドレイン層１４の内部も空乏層で満たされるような濃度に設定されている。また、このとき、埋込領域３３ａ、逆阻止領域３３ｂ、補助領域３３ｃの内部も空乏層で満たされる。
【００６９】
その状態よりも更に空乏層が広がる場合、空乏層は単結晶基板１１に向けて均一に広がるため、プレーナ接合から空乏層が広がった場合と同程度の電界集中となり、高耐圧になる。
【００７０】
ベース拡散領域１５ａや逆阻止領域３３ｂ等を取り囲む各ガード溝２８の内部には、第二導電型の半導体がエピタキシャル成長によって形成されたガード領域３３ｄが配置されており、ガード領域３３ｄの内周と外周の両方には、第二導電型の補助拡散領域１５ｃが接続されている。隣接するガード領域３３ｄの間に位置する補助拡散領域１５ｃ同士は接続されておらず、各ガード領域３３ｄは電気的に相互の分離されている。
【００７１】
また、ガード領域３３ｄは、ベース拡散領域１５ａやドレイン領域１４等とは電気的に接続されておらず、浮遊電位におかれている。
【００７２】
空乏層は、ベース拡散領域１５ａや逆阻止領域３３ｂから横方向にも広がる。その空乏層は最内周のガード領域３３ｄに接続された補助拡散領域１５ｃに達し、浮遊電位であったガード領域３３ｄの電位が安定する。そして最内周のガード領域３３ｄやその外周に接続された補助拡散領域１５ｃから外周方向に向けて空乏層が広がり、外周に位置するガード領域３３ｄや補助拡散領域１５ｃに空乏層が達する。
【００７３】
結局、各ガード領域３３ｄから外周方向に向けて空乏層が広がるため、高耐圧になる。
【００７４】
なお、各溝２５〜２８は、同一のエッチング工程で一緒に形成されており、同じ深さである。そして、各溝２５〜２８の深さはベース拡散領域１５ａよりも深く、且つ、単結晶基板１１には達しない程度の深さにされている。
【００７５】
＜製造工程＞
次に、本発明の半導体装置の製造工程を説明する。特に断らない限り、絶縁膜や金属膜のパターニングはフォトレジスト工程とエッチング工程によって行うが、その説明は省略する。また、下記の各工程によって裏面に薄膜が形成される場合があるが、特に断らない限りその説明は省略する。
【００７６】
図１は、第一導電型の単結晶基板１１上に、第一導電型の単結晶層１２がエピタキシャル成長によって形成され、更に、単結晶層１２表面に、第一の絶縁膜３１が形成された状態の断面図を示している。
【００７７】
ここでは、単結晶基板１１と単結晶層１２はシリコン単結晶であるが、上述したように他の半導体の単結晶であってもよい。単結晶の種類は同じ材料(シリコン単結晶)であってもよいし、異なる材料であってもよい。
【００７８】
また、この第一の絶縁膜３１及び後述する各種の絶縁膜は、この例ではシリコン酸化膜であるが、シリコン窒化膜等の他の絶縁膜であってもよい。
【００７９】
次に、図１に示した状態から第一の絶縁膜３１をパターニングし、図２４の平面図に示すように、四角リング状のリング状開口６１と、長方形のベース開口５１とを第一の絶縁膜３１に複数個形成する。
【００８０】
各リング状開口６１は同心状に配置されており、ベース開口５１は、最内周のリング状開口６１で囲まれた領域内に配置されている。
【００８１】
この図２４及び後述する各平面図中の符号１０は、一枚の単結晶基板１１上に形成される複数個の半導体装置１の境界を示している。境界１０によって区分けされる半導体装置１同士の間は互いに一定距離だけ離間しており、境界１０と境界１０との間に位置する部分が切断されることで、複数の半導体装置１同士が分離されるようになっている。最外周のリング状開口６１の外周側の縁は、境界１０から一定距離だけ離れている。
【００８２】
ベース開口５１は、その長手方向が互いに平行になるように配置されている。また、各ベース開口５１の四辺は、最内周のリング状開口６１の二辺に対して平行か、又は垂直になるように配置されている。図２は、図２４のＡ−Ａ線縦切断面図である。
【００８３】
各リング状開口６１は、隣接する辺同士が互いに平行になるように同心状に配置されている。
【００８４】
ベース開口５１とリング状開口６１の底面には、第一導電型の単結晶層１２が露出されている。その状態で第一の絶縁膜３１の上方から、ホウ素等の第二導電型の不純物を打ち込むと、リング状開口６１やベース開口５１の底面下に位置する単結晶層１２の内部表面に第二導電型の高濃度不純物領域が形成される。
【００８５】
図３の符号２１は、ベース開口５１底面下に形成された高濃度不純物領域を示している。
【００８６】
次に、熱処理を行い、ベース開口５１下の高濃度不純物領域２１とリング状開口６１下の高濃度不純物領域中の第二導電型の不純物を拡散させると、図２５に示すように、ベース開口５１とリング状開口６１の下方位置にベース開口５１の形状とリング状開口６１の形状に対応した形状の第二導電型のベース拡散領域１５ａと補助拡散領域１５ｃとがそれぞれ形成される。
【００８７】
図４は、図２５のＢ−Ｂ線縦切断面図である。逆に、図２５は、図４のＱ−Ｑ線横切断面図である。
【００８８】
高濃度不純物領域を拡散させる際に、単結晶層１２の表面には、シリコン酸化物薄膜が形成される。図４の符号３２は、その酸化物薄膜と、第一の絶縁膜３１とから成る第二の絶縁膜を示している。この第二の絶縁膜３２により、ベース拡散領域１５ａや補助拡散領域１５ｃを含む単結晶層１２の表面は覆われている。
【００８９】
次いで、その状態から第二の絶縁膜３２をパターニングし、図２６に示すように、第二の絶縁膜３２に、主溝用窓開部５２ａと、逆阻止溝用窓開部５２ｂと、補助溝用窓開部５２ｃと、ガード溝用窓開部５２ｄとをそれぞれ複数個形成する。
【００９０】
ガード溝用窓開部５２ｄは、補助拡散領域１５ｃの幅よりも幅が狭く、全体が四角リング形状にされている。各ガード溝用窓開部５２ｄは、それぞれ補助拡散領域１５ｃ上に一個ずつ重ねて配置されており、補助拡散領域１５ｃの幅方向中央に位置している。従って、各ガード溝用窓開部５２ｄは、補助拡散領域１５ｃと同様に、同心状に配置されている。
【００９１】
主溝用窓開部５２ａと、補助溝用窓開部５２ｃと、逆阻止溝用窓開部５２ｂは、最内周のガード溝用窓開部５２ｄによって囲まれた領域に配置されている。
【００９２】
逆阻止溝用窓開部５２ｂの平面形状は、図３３(ａ)に示すように、梯子形であり、細溝から成り、互いに平行な二本の柱窓開部５５ａと、柱窓開部５５ａと同じ幅の細溝から成り、柱窓開部５５ａと柱窓開部５５ａとを接続する複数本の横木窓開部５５ｂとで構成されている。横木窓開部５５ｂは等間隔に配置されており、柱窓開部５５ａに対して垂直に配置されている。
【００９３】
なお、他の窓開部５２ａ、５２ｃ、５２ｄの幅は、柱窓開部５５ａや横木窓開部５５ｂ幅と同じ大きさにされている。
【００９４】
一個の逆阻止溝用窓開部５２ｂは、隣接する二個のベース拡散領域１５ａ間に跨って配置されており、二本の柱窓開部５５ａは、ベース拡散領域１５ａの縁に平行であって、ベース拡散領域１５ａと単結晶層１２の第一導電型の部分との境界上に配置されている。従って、柱窓開部５５ａの底面の幅方向の半分には、ベース拡散領域１５ａ表面が露出し、残りの半分には単結晶層１２の第一導電型の部分が露出されている。横木窓開部５５ｂの底面には単結晶層１２の第一導電型の部分が露出されている。
【００９５】
主溝用窓開部５２ａの平面形状は、柱窓開部５５ａと同じ幅、同じ長さの細長の長方形形状であり、ベース拡散領域１５ａの上に配置されており、従って、各主溝用窓開部５２ａの底面にはベース拡散領域１５ａが露出されている。主溝用窓開部５２ａは、一個のベース拡散領域１５ａに対し、一個以上が配置されている。
【００９６】
複数の逆阻止溝用窓開部５２ｂに含まれる柱窓開部５５ａ同士は平行に配置されており、また、柱窓開部５５ａと主溝用窓開部５２ａとの間も平行に配置されている。
【００９７】
補助溝用窓開部５２ｃは、主溝用窓開部５２ａと同じ幅、同じ長さであり、この実施例では、柱窓開部５５ａと補助溝用窓開部５２ｃとが配置された部分の両端位置に配置されている。
【００９８】
図５は、図２６のＣ−Ｃ線縦切断面図であり、主溝用窓開部５２ａと逆阻止溝用窓開部５２ｂとが示されている。
【００９９】
次に、第二の絶縁膜３２をマスクとして単結晶層１２のエッチングを行うと、各窓開部５２ａ〜５２ｄ底面下に露出する部分がエッチング除去され、図６と図２７に示すように、主溝用、逆阻止溝用、補助溝用、及びガード溝用の各窓開部５２ａ〜５２ｄの底面下に、それぞれ主溝２５、逆阻止溝２６、補助溝２７、及びガード溝２８が形成される。各溝２５〜２８の幅は同じ大きさである。
【０１００】
図６は、図２７のＤ−Ｄ線縦切断面図に相当する図面であり、図２７は、図６のＲ−Ｒ線横切断面図である。
【０１０１】
各溝２５〜２８の断面形状は深さ方向に長い長方形であり、各溝２５〜２８の深さはベース拡散領域１５ａや補助拡散領域１５ｃよりも深く、且つ、単結晶基板１１に達するよりは浅くされている。
【０１０２】
従って、各溝２５〜２８の底面は、ベース拡散領域１５ａや補助拡散領域１５ｃの底面と、単結晶基板１１の上端部との間に位置しており、その結果、各溝２５〜２８の底面には単結晶層１２の第一導電型の部分が露出している。
【０１０３】
ガード溝２８の幅は、補助拡散領域１５ｃの幅よりも狭く、且つ、各ガード溝２８が補助拡散領域１５ｃの幅方向の中央に位置しているため、一個の補助拡散領域１５ｃは、一個のガード溝２８によって、それぞれ外周部分と内周部分に二分される。
【０１０４】
逆阻止溝２６の平面形状を図３３(ｂ)に示す。
逆阻止溝２６は、柱窓開部５５ａから形成された柱溝部２６ａと横木窓開部５５ｂから形成された横木溝部２６ｂによって構成されている。
【０１０５】
柱溝部２６ａや横木溝部２６ｂの相対的な位置関係は柱窓開部５５ａと横木窓開部５５ｂの関係と同じであり、逆阻止溝２６は、平面形状が梯子状になっている。
【０１０６】
二本の柱溝部２６ａの一部と二本の横木窓開部５５ｂとで四角リング状の溝が形成されており、そのリング状の溝によって単結晶層１２の第一導電型の部分が囲まれ、その部分で四角柱状の整流領域１３が形成されている。
【０１０７】
また、逆阻止溝２６によって、単結晶層１２のベース拡散領域１５ａ底面下の部分は整流領域１３から分離されており、単結晶層１２のベース拡散領域１５ａの底面の各溝２５〜２８の底面よりも上の部分で第一導電型のドレイン領域１４が形成される。
【０１０８】
なお、各溝２５〜２８は同一工程で一緒に形成されるため、同一の深さになる。
【０１０９】
次に、エピタキシャル成長法によって、各溝２５〜２８の内部の側面及び底面に露出する単結晶層１２の表面に、第二導電型の半導体単結晶を成長させると、各溝２５〜２８の内部は、その半導体単結晶によって充填される。
【０１１０】
図７はその状態を示す図であり、符号３４は、その各溝２５〜２７内に充填された半導体単結晶から成る充填物を示している。半導体単結晶としてはシリコン単結晶を用いることができる。充填物３４には、半導体単結晶ではなく、第二導電型の半導体多結晶を用いることもできる。
【０１１１】
各溝２５〜２８内の充填物３４は、各溝２５〜２７の底面と側面に露出する単結晶層１２に接触している。
【０１１２】
エピタキシャル成長の終了時の充填物３４は、絶縁物膜３２の表面よりも高い位置まで盛り上がっており、エッチングにより、図８に示すように、表面が平坦になるように、盛り上がった部分を除去する。
【０１１３】
ここでは、単結晶層１２の表面よりも上の部分を除去しており、次に、図９に示すように、絶縁物膜３２を除去すると、充填物３４の上端部や各溝２５〜２８の間に位置する単結晶層１２の表面が露出し、平坦な表面が現れる。
【０１１４】
図９のＳ−Ｓ線横切断面図を図２８に示す。図９は、図２８のＥ−Ｅ線縦切断面図である。
【０１１５】
図９と図２８の符号３３ａ〜３３ｄは、主溝２５と、逆阻止溝２６と、補助溝２７と、ガード溝２８の内部に配置された充填物３４から成る埋込領域と、逆阻止領域と、補助領域と、ガード領域をそれぞれ示している。
【０１１６】
埋込領域３３ａと逆阻止領域３３ｂと補助領域３３ｃとは、ベース拡散領域１５ａに接触しており、ガード領域３３ｄは、補助拡散領域１５ｃに接触している。
【０１１７】
次に、単結晶層１２や各領域３３ａ〜３３ｄの表面に酸化物薄膜を形成し、パターニングし、埋込領域３３ａの表面上に開口を形成する。
【０１１８】
図１０の符号５６は、埋込領域３３ａの表面上の開口であり、符号３５はその開口５６が形成された状態の絶縁物から成るマスク層を示している。
【０１１９】
逆阻止領域３３ｂ、補助領域３３ｃ、ガード領域３３ｄの表面や単結晶層１２の表面はこのマスク層３５によって覆われている。
【０１２０】
その状態で埋込領域３３ａのエッチングを行い、図１１に示すように、埋込領域３３ａの下部を残し上部を除去すると、残った埋込領域３３ａを底面とする主溝２５の上部分によってゲート溝５３が形成される。逆阻止領域３３ｂやガード領域３３ｄはエッチングされず、変化はない。
【０１２１】
図２９は図１１のＴ−Ｔ線横切断面図であり、逆に、図１１は図２９のＦ−Ｆ線縦切断面図に相当する。
【０１２２】
埋込領域３３ａは、その上部がベース拡散領域１５ａの底面よりも低くなるまでエッチングされており、従って、埋込領域３３ａの残存部分はベース拡散領域１５ａとは接触しておらず、ゲート溝５３の側面の上部にはベース拡散領域１５ａが露出し、下部にはドレイン領域１４が露出している。
【０１２３】
次に、マスク層３５を除去した後、熱酸化法によってゲート溝５３の側面に露出する単結晶層１２と底面に露出する埋込領域３３ａの表面に、図１２に示すように、シリコン酸化膜から成るゲート絶縁膜３６を形成すると、ゲート溝５３の内部は、ゲート絶縁膜３６によって覆われる。ゲート絶縁膜３６の膜厚は、ゲート溝５３が閉塞されない厚みにする。
【０１２４】
次に、図１３に示すように、ゲート絶縁膜３６上に導電性を有するポリシリコン３７を堆積させ、ゲート溝５３の内部をポリシリコン３７で充填する。この状態では、ポリシリコン３７は、ゲート溝５３の外部にも存在している。
【０１２５】
次に、ポリシリコン３７の表面にパターニングしたレジスト膜を形成した後、エッチング工程によって、ゲート溝５３内部のポリシリコン３７と、ゲート溝５３の外部に位置する一部分を残し、他の部分のポリシリコン３７を除去し、ゲート絶縁膜３６を露出させる。
【０１２６】
図１４はその状態を示しており、ゲート溝５３の内部に残った部分でゲート電極プラグ３８が形成される。
【０１２７】
ポリシリコン３７のゲート電極プラグ３８を構成する部分以外の部分は図示されていないが、ポリシリコン３７は、ゲート絶縁膜３６上に一部が残り、その部分によって配線膜が形成されている。配線膜は、ゲート電極プラグ３８と後述するゲート電極パッドとを接続している。
【０１２８】
図３０は、図１４のＵ−Ｕ線横切断面図である。図３０では、ゲート絶縁膜３６は省略してある。図１４は、図３０のＧ−Ｇ線縦断面図に相当する。
【０１２９】
次に、単結晶層１２上に位置し、露出されているゲート絶縁膜３６をエッチングによって除去すると、図１５に示すように、ゲート電極プラグ５３の上端部や単結晶層１２の表面等が露出する。単結晶層１２の表面には、ベース拡散領域１５ａや整流領域１３の他、補助拡散領域１５ｃも含まれる。
【０１３０】
この状態では、ゲート溝１６の底面下に埋込領域３３ａが配置されており、ゲート電極プラグ３８と埋込領域３３ａとは、ゲート絶縁膜３６によって絶縁されている。
【０１３１】
次に、図１６に示すように、熱酸化法によって、ベース拡散領域１５ａやゲート電極プラグ３８が形成された側の表面に薄い絶縁膜３９を形成した後、その薄い絶縁膜３９の表面に、レジスト膜を形成し、パターニングする。
【０１３２】
図１７の符号４０は、パターニングされたレジスト膜であり、該レジスト膜４０には、ベース拡散領域１５ａの上方位置に開口５４が形成されている。
【０１３３】
その状態で、レジスト膜４０の上方から第一導電型の不純物を照射すると、不純物は薄い酸化膜３９を透過し、図１８に示すように、開口５４の下層に位置するベース拡散領域１５ａの内部表面に、第一導電型の不純物の高濃度不純物領域１８が形成される。
【０１３４】
高濃度不純物領域１８は、ゲート絶縁膜３６と接触しているが、ベース拡散領域１５ａよりも外側に位置する単結晶層１２の第一導電型の部分とは接触していない。
【０１３５】
次に、レジスト膜４０を除去した後、熱処理し、高濃度不純物領域１８中に含まれる第一導電型の不純物を拡散させると図１９に示すように、第一導電型のソース拡散領域１９が形成される。ソース拡散領域１９はゲート絶縁膜３６と接触しており、ベース拡散領域１５ａよりも外側に位置する単結晶層１２の第一導電型の部分とは接触していない。
【０１３６】
ソース拡散領域１９の形成により、ゲート絶縁膜３６は、上端部でソース拡散領域１９と接触し、その下方でベース拡散領域１５ａに接触し、更にその下方でドレイン領域１４に接触している。そして、ゲート電極プラグ３８は、ゲート絶縁膜３６を介してソース拡散領域１９とベース拡散拡散領域１５ａとドレイン領域１４とに対向している。
【０１３７】
図１９の符号４１は、ソース拡散領域１９を形成したときの熱処理によって形成された酸化膜と、薄い絶縁膜３９とが一体になった絶縁膜である。
【０１３８】
次に、その絶縁膜４１をパターニングし、図２０に示すように、ゲート電極プラグ３８の上部に絶縁膜４１を残し、ソース拡散領域１９やベース拡散領域１５ａや整流領域１３の少なくとも一部や、逆阻止領域３３ｂの少なくとも一部を露出させ、それらの表面に、スパッタ法や蒸着法等によって金属薄膜を形成した後、その金属膜をパターニングし、共通電極膜とゲート電極膜とを形成する。
【０１３９】
図２１の符号４２は、共通電極膜を示している。
【０１４０】
共通電極膜４２は、各ソース拡散領域１９と、各整流領域１３と、各逆阻止領域３３ｂの表面の少なくとも一部にそれぞれ接触している。また、ここでは共通電極膜４２は、各ベース拡散領域１５ａの一部表面にもそれぞれ接触しており、ベース拡散領域１５ａとソース拡散領域１９と逆阻止領域３３ｂとは、共通電極膜４２によって短絡されている。
【０１４１】
共通電極膜４２の整流領域１３と接触する部分は、整流領域１３とショットキー接合を形成する金属によって構成されており、ソース拡散領域１９やベース拡散領域１５ａや逆阻止領域３３ｂと接触する部分は、それらとオーミック接合を形成する金属で構成されている。従って、共通電極膜４２は、整流領域１３と接触する部分ではショットキー電極膜として機能し、ソース拡散領域１９やベース拡散領域１５ａと接触する部分では、ソース電極膜として機能している。
【０１４２】
整流領域１３とショットキー接合を形成する金属と、ソース拡散領域１９等とオーミック接合を形成する金属は同じ金属であっても異なる金属であってもよい。
【０１４３】
整流領域１３と共通電極膜４２との間に形成されるショットキー接合は、共通電極膜４２と単結晶層１２との間に印加される電圧が、ベース拡散領域１５ａとドレイン領域１４との間のｐｎ接合を順バイアスする極性であるときに、順バイアスされる極性であり、また、そのｐｎ接合が逆バイアスされるときに、ショットキー接合も逆バイアスされる極性になっている。
【０１４４】
ベース拡散領域１５ａとドレイン領域１４との間のｐｎ接合とショットキー接合には別々に電流が流れ得る構造になっているから、そのｐｎ接合のダイオードと、共通電極膜４２と整流領域１３との間に形成されるショットキー接合のダイオードとは、等価回路で表した場合、並列接続されている。
【０１４５】
金属膜のパターニングによって共通電極膜４２が形成される際、共通電極膜４２とは電気的に絶縁され、且つ、ゲート電極プラグ３８に電気的に接続された不図示のゲート電極膜も一緒に形成される。
【０１４６】
共通電極膜４２やゲート電極膜を形成した後、図２２(ａ)、(ｂ)に示すように、単結晶基板１１の裏面に単結晶基板１１とオーミック接合を形成するドレイン電極膜４３を形成すると、本発明の半導体装置１が得られる。
【０１４７】
図２２(ａ)のＶ−Ｖ線、及び同図(ｂ)のＷ−Ｗ線の横切断面図に相当する図面は、図３１であり、逆に、図２２(ａ)、(ｂ)は、図３１のＨ−Ｈ線、ＪーＪ線縦切断面図である。
【０１４８】
なお、共通電極膜４２がベース拡散領域１５ａと接触していない場合であっても、逆阻止領域３３ｂはベース拡散領域１５ａに接触しているから、共通電極膜４２が逆阻止領域３３ｂと接触していれば、ベース拡散領域１５ａは、共通電極膜４２に電気的に接続されいる。従って、この場合も、ベース拡散領域１５ａとソース拡散領域１９と逆阻止領域３３ｂとは、共通電極膜４２によって互いに電気的に接続されている。
【０１４９】
次に、上記共通電極膜４２上に保護膜を形成し、保護膜をパターニングし、共通電極膜４２の一部領域をソース電極パッドとして露出させる。また、ゲート電極膜の一部もゲート電極パッドとして保護膜から露出させる。
【０１５０】
そして、単結晶基板１１を切断し、単結晶基板１１上に多数形成された半導体装置１を分離した後、ダイボンディング工程やワイヤーボンディング工程を経た後、パッケージングすると、樹脂や金属容器によって封止された半導体装置１が得られる。
【０１５１】
なお、共通電極膜４２は、図２３(ａ)の半導体装置２のように、先ず、整流領域１３とショットキー接合を形成し、且つ、ソース拡散領域１９やベース拡散領域１５ａや逆阻止領域３３ｂとはオーミック接合を形成する電極膜４５を成膜した後、その表面に、電極膜４６よりも低抵抗の他の金属から成る電極膜４６を形成し、共通電極膜４２を二層構造としてもよい。
【０１５２】
また、図２３(ｂ)の半導体装置３のように、最初に成膜したショットキー電極膜４７をパターニングし、少なくともソース拡散領域１９と逆阻止領域３３ｂとを露出させた後、ソース拡散領域１９や逆阻止領域３３ｂとオーミック接合を形成するオーミック電極膜４８を形成し、ショットキー電極膜４７とオーミック電極膜４８の部分的二層構造の共通電極膜４２を形成してもよい。オーミック電極膜４８は、更にベース拡散領域１５ａと接触し、ベース拡散領域１５ａとオーミック接合を形成してもよい。
【０１５３】
なお、上記例では、埋込領域３３ａの上部をエッチング除去する際、主溝２５の長さ方向の全範囲をエッチングし、埋込領域３３ａとベース拡散領域１５ａとを分離させたが、主溝２５は細長であるから、主溝２５の長さ方向の一部をマスクしてその部分の埋込領域３３ａがエッチングされないようにしてベース拡散領域１５ａと接触させ、他の部分を上部がベース拡散領域１５ａの底面よりも低くなるまでエッチングすることができる。
【０１５４】
この場合、例えば、図示はしないが、主溝２５の両端部分だけをマスク層３５で覆っておき、他の部分をベース拡散領域１５ａよりも深い位置までエッチングして上部を除去すると、エッチングされなかった部分は、主溝２５の下端部から上端部まで埋込領域３３ａが残る。
【０１５５】
その部分の埋込領域３３ａは上部でベース拡散領域１５ａに接触しているため、上部がエッチング除去された埋込領域３３ａがベース拡散領域１５ａに接続されるようになる。
【０１５６】
このようにした場合は、上記半導体装置１が、埋込領域３３ａが浮遊電位に置かれていたのに対し、埋込領域３３ａはベース拡散領域１５ａと同電位になり、埋込領域３３ａとベース拡散領域１５ａとから一緒に空乏層が広がる。
【０１５７】
また、上記各実施例１〜３では、ソース拡散領域１９が、逆阻止領域３３ｂと接触していたが、図３９(ａ)、(ｂ)と図３２の符号４に示すように、逆阻止領域３３ｂとの間に間隔を設け、その部分では、ベース拡散領域１９ａが単結晶層１２の表面に露出し、共通導電膜４２に接触するようにしてもよい。
【０１５８】
図３２は、図３９(ａ)、(ｂ)のＸ1−Ｘ1線、Ｘ2−Ｘ2線横切断面図であり、逆に、図３９(ａ)、(ｂ)は、図３２のＫ1−Ｋ1線、Ｋ2−Ｋ2線縦切断面図である。
【０１５９】
また、上記各実施例では、逆阻止溝２６とその内部に充填された逆阻止領域３３ｂの平面形状は梯子形であったが、本発明はそれに限定されるものではない。
【０１６０】
例えば、図３４の半導体装置５に示すように、複数の四角リング状の部分と、それらを互いに接続する直線部分によって構成させ、四角リング状の部分によって整流領域１３を取り囲んでもよい。図３５は、図３４のＬ1−Ｌ1線縦切断面図であり、図３４は、図３５のＹ−Ｙ線横切断面図に相当する。図３４のＬ2−Ｌ2線縦切断面図は図２２(ａ)である。
【０１６１】
この場合、四角リング状の部分と直線部分とが接続される交差点では、逆阻止溝２６が三本集中していることになるが、逆阻止溝２６が四本以上集中するような交差点は形成されないようにしておくとよい。
【０１６２】
また、直線部分を設けず、四角リング状の部分だけで構成してもよい。この場合、ゲート電極プラグ３８を図３６の半導体装置６に示すように、格子状に形成したり、図３７の半導体装置７に示すように、直線状に形成することができる。
【０１６３】
図３６と図３７のいずれの場合も、交差点に集中する逆阻止溝２６の数は二本である。
【０１６４】
図２２(ａ)は、図３６のＭ1−Ｍ1線縦切断面図とＭ2−Ｍ2線縦切断面図である。また、図３８は、図３７のＮ1−Ｎ1線縦切断面図である。図３７は、図３８のＺ−Ｚ線横切断面図である。図３７のＮ2−Ｎ2線縦切断面図は、図２２(ａ)である。
【０１６５】
以上のように、本発明の半導体装置１〜７は整流領域１３が逆阻止領域３３ｂで囲まれており、整流領域１３の内部が空乏化し易いようになっている。
【０１６６】
なお、上記の半導体装置１〜７では整流領域１３は、四角リング形状の逆阻止溝２６及び逆阻止領域３３ｂによって取り囲まれていたが、逆阻止溝２６や逆阻止領域３３ｂの平面形状は四角リング形状に限定されるものではなく、円形リングや、四角形以外の多角形状のリングも含まれる。
【０１６７】
【発明の効果】
ショットキーダイオードがあるため、逆方向の回復が速く、また、逆阻止領域により、ショットキーダイオードの耐圧が高くなっている。
【０１６８】
また、本発明の半導体装置では、ドレイン領域と整流領域が単結晶層内で均一に分散配置できるので、電流集中が生じにくい。
【図面の簡単な説明】
【図１】本発明の一例の半導体装置の製造工程を説明するための切断面図(１)
【図２】本発明の一例の半導体装置の製造工程を説明するための切断面図(２)
【図３】本発明の一例の半導体装置の製造工程を説明するための切断面図(３)
【図４】本発明の一例の半導体装置の製造工程を説明するための切断面図(４)
【図５】本発明の一例の半導体装置の製造工程を説明するための切断面図(５)
【図６】本発明の一例の半導体装置の製造工程を説明するための切断面図(６)
【図７】本発明の一例の半導体装置の製造工程を説明するための切断面図(７)
【図８】本発明の一例の半導体装置の製造工程を説明するための切断面図(８)
【図９】本発明の一例の半導体装置の製造工程を説明するための切断面図(９)
【図１０】本発明の一例の半導体装置の製造工程を説明するための切断面図(１０)
【図１１】本発明の一例の半導体装置の製造工程を説明するための切断面図(１１)
【図１２】本発明の一例の半導体装置の製造工程を説明するための切断面図(１２)
【図１３】本発明の一例の半導体装置の製造工程を説明するための切断面図(１３)
【図１４】本発明の一例の半導体装置の製造工程を説明するための切断面図(１４)
【図１５】本発明の一例の半導体装置の製造工程を説明するための切断面図(１５)
【図１６】本発明の一例の半導体装置の製造工程を説明するための切断面図(１６)
【図１７】本発明の一例の半導体装置の製造工程を説明するための切断面図(１７)
【図１８】本発明の一例の半導体装置の製造工程を説明するための切断面図(１８)
【図１９】本発明の一例の半導体装置の製造工程を説明するための切断面図(１９)
【図２０】本発明の一例の半導体装置の製造工程を説明するための切断面図(２０)
【図２１】本発明の一例の半導体装置の製造工程を説明するための切断面図(２１)
【図２２】(ａ)：本発明の一例の半導体装置の製造工程を説明するための切断面図(２２) (ｂ)：図２２(ａ)の部分を取り囲む領域の切断面図
【図２３】(ａ)、(ｂ)：本発明の半導体装置の共通電極の他の例を説明するための切断面図
【図２４】図２の状態の平面図
【図２５】図４の状態に対応する横方向の切断面図
【図２６】図５の状態の平面図
【図２７】図６の状態に対応する横方向の切断面図
【図２８】図９の状態に対応する横方向の切断面図
【図２９】図１１の状態に対応する横方向の切断面図
【図３０】図１４の状態に対応する横方向の切断面図
【図３１】図２２(ａ)、(ｂ)に対応する横方向の切断面図
【図３２】本発明の半導体装置の他の例のソース拡散領域を示す平面図
【図３３】(ａ)：逆阻止溝用窓開部の平面図 (ｂ)：逆阻止溝の平面図
【図３４】本発明の半導体装置の拡散構造の第二例の平面図
【図３５】その切断面図
【図３６】本発明の半導体装置の拡散構造の第三例の平面図
【図３７】本発明の半導体装置の拡散構造の第四例の平面図
【図３８】その切断面図
【図３９】(ａ)、(ｂ)：本発明の他のソース拡散領域の構造を説明するための切断面図
【図４０】従来技術のＭＯＳＦＥＴ拡散構造を説明するための平面図
【図４１】(ａ)、(ｂ)：その切断面図
【符号の説明】
１〜７……半導体装置
１１……単結晶基板
１２……単結晶層
１３……整流領域
１４……ドレイン領域
１５ａ……ベース拡散領域
１５ｃ……補助拡散領域
１９……ソース拡散領域
２６……逆阻止溝
２７……補助溝
２８……ガード溝
３３ａ……埋込領域
３３ｂ……逆阻止領域
３３ｃ……補助領域
３３ｄ……ガード領域
３６……ゲート絶縁膜
３８……ゲート電極プラグ
４２……共通電極膜
４３……ドレイン電極膜
５３……ゲート溝

Claims (6)

  1. 第一導電型の単結晶層と、
    前記単結晶層の内部の表面側に形成された第二導電型のベース拡散領域と、
    前記ベース拡散領域の内部の表面側に形成され、前記ドレイン領域とは非接触な第一導電型のソース拡散領域と、
    上部が前記ソース拡散領域に接触し、下部が前記単結晶層に接触し、中間部が前記ベース拡散領域に接触するゲート溝と、
    前記ゲート溝の少なくとも側面に形成されたゲート絶縁膜と、
    前記ゲート溝の内部に、前記ゲート絶縁膜と接触して配置されたゲート電極プラグと、
    前記単結晶層の表面側の部分で構成された整流領域と、
    前記整流領域を取り囲む逆阻止溝と、
    前記逆阻止溝内部に配置され、前記整流領域とｐｎ接合を形成する第二導電型の逆阻止領域と、
    前記ソース拡散領域と前記整流領域に接触し、前記整流領域とショットキー接合を形成し、前記逆阻止領域とオーミック接合を形成する共通電極膜とを有する半導体装置。
  2. 前記ゲート溝の底面下には、前記単結晶層とｐｎ接合を形成する第二導電型の埋込領域が配置された請求項１記載の半導体装置。
  3. 前記逆阻止領域は前記ベース拡散領域と接触し、互いに電気的に接続された請求項１又は請求項２のいずれか１項記載の半導体装置。
  4. 同心状に配置され、前記ベース拡散領域と前記ゲート溝と前記逆阻止溝とを取り囲む複数のリング状のガード溝と、
    前記各ガード溝の内部に配置され、前記単結晶層とｐｎ接合を形成する第二導電型のガード領域とを有する請求項１乃至請求項３のいずれか１項記載の半導体装置。
  5. 前記逆阻止溝は複数の整流領域をそれぞれ取り囲み、前記逆阻止溝の一部は、側面の両側が別々の前記整流領域に接触された請求項１乃至請求項４のいずれか１項記載の半導体装置。
  6. 逆阻止溝が交差する交差点には、三本以下の逆阻止溝が集中するように構成された請求項１乃至請求項５のいずれか１項記載の半導体装置。
JP2003152342A 2003-05-29 2003-05-29 半導体装置 Expired - Fee Related JP4095492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003152342A JP4095492B2 (ja) 2003-05-29 2003-05-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003152342A JP4095492B2 (ja) 2003-05-29 2003-05-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2004356383A JP2004356383A (ja) 2004-12-16
JP4095492B2 true JP4095492B2 (ja) 2008-06-04

Family

ID=34047582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003152342A Expired - Fee Related JP4095492B2 (ja) 2003-05-29 2003-05-29 半導体装置

Country Status (1)

Country Link
JP (1) JP4095492B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860129B2 (en) 2007-05-30 2014-10-14 Rohm Co., Ltd. Semiconductor device
US8575687B2 (en) 2007-05-30 2013-11-05 Rohm Co., Ltd. Semiconductor switch device
JP2010040973A (ja) 2008-08-08 2010-02-18 Sony Corp 半導体装置およびその製造方法
DE102009028240A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Feldeffekttransistor mit integrierter TJBS-Diode
US8871573B2 (en) 2011-04-18 2014-10-28 Infineon Technologies Austria Ag Method for forming a semiconductor device
US8404557B2 (en) 2011-04-18 2013-03-26 Infineon Technologies Austria Ag Method for forming a semiconductor device and a semiconductor device
DE102013107380B4 (de) * 2012-07-12 2016-07-21 Infineon Technologies Austria Ag Ein Verfahren zum Ausbilden eines Halbleiterbauelements

Also Published As

Publication number Publication date
JP2004356383A (ja) 2004-12-16

Similar Documents

Publication Publication Date Title
JP6164636B2 (ja) 半導体装置
JP4166627B2 (ja) 半導体装置
KR100843532B1 (ko) 반도체 장치
US7135718B2 (en) Diode device and transistor device
US6876034B2 (en) Semiconductor device having active grooves
JP7155641B2 (ja) 半導体装置
JP2004128293A (ja) 半導体装置
JP4095492B2 (ja) 半導体装置
JP3914852B2 (ja) ダイオード素子とトランジスタ素子
US6563169B1 (en) Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer
US7282764B2 (en) Semiconductor device
JP4406535B2 (ja) ショットキーダイオード付きトランジスタ
JP4133565B2 (ja) トランジスタとその製造方法、及びダイオード
JP2007109712A (ja) トランジスタ、ダイオード
KR20070006815A (ko) 반도체 장치, 반도체 장치의 제조 방법
JP4133548B2 (ja) 半導体装置
JP7329348B2 (ja) 半導体装置
JP4294016B2 (ja) 半導体デバイスの製造方法
JP4851075B2 (ja) 半導体装置の製造方法
JP2006066609A (ja) 半導体装置
JP2005093479A (ja) 半導体装置、半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4095492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees