JP4133565B2 - トランジスタとその製造方法、及びダイオード - Google Patents
トランジスタとその製造方法、及びダイオード Download PDFInfo
- Publication number
- JP4133565B2 JP4133565B2 JP2003132503A JP2003132503A JP4133565B2 JP 4133565 B2 JP4133565 B2 JP 4133565B2 JP 2003132503 A JP2003132503 A JP 2003132503A JP 2003132503 A JP2003132503 A JP 2003132503A JP 4133565 B2 JP4133565 B2 JP 4133565B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- deep hole
- conductivity type
- filling
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 59
- 239000000758 substrate Substances 0.000 claims description 64
- 238000009792 diffusion process Methods 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 14
- 239000000945 filler Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000005553 drilling Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 131
- 239000010410 layer Substances 0.000 description 127
- 239000013078 crystal Substances 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 239000010409 thin film Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000002513 implantation Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に、半導体結晶がエピタキシャル成長された構造を有するトランジスタとダイオードに関する。
【０００２】
【従来の技術】
図３２は、従来のトランジスタ１０１の断面図であって、後述するソース領域を通り、表面と平行な面で処理基板を切断した断面図を示している。図３３(ａ)は図３２のＸ−Ｘ線断面図を示し、図３３(ｂ)は図３２のＹ−Ｙ線断面図を示している。
【０００３】
このトランジスタ１０１は、トレンチ型パワーＭＯＳＦＥＴであり、Ｎ+型不純物がシリコン単結晶中に高濃度にドープされた処理基板１１１と、該処理基板１１１上にエピタキシャル成長法によって形成されたＮ-型のシリコンエピタキシャル層から成るドレイン層１１２とを有している。符号１１０は、処理基板１１１とドレイン層１１２とを有する処理基板を示している。
【０００４】
処理基板１１０の表面はエッチングされ、矩形リング状のリング穴が形成されている。
【０００５】
リング穴のリング内周より内側の処理基板１１０表面には、ｐ型のベース領域１３３が形成されており、該ベース領域１３３内部の表面近傍に、Ｐ+型のオーミック領域１６５と、Ｎ+型のソース領域１６６とが複数形成されている。
【０００６】
ソース領域１６６の間の位置では、処理基板１１０表面が帯状にエッチングされ、細溝が形成されている。
【０００７】
細溝と、上述したリング穴の底部には、ドレイン層と逆導電型の半導体充填物からなる埋め込み部１２６ａ、１２６ｂがそれぞれ形成されている。各埋め込み部１２６ａ、１２６ｂの上端部は、ベース領域１３３とドレイン層１１２の境界より下方に位置しており、細溝とリング穴とは、各埋め込み部１２６ａ、１２６ｂが形成されたことでそれぞれの深さが浅くなっている。
【０００８】
浅くなった細溝とリング穴の内周面には、それぞれゲート絶縁膜１５７が形成されており、細溝と、リング穴の内部には、ゲート絶縁膜によって処理基板１１０とは絶縁された状態で、ポリシリコンが充填され、そのポリシリコンによってゲート電極プラグ１５５ａ、１５５ｂがそれぞれに形成されている。
【０００９】
各ゲート電極プラグ１５５ａ、１５５ｂは、金属薄膜から成る不図示のゲート電極膜によって互いに接続されている。
【００１０】
ソース領域１６６とオーミック領域１６５の表面には、金属薄膜から成るソース電極膜１６７が形成されている。ゲート電極プラグ１５５ａ、１５５ｂの上には層間絶縁膜１６３が形成されており、この層間絶縁膜１６３により、ソース電極膜１６７とゲート電極プラグ１５５ａ、１５５ｂとは電気的に絶縁されている。
【００１１】
処理基板１１０のリング穴より外側の部分には、矩形リング状のガードリング部１２５1〜１２５3が複数設けられている。各ガードリング部１２５1〜１２５3は、処理基板１１０の表面に、ドレイン層１１２と逆導電型のｐ型不純物が拡散されることで形成されており、互いに同心状に配置されている。
【００１２】
処理基板１１０の裏面、即ち、処理基板１１１のソース電極膜１６７が形成されている表面と反対側の面にはドレイン電極膜１７０が形成されている。
【００１３】
かかるトランジスタ１０１で、ソース電極膜１６７を接地電位に接続し、ドレイン電極膜に正電圧を印加した状態で、各ゲート電極プラグ１５５ａ、１５５ｂにしきい値電圧以上の大きさの正電圧を印加すると、チャネル領域(ベース領域１３３とゲート絶縁膜１５７の界面)にｎ型の反転層が形成され、ソース領域１６６とドレイン層１１２とが反転層によって接続され、ドレイン層１１２からソース領域１６６に向けて電流が流れる。この状態では、トランジスタ１０１は導通状態にある。
【００１４】
その状態から、各ゲート電極プラグ１５５ａ、１５５ｂをソース電位と同じ電位にすると、反転層は消滅し、電流は流れなくなる。この状態ではトランジスタ１０１は遮断状態にある。
【００１５】
トランジスタ１０１が遮断状態にあり、ドレイン電極膜１７０とソース電極膜１６７の間に大きな電圧が印加された状態では、ベース領域１３３とドレイン層１１２とで構成されるＰＮ接合が逆バイアスされ、ｐ型のベース領域１３３内とｎ型のドレイン層１１２内に空乏層が広がる。広がった空乏層の端部が各ゲート電極プラグ１５５ａ、１５５ｂ下部に配置された埋め込み部１２６ａ、１２６ｂと各ガードリング部１２５1〜１２５3に接すると、ベース領域１３３と埋め込み部１２６ａ、１２６ｂとが空乏層で接続されるとともに、ベース領域１３３とガードリング部１２５1〜１２５3が空乏層で接続され、浮遊電位にあった各埋め込み部１２６ａ、１２６ｂ及びガードリング部１２５1〜１２５3の電位が安定し、各埋め込み部１２６ａ、１２６ｂ及びガードリング部１２５1〜１２５3からもドレイン層１１２内部に空乏層が広がる。
【００１６】
各ガードリング部１２５1〜１２５3は拡散で形成されているので、耐圧を上げるために各ガードリング部１２５1〜１２５3を深く形成しようとすると、それぞれの幅もまた大きくなってしまい、素子の面積が大きくなってしまう。
【００１７】
逆に、各ガードリング部１２５1〜１２５3を浅く形成すると、高電圧の逆バイアスが印加されたときに、各埋め込み部１２６ａ、１２６ｂとドレイン層１１２との間のＰＮ接合はブレークダウンせず、各ガードリング部１２５1〜１２５3とドレイン層１１２との間のＰＮ接合がブレークダウンしてしまう。
【００１８】
各ガードリング部１２５1〜１２５3とドレイン層１１２との間のＰＮ接合の面積は、埋め込み部１２６ａ、１２６ｂとドレイン層１１２との間のＰＮ接合の面積に比べて小さいので、その小さい面積内をブレークダウン電流が流れると素子が破壊しやすいという問題がある。
【００１９】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、低抵抗高耐圧の半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】
請求項１記載の発明は、片面に第一導電型のドレイン層が配置された処理基板と、前記処理基板の前記ドレイン層側に設けられた第一の深穴と、前記複数の第一の深穴を同心状に取り囲むように配置されたリング状の複数の第二の深穴と、前記第一の深穴の側面の少なくとも一部に配置されたゲート絶縁膜と、前記第一の深穴内に配置され、前記ゲート絶縁膜と接触されたゲート電極プラグと、前記ドレイン層の内部の前記ゲート絶縁膜と接触する位置に設けられ、底面が前記第一の深穴よりも浅い第二導電型のベース領域と、前記ベース領域の内部の表面側であって、前記ゲート絶縁膜と接触する位置に設けられ、前記ベース領域によって前記ドレイン領域とは非接触の第一導電型のソース領域とを有し、前記ゲート電極プラグに電圧を印加し、前記ベース領域の前記ゲート絶縁膜と接する部分を第一導電型に反転させて反転層を形成すると、前記ソース領域と前記ベース領域の底面下に位置する前記ドレイン層とが前記反転層によって接続されるように構成されたトランジスタであって、前記第二の深穴内には、第二導電型の充填領域が配置され、前記処理基板上には絶縁膜が配置され、前記絶縁膜の前記第二の深穴の上部には、前記第二の深穴と同じ平面形状の第二の浅穴が配置され、前記第二の深穴と前記第二の浅穴の内部には前記充填領域が配置され、前記第一の深穴内部の前記ゲート電極プラグよりも下方位置には、前記ゲート電極プラグと絶縁された状態で、第二導電型の半導体から成る埋込領域が配置されたトランジスタである。
請求項２記載の発明は、前記埋込領域の深さ方向の長さよりも、前記充填領域の深さ方向の長さの方が長くされた請求項１記載のトランジスタである。
請求項３記載の発明は、前記充填領域と前記埋込領域を構成する前記第二導電型の半導体は、同じ形成工程で形成された請求項１又は請求項２のいずれか１項記載のトランジスタである。
請求項４記載の発明は、第二導電型の拡散領域から成り、前記充填領域よりも浅い中継拡散領域が、前記充填領域と前記充填領域の間に、隣接する前記充填領域の一方に接触し両方には接触しないように配置された請求項１乃至請求項３のいずれか１項記載のトランジスタである。
請求項５記載の発明は、前記第二の深穴は、前記第一の深穴と同じエッチング工程で掘削されて形成された請求項１乃至請求項４のいずれか１項記載のトランジスタである。
請求項６記載の発明は、片面に第一導電型の低濃度層が配置された処理基板と、前記処理基板の前記低濃度層側に設けられた第一の深穴と、前記複数の第一の深穴を同心状に取り囲むように配置されたリング状の複数の第二の深穴と、前記第一の深穴内に配置された第二導電型の第一の充填領域と、前記低濃度層と前記第一の充填領域と接触して配置され、前記低濃度層とはショットキー接合を形成し、前記第一の充填領域とはオーミック接合を形成するショットキー電極とを有するダイオードであって、前記第二の深穴内には第二導電型の第二の充填領域が配置され、前記ショットキー電極は前記第二の充填領域とは非接触にされ、前記第二の深穴上に浅穴が設けられた絶縁膜を有し、前記第二の深穴と前記浅穴内には前記第二の充填領域が配置されたダイオードである。
請求項７記載の発明は、第二導電型の拡散領域から成り、前記第一、第二の充填領域よりも浅い中継拡散領域が、前記第二の充填領域と前記第二の充填領域の間に、隣接する前記充填領域の一方に接触し両方には接触しないように配置された請求項６記載のダイオードである。
請求項８記載の発明は、片面に第一導電型のドレイン層が配置された処理基板と、前記処理基板の前記ドレイン層側に設けられた第一の深穴と、前記複数の第一の深穴を同心状に取り囲むように配置されたリング状の複数の第二の深穴と、前記第一の深穴の側面の少なくとも一部に配置されたゲート絶縁膜と、前記第一の深穴内に配置され、前記ゲート絶縁膜と接触されたゲート電極プラグと、前記ドレイン層の内部の前記ゲート絶縁膜と接触する位置に設けられ、底面が前記第一の深穴よりも浅い第二導電型のベース領域と、前記ベース領域の内部の表面側であって、前記ゲート絶縁膜と接触する位置に設けられ、前記ベース領域によって前記ドレイン領域とは非接触の第一導電型のソース領域とを有し、前記ゲート電極プラグに電圧を印加し、前記ベース領域の前記ゲート絶縁膜と接する部分を第一導電型に反転させて反転層を形成すると、前記ソース領域と前記ベース領域の底面下に位置する前記ドレイン層とが前記反転層によって接続されるように構成され、前記第二の深穴内には、第二導電型の充填領域が配置され、前記処理基板上には絶縁膜が配置され、前記絶縁膜の前記第二の深穴の上部には、前記第二の深穴と同じ平面形状の第二の浅穴が配置され、前記第二の深穴と前記第二の浅穴の内部には前記充填領域が配置され、前記第一の深穴内部の前記ゲート電極プラグよりも下方位置には、前記ゲート電極プラグと絶縁された状態で、第二導電型の半導体から成る埋込領域が配置されたトランジスタを製造する製造方法であって、第一導電型のドレイン層の表面から部分的に不純物を拡散し、前記ベース領域を形成する工程と、前記ベース領域と、前記ベース領域の周囲の上に絶縁膜を形成する工程と、前記絶縁膜をパターニングし、前記ベース領域上に第一の浅穴を配置し、前記ベース領域の周囲の位置に、第二の浅穴を配置する工程と、前記パターニングされた絶縁膜をマスクとし、第一、第二の浅穴底面の前記ベース領域と前記ドレイン層とをエッチングし、前記ベース領域よりも深い第一、第二の深穴を形成する工程と、前記第一、第二の深穴と前記第一、第二の浅穴の内部に第二導電型の半導体から成る充填物を成長させる工程と、前記第二の深穴と前記第二の浅穴内に前記充填物を残しながら、前記第一の深穴の上部と前記第一の浅穴内の前記充填物を除去し、前記充填物の残存部分により、上部が前記ベース領域よりも下方に位置する埋込領域を形成する工程と、前記第一の深穴の前記埋込領域よりも上方に位置する側面にゲート絶縁膜を形成する工程と、を有するトランジスタの製造方法である。
請求項９記載の発明は、前記ベース領域を構成する不純物の拡散と一緒に、前記第二の深穴が形成される領域に第二導電型の不純物を拡散し、前記ベース領域と同じ深さで前記充填領域と接触する中継拡散領域を、隣接する前記充填領域の一方に接触し両方には接触しないように形成する請求項８記載のトランジスタの製造方法である。
【００２１】
以下で図面を参照し、本発明の実施形態について説明する。
図１は、本発明の一実施形態のトランジスタの断面図であって、後述するソース領域を通り、表面と平行な面で処理基板を切断した断面図を示している。図２(ａ)は図１のＡ−Ａ線断面図を示し、図２(ｂ)は図１のＢ−Ｂ線断面図を示している。図１、図２(ａ)、(ｂ)の符号１に、本発明の一実施形態のトランジスタを示す。
【００２２】
最初に、本発明の一実施形態のトランジスタ１の製造工程について説明する。図３(ａ)〜図２５(ａ)は、図１のＡ−Ａ線断面に相当する部分の製造工程を説明する断面図であり、図３(ｂ)〜図２５(ｂ)は、図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する断面図である。
【００２３】
まず、図３(ａ)、(ｂ)を参照し、符号１０は、下記製造工程を適用し、トランジスタ１のパターンを複数形成するための処理基板であり、シリコン単結晶から成る単結晶基板１１と、該単結晶基板１１表面にシリコンがエピタキシャル成長されて成るドレイン層１２とを有している。この処理基板１０は、本発明に用いられる半導体基板の一例であり、本実施例では、ｎ型を第一導電型、ｐ型を第二導電型として説明する。単結晶基板１１と、ドレイン層１２はともに第一導電型のものを用いている。
【００２４】
このドレイン層１２の表面には、複数の開口８０ａ、８０ｂ1〜８０ｂ3を有するシリコン酸化膜４１が形成されている。
【００２５】
これらの開口８０ａ、８０ｂ1〜８０ｂ3のうち、符号８０ａは、処理基板１０の中央位置に位置し、平面形状が四角形の大きな開口を示しており、符号８０ｂ1〜８０ｂ3は、大きな開口８０ａの外側の所定位置に配置された複数の小さな開口を示している。各開口８０ａ、８０ｂ1〜８０ｂ3の底部には、ドレイン層１２が露出している。
【００２６】
上記のような処理基板１０の表面にボロンなどの第二導電型の不純物を照射すると、シリコン酸化膜４１がマスクとなり、各開口８０ａ、８０ｂ1〜８０ｂ3の底部で露出するドレイン層１２の内部表面に第二導電型の不純物が注入され、図４(ａ)、(ｂ)に示すように、ドレイン層１２内部表面位置に、各開口８０ａ、８０ｂ1〜８０ｂ3の平面形状と同じ平面形状である第二導電型の注入層３１が形成される。
【００２７】
次いで、熱酸化処理すると、第二導電型の注入層３１内の不純物が拡散され、第二導電型の拡散領域が形成される。図５(ａ)、(ｂ)の符号３３は、その第二導電型の拡散領域のうちの、大きな開口８０ａの底面下に形成されたベース領域３３であり、符号３２は、小さな開口８０ｂ1〜８０ｂ3の底面下に形成され、ドレイン層１２の内部表面に点在する第二導電型の点在領域を示している。
【００２８】
ベース領域３３と点在領域３２の底面は単結晶基板１１には達しておらず、ドレイン層１２内に位置している。従って、ベース領域３３と点在領域３２とは、ドレイン層１２とＰＮ接合を形成している。
【００２９】
他方、ベース領域３３と点在領域３２の表面は、処理基板１０の表面に露出しているが、ベース領域３３と点在領域３２を形成したときの熱処理により、ベース領域３３の表面と点在領域３２の表面を含む処理基板１０の全表面にシリコン酸化膜から成る絶縁膜４３が形成される。
この絶縁膜４３は熱酸化処理の他、ＣＶＤ方によっても形成することができ、シリコン酸化膜の他、シリコン窒化膜によて構成してもよい。
【００３０】
次いで、絶縁膜４３をパターニングする。図２６は、そのパターニングして絶縁膜４３の平面形状を説明するための平面図であり、図６(ａ)、(ｂ)は、図２６のＣ−Ｃ線断面図とＤ−Ｄ線断面図である。
【００３１】
図６、図２６の符号８１ａは、絶縁膜４３のパターニングによって形成された開口のうち、ベース領域３３が位置する部分の上に形成された複数個の第一の開口を示している。
【００３２】
これらの第一の浅穴８１ａは長方形形状であり、互いに平行且つ等間隔であって、ベース領域３３の縁よりも内側に配置されている。第一の浅穴８１ａの長さはベース領域３３の長さよりも短く、従って、第一の浅穴８１ａの底面には、ベース領域３３の表面が露出されている。
【００３３】
また、同図の符号８１ｂは、ベース領域３３の縁上に位置し、四角リング形状のリング浅穴８１ｂを示している。このリング浅穴８１ｂの底面には、ベース領域３３の縁部分が位置しており、従って、リング浅穴８１ｂの底面には、ベース領域３３とドレイン層１２の境界で構成されるＰＮ接合の処理基板１０の表面に位置する部分が位置している。
換言すれば、リング浅穴８１ｂの内周側にはベース領域３３の表面が露出し、外周側にはドレイン層１２の表面が露出している。
【００３４】
また、同図の符号８２1〜８２3は、第一の浅穴８１ａとリング浅穴８１ｂを取り囲んで同心状に配置された四角リング状の複数個の第二の浅穴を示している。
【００３５】
第二の浅穴８２1〜８２3は、同じ幅であって、等間隔に配置されており、点在領域３２は、第二の浅穴８２1〜８２3の底面下に位置するようになっている。そして、１個の第二の浅穴８２1〜８２3の底面には、少なくとも１個の点在領域３２が位置している。
点在領域３２は、第二の浅穴８２1〜８２3の外側と内側の両方、又は内側にはみ出る大きさである。
【００３６】
次に、絶縁膜４３をマスクにして、第一の浅穴８１ａと、リング浅穴８１ｂと第二の浅穴８２1〜８２3の底面に露出する処理基板１０を所定時間エッチング処理すると、図７(ａ)、(ｂ)に示すように、第一の浅穴８１ａとリング浅穴８１ｂと第二の浅穴８２1〜８２3の底面下に、第一の深穴２２ａとリング深穴２２ｂと第二の深穴２３1〜２３3とがそれぞれ形成される。
【００３７】
第一の深穴２２ａとリング深穴２２ｂと第二の深穴２３1〜２３3の平面形状は、それらの深穴２２ａ、２２ｂ、２３1〜２３3を形成した第一の浅穴８１ａ、リング浅穴８１ｂ、第二の浅穴８２1〜８２3と同じである。
第一の浅穴８１ａとリング浅穴８１ｂの幅は、第二の浅穴８２1〜８２3の幅と等しくされている。そのため、各深穴２２ａ、２２ｂ、２３1〜２３3の幅は等しくなっている。
【００３８】
各深穴２２ａ、２２ｂ、２３1〜２３3は、同じエッチング工程で一緒に形成されるため、深さは互いに略等しくなっており、エッチング時間を調節することにより、各深穴２２ａ、２２ｂ、２３1〜２３3の底面は、ドレイン層１２の内部であって、ベース領域３３や点在領域３２の拡散深さよりも深くされている。
【００３９】
ベース領域３３の外周部分は、リング深穴２２ｂによって削り取られた状態になっており、その結果、ベース領域３３は一定深さになっている。従って、ベース領域３３とドレイン層１２とのｐｎ接合は、プレーナ接合の部分だけが残されている。
【００４０】
第二の深穴２３1〜２３3は、点在領域３２の中央部分、又は外周部分を削り取っており、残った部分を中継拡散領域として符号３４を付すと、第二の深穴２３1〜２３3のうちの最外周に位置する第二の深穴２３3では、その第二の深穴２３3の内周と接した位置に中継拡散領域３４が形成されており、他の第二の深穴２３1、２３2では、内周に接した位置と外周に接した位置の両方の位置にそれぞれ中継拡散領域３４が形成されている。
【００４１】
要するに、この例では、最外周を除く位置の第二の深穴２３1、２３2では、内周と外周の両方にそれぞれ中継拡散領域３４が形成されているが、最外周の第二の深穴２３3では、内周に接する位置にだけ中継拡散領域３４が形成されている。
【００４２】
第二の深穴２３1〜２３3を横断する方向の各中継拡散領域３４の幅は互いに等しくなっている。また、第二の深穴２３1〜２３3の間に位置する中継拡散領域３４は、隣接する第二の深穴２３1〜２３3のいずれか一方に接触するようになっており、従って、隣接する第二の深穴２３1〜２３3の両方には接触しないようになっている。
【００４３】
次いで、上記のような処理基板１０をＣＶＤ装置内に搬入し、高温に加熱してシリコンの原料ガスと第二導電型の不純物を含有する添加ガスとを導入すると、図８(ａ)、(ｂ)に示すように、各深穴２２ａ、２２ｂ、２３1〜２３3の底面と内周面に、第二導電型の不純物が添加されたシリコン単結晶から成る充填物２４ａ、２４ｂ、２５1〜２５3がエピタキシャル成長し始める。
【００４４】
各深穴２２ａ、２２ｂ、２３1〜２３3の内部が完全に充填物２４ａ、２４ｂ、２５1〜２５3によって充填され、その上端部が絶縁膜４３の表面よりも上方に突き出されたところでエピタキシャル成長を終了させる。
ここで、充填物２４ａ、２４ｂ、２５1〜２５3の底面と側面は、各深穴２２ａ、２２ｂ、２３1〜２３3の底面と内周面にそれぞれ接触している。
【００４５】
次いで、図９(ａ)、(ｂ)に示すように、充填物２４ａ，２４ｂ、２５1〜２５3をエッチングし、絶縁膜４３の表面よりも上方の部分を除去した後、図１０(ａ)、(ｂ)に示すように、絶縁膜４３や充填物２４ａ，２４ｂ、２５1〜２５3の表面に、シリコン酸化膜から成るマスク酸化膜４４を成膜する。
【００４６】
次いで、図１１(ａ)、(ｂ)に示すように、マスク酸化膜４４をパターニングして、第一の浅穴８１ａ及び第一の深穴２２ａ内に位置する充填物２４ａと、リング浅穴８１ｂ及びリング深穴２２ｂ内に位置する充填物２４ｂの表面を露出させる。符号８３ａ、８３ｂは、充填物２４ａ、２４ｂを露出させる開口を示している。なお、第一の浅穴８１ａ間表面のマスク酸化膜４４も除去し、絶縁膜４３を露出させてもよい。マスク酸化膜４４は、ＣＶＤ法や熱酸化法で形成することができる。
このとき、第一の浅穴８２1〜８２3内及び第二の深穴２３1〜２３3内の充填物２５1〜２５3の上部にはマスク酸化膜４４が配置されており、充填物２５1〜２５3の上部は露出されていない。
【００４７】
その状態で充填物２４ａ、２４ｂのエッチングを行うと、図１２(ａ)、(ｂ)に示すように、充填物２４ａ、２４ｂのうちの、第一の浅穴８１ａの内部とリング浅穴８１ｂの内部に位置する部分と、その下方に位置する第一の深穴２２ａの内部とリング深穴２２ｂの内部の上部を除去し、充填物２４ａ、２４ｂの残存部分により、第一の深穴２２ａとリング深穴２２ｂの内部の底面上に、埋込領域２６ａ、２６ｂをそれぞれ形成する。この埋込領域２６ａ、２６ｂの上端部は、ベース領域３３の深さよりも深くする。
【００４８】
他方、第二の浅穴８２1〜８２3の内部と第二の深穴２３1〜２３3の内部に位置する充填物２５1〜２５3はエッチングされず、充填物２５1〜２５3によって充填領域が形成される。この充填領域にも充填物と同じ符号２５1〜２５3を付す。第二の浅穴及び深穴８２1〜８２3、２３1〜２３3と、充填領域２５1〜２５3とでガードリングが形成される。
【００４９】
充填物２４ａ、２４ｂの上部がエッチングされ、埋込領域２６ａ、２６ｂが形成されると、エッチングされた部分は穴になるから、その穴をゲート穴２８ａ、２８ｂとすると、ゲート穴２８ａ、２８ｂは、第一の深穴２２ａの上部とリング深穴２２ｂの上部に位置しており、その底面は、埋込領域２６ａ、２６ｂの上端部によって構成されている。
エッチングが均一に行われると、各ゲート穴２８ａ、２８ｂの深さは同じになる。
【００５０】
次いで、マスク酸化膜４４をエッチングによって除去し、充填領域２５1〜２５3の表面が露出させた後、充填領域２５1〜２５3及びその周囲を図示しないレジストで被覆し、そのレジストをマスクにしてベース領域３３上の絶縁膜４３をエッチングして除去すると、図１３(ａ)、(ｂ)に示すように、ベース領域３３の表面が露出する。
【００５１】
レジスト膜の除去後、熱酸化処理をすると、図１４(ａ)、(ｂ)に示すように、各ゲート穴２８ａ、２８ｂの内部側面及び底面と、処理基板１０の表面と、絶縁膜４３の表面とに熱酸化膜５１が形成される。
【００５２】
次いで、処理基板１０の、各ゲート穴２８ａ、２８ｂの開口が位置する側の面の熱酸化膜５１表面にポリシリコンを堆積させると、図１５(ａ)、(ｂ)に示すように、処理基板１０表面上の熱酸化膜５１上にポリシリコン薄膜５３が形成されるとともに、各ゲート穴２８ａ、２８ｂ内がポリシリコン薄膜５３で充填される。
【００５３】
その状態から、ポリシリコン薄膜５３を所定量エッチングし、処理基板１０表面の熱酸化膜５１上に位置するポリシリコン薄膜５３と、各ゲート穴２８ａ、２８ｂ内部の上端部分のポリシリコン薄膜５３を除去すると、各ゲート穴２８ａ、２８ｂ内のポリシリコン薄膜５３は互いに分離され、図１６(ａ)、(ｂ)に示すように、各ゲート穴２８ａ、２８ｂの内部が、ポリシリコン薄膜の残存部分で充填され、矩形のゲート穴２８ａ内部には、平面形状が矩形状であってポリシリコン薄膜の残存部分から成る矩形状のゲート電極プラグ５５ａが形成される。それとともに、リング状のゲート穴２８ｂ内には、ポリシリコン薄膜の残存部分から成るリング状のゲート電極プラグ５５ｂが形成される。
【００５４】
次いで、ベース領域３３表面及び絶縁膜４３表面の熱酸化膜５１をエッチングして除去すると、図１７(ｂ)に示すように充填物２５の上端部と絶縁膜４３の表面が露出するとともに、図１７(ａ)に示すようにベース領域３３の表面が露出し、矩形のゲート穴２８ａと、それを取り囲むリング状のゲート穴２８ｂの内部にのみシリコン酸化膜５１が残存する。矩形のゲート穴２８ａとリング状のゲート穴２８ｂの内部にそれぞれ残存した熱酸化膜をゲート絶縁膜とし、それぞれ符号５７ａ、５７ｂに示すと、このゲート絶縁膜５７ａ、５７ｂにより、矩形状のゲート電極プラグ５５ａとリング状のゲート電極プラグ５５ｂは、埋込領域２６ａ、２６ｂから絶縁され、また、ベース領域３３からも絶縁されている。
【００５５】
次に、処理基板１０を熱酸化処理すると、図１８(ａ)、(ｂ)に示すようにベース領域３３とゲート電極プラグ５５ａ、５５ｂと、絶縁膜４３と充填物２５の表面にシリコン酸化膜からなる下地酸化膜５８が形成される。
【００５６】
次いで、図２７の平面図に示すように、下地酸化膜５８の表面に、平面形状が四角リング状のレジスト膜９１と、そのレジスト膜９１の内側に位置し、長方形の複数の矩形のレジスト膜９５を形成する。
【００５７】
リング状のゲート電極プラグ５５ｂは、四角リング状のレジスト膜９１によって覆われている。即ち、四角リング状のレジスト膜９１の内周の縁は、リング状のゲート電極プラグ５５ｂの内周の縁よりも一定距離だけ内側に位置している。
【００５８】
また、矩形状のゲート電極プラグ５５ａは、それぞれ長方形のレジスト膜９５によって覆われている。
【００５９】
四角リング状のレジスト膜９１と、長方形のレジスト膜９５の間に露出する下地酸化膜５８の下層には、ベース領域３３が位置しており、四角リング状と長方形形状のレジスト膜９１、９５をマスクにして、下地酸化膜５８上にボロンを照射すると、レジスト膜９１、９５間から露出した下地酸化膜５８の下方、即ち、ベース領域３３の内部表面にボロンが注入され、第二導電型の高濃度注入領域６０が形成される。その状態を図１９(ａ)、(ｂ)に示す。なお図１９(ａ)、(ｂ)はそれぞれ図２７のＥ−Ｅ線断面図とＦ−Ｆ線断面図に相当する。
【００６０】
次に、レジスト膜９１、９５を除去し、パターニングされたレジスト膜９２をシリコン酸化膜５８の表面に形成する。このレジスト膜９２は、開口８６を有し、この開口８６の底面には下地酸化膜５８が露出しており、露出した下地酸化膜５８の下方には、ゲート絶縁膜５７ａ、５７ｂと第二導電型の高濃度注入領域６０との間のベース領域３３が位置している。レジスト膜９２をマスクにして、処理基板１０の表面に砒素を照射すると、開口８６の底面に露出するベース領域３３の表面に、開口８６と同じ平面形状の第一導電型の注入領域６１が形成される。その状態を図２０(ａ)、(ｂ)に示す。
【００６１】
次いで、レジスト膜９２を除去し、図２１(ａ)、(ｂ)に示すように下地酸化膜５８の表面にＰＳＧ膜６３を成膜する。
【００６２】
次に、熱処理すると、図２２(ａ)、(ｂ)に示すように、第二導電型の高濃度注入領域６０と第一導電型の注入領域６１が熱により拡散して、それぞれに第二導電型のオーミック領域６５と、第一導電型のソース領域６６が形成される。
【００６３】
次いで、図２３(ａ)、(ｂ)に示すように、ＰＳＧ膜６３と下地酸化膜５８をパターニングし、ソース領域６６の一部と、オーミック領域６５とを露出させる。
【００６４】
次に、アルミなどの金属膜を全面に形成した後、パターニングして、図２４(ａ)、(ｂ)に示すようにソース電極膜６７を形成する。ソース電極膜６７は矩形に形成され、その縁部はリング状のゲート電極プラグ５５ｂ上に位置している。
【００６５】
次いで、図２５(ａ)、(ｂ)に示すようにソース電極膜６７が形成された面と反対側の処理基板１０の表面に、クロムなどの金属膜を成膜してドレイン電極膜７０を形成する。以上の工程を経て図１、図２(ａ)、(ｂ)に示すような本発明の一実施形態のトランジスタ１が完成する。
【００６６】
かかるトランジスタ１では、埋込領域２６ａ、２６ｂと充填領域２５1〜２５3の下端部は、同じ高さに位置しているが、充填領域２５1〜２５3の上端部は埋込領域２６ａ、２６ｂの上端部より上方に位置しているので、各埋込領域２６ａ、２６ｂと、各充填領域２５1〜２５3について、空乏層が広がる部分すなわち第一導電型のドレイン層１２と接する部分の面積を比較すると、各充填領域２５1〜２５3の方が各埋込領域２６ａ、２６ｂよりも大きくなっている。
【００６７】
しかも、充填領域２５1〜２５3の上部は絶縁膜４３の浅穴８２1〜８２3内に位置しており、充填領域２５1〜２５3の上端が処理基板１０の表面と同じ高さである場合に比べ、浅穴８２1〜８２3の内部に位置する体積分だけ、充填領域２５1〜２５3の量が多くなっている。空乏層は、第二の浅穴８２1〜８２3の内部に位置する充填領域２５1〜２５3にも広がるため、充填領域２５1〜２５3の上端が処理基板１０の表面と同じ高さである場合に比べ、耐圧が高くなる。
【００６８】
かかるトランジスタ１で、ソース電極膜６７をベース領域３３と共に接地電位に接続し、ドレイン電極膜７０に正電圧を印加した状態で、ゲート電極プラグ５５ａ、５５ｂにしきい値電圧以上の大きさの正電圧を印加すると、チャネル領域(ベース領域３３とゲート絶縁膜５７の界面)に第一導電型の反転層が形成され、ソース領域６６とドレイン層１２とが反転層によって接続され、ドレイン層１２からソース領域６６に向けて電流が流れる。この状態では、トランジスタ１は導通状態にある。
【００６９】
その状態から、各ゲート電極プラグ５５ａ、５５ｂをソース領域６６と同電位にすると、反転層は消滅し、電流は流れなくなる。この状態ではトランジスタ１は遮断状態にある。
【００７０】
トランジスタ１が遮断状態にあり、ベース領域３３とドレイン層１２とで構成されるＰＮ接合が逆バイアスされたとき、第二導電型のベース領域３３内と第一導電型のドレイン層１２内に空乏層が広がる。ベース領域３３はドレイン層１２に比して高濃度なので、空乏層は主としてドレイン層１２内部に広がる。
【００７１】
空乏層がベース領域３３とドレイン層１２との間のＰＮ接合から下方へと広がり、埋込領域２６ａ、２６ｂに接すると、埋込領域２６ａ、２６ｂの内部にも空乏層が広がるようになる。
【００７２】
空乏層が埋込領域２６ａ、２６ｂに達すると埋込領域２６ａ、２６ｂの電位が一定の電位になり、埋込領域２６ａ、２６ｂからドレイン層１２内に向け、空乏層が広がり始め、隣接する埋込領域２６ａ、２６ｂからドレイン層１２内に広がった空乏層が互いに接すると、埋込領域２６ａ、２６ｂと埋込領域２６ａ、２６ｂの間のドレイン層１２は全部空乏化する。
【００７３】
他方、横方向に広がった空乏層が充填領域２５1〜２５3に達すると、充填領域２５1〜２５3内部にも空乏層が広がり、また、充填領域２５1〜２５3からドレイン層１２内に空乏層が広がる。
そして、隣接する充填領域２５1〜２５3と充填領域２５1〜２５3の間と、最内周の充填領域２５1とリング溝内の埋込領域２６ｂの間のドレイン層１２も空乏化している。
【００７４】
この状態よりも高い電圧が印加されると、埋込領域２６ａ、２６ｂ及び充填領域２５1〜２５3の下方へさらに空乏層が広がる。
【００７５】
上述したように、ドレイン層１２と接する部分の面積は、各充填領域２５1〜２５3の方が各埋込領域２６ａ、２６ｂよりも大きくなっているので、ベース領域３３とその周辺を活性領域とし、各充填領域２５1〜２５3が設けられた部分を耐圧領域とすると、耐圧領域のアバランシェ耐圧は、活性領域のアバランシェ耐圧よりも大きくなる。
【００７６】
従って、活性領域では、各充填領域２５1〜２５3が設けられた部分よりも早くアバランシェブレークダウンする。このとき電流は充填領域２５1〜２５3が設けられた部分ではなく活性領域に流れるが、活性領域では電流の流れる経路が決まっており、電流集中が生じないので、電流集中により素子は破壊しにくくなっている。
【００７７】
なお、本実施形態では、各充填領域２５1〜２５3の各リング内周には、浅い第二導電型不純物拡散層からなる中継拡散領域３４がそれぞれ設けられている。ここでは、各中継拡散領域３４は、各充填領域２５1〜２５3のリング内周及びリング外周に直接接触して配置されている。
【００７８】
互いに隣接する充填領域２５1〜２５3の間に挟まれたエピタキシャル層１２の幅は、中継拡散領域３４が設けられた部分の方が、中継拡散領域３４が設けられていない部分よりも短くなっている。各充填領域２５1〜２５3から空乏層が広がると、ドレイン層１２の幅が短くなっている部分は、幅が長い部分よりも早く空乏化するので、中継拡散領域３４が設けられた部分は、中継拡散領域３４が設けられていない部分が空乏化する電圧よりも低い電圧で空乏化し、浮遊電位状態にあった充填領域２５1〜２５3の電位状態を早く安定にすることができる。これらの中継拡散領域３４はリング内周に部分的に配置されているが、リング内周や外周の全周に配置してもよい。あるいは、設けなくともよい。
【００７９】
また、上述した実施形態では、トランジスタとしてＭＯＳＦＥＴを構成したが、本発明のトランジスタはこれに限られるものではなく、例えば、第一導電型のドレイン層を第二導電型の半導体の上に形成することで得られるＩＧＢＴ(Insulated gate bipolar transistor)を構成してもよい。
【００８０】
ＩＧＢＴ型のトランジスタには、ｐｎ接合ＩＧＢＴ型トランジスタと、ショットキー接合ＩＧＢＴ型トランジスタとがある。
図２８(ａ)、(ｂ)の符号２は、本発明のｐｎ接合ＩＧＢＴ型トランジスタを示している。
【００８１】
このトランジスタ２は、ドレイン層１２が、ドレイン層１２とは反対の導電型である第二導電型のコレクタ層１１’上に配置されていること以外は、上記実施例のトランジスタ１と同じ構造である。
【００８２】
コレクタ層１１’はドレイン層１２との間でｐｎ接合を形成しており、トランジスタ２が導通するときに、そのｐｎ接合が順バイアスされ、コレクタ層１１’からドレイン層１２内に少数キャリアが注入され、導通抵抗が低下するようになっている。
図２８(ａ)、(ｂ)の符号７２はコレクタ層１１’とオーミック接合を形成するコレクタ電極膜である。
【００８３】
次に、図２９(ａ)、(ｂ)の符号３は、ショットキー接合ＩＧＢＴ型の本発明のトランジスタを示している。符号１２'は、第一導電型の低濃度層を表す。
このトランジスタ３では、処理基板１０の裏面が研磨され、低濃度層１２'表面が露出された状態でショットキー電極膜７３が低濃度層１２'表面に形成されている。
【００８４】
ショットキー電極膜７２の低濃度層１２'と接触する部分はクロム等で構成されており、低濃度層１２'とショットキー電極膜７３との間にはショットキー接合が形成されている。
【００８５】
そのショットキー接合の極性は、トランジスタ３が導通する際に順バイアスされる極性であり、ショットキー接合が順バイアスされることにより、ショットキー電極膜７３から低濃度層１２'内に少数キャリアが注入され、導通抵抗が低減されるようになっている。
【００８６】
次に、図３０は、本発明のダイオード４の一例の拡散構造を示す平面図である。
このダイオード４は、複数本の第一の深穴２２ａと、第一の深穴２２ａを同心状に取り囲むリング形状の複数本の第二の深穴２３1〜２３4が、第一導電型の低濃度層１３に形成されている。
【００８７】
図３１(ａ)は、図３０のG−G線切断面図であり、図３１(ｂ)は、H−H線切断面図である。
第一、第二の深穴２２ａ、２３1〜２３4の内部には、エピタキシャル成長によって形成されたシリコン単結晶から成る第二導電型の第一、第二の充填領域２４ａ、２５1〜２５4が配置されている。
【００８８】
第一の充填領域２４ａの上部は、低濃度層１３と同じ高さであり、第一の充填領域２４ａの間に露出する低濃度層１３の表面と第一の充填領域２４ａの表面には、ショットキー電極膜７５が形成されている。
このショットキー電極膜７５の、少なくとも低濃度層１３や第一の充填領域２４ａと接触する部分は、低濃度層１３とショットキー接合を形成し、第一の充填領域２４ａとはオーミック接合を形成する材料である。
【００８９】
他方、第一の深穴２２ａが位置する領域を取り囲む領域には、第二の深穴２３1〜２３4の上部位置に、浅穴８２1〜８２4を有する絶縁膜４３が配置されている。
第二の充填領域２５1〜２５4は、浅穴８２1〜８２4内にも形成されており、第二の充填領域２５1〜２５4の上部が絶縁膜４３と同じ高さにされている。
低濃度層１３は、第一導電型の単結晶基板１１の片面上にエピタキシャル成長法によって形成されている。単結晶基板１１の反対側の面には、単結晶基板１１とオーミック接合を形成する裏面電極７６が形成されている。
【００９０】
第二の充填領域２５1〜２５4はリング形状であり、その内周側のみ、又は内周側と外周側の両方には、第二導電型の中継拡散領域３４が配置されている。ここでは、中継拡散領域３４はリング形状であり、第二の充填領域２５1〜２５4の間に位置するものは、隣接する第二の充填領域２５1〜２５4のいずれか一方に接触され、隣接する第二の充填領域２５1〜２５4の両方には接触しないようになっている。
【００９１】
ショットキー電極膜７５は第二の充填領域２５1〜２５4に接触しておらず、従って、第二の充填領域２５1〜２５4同士は互いに電気的に分離されている。
図３１(ｂ)の符号６３は、シリコン酸化膜等の絶縁膜から成る保護膜であり、第二の充填領域２５1〜２５4の上部は、この保護膜６３によって覆われている。
【００９２】
低濃度層１３とショットキー電極膜７５との間のショットキー接合は、ショットキー電極膜７５をアノード電極として正電圧を印加し、裏面電極７６をカソード電極として負電圧を印加したときに順バイアスされる極性であり、ショットキー接合が順バイアスされる向きの電圧は、第一の充填領域２４ａと低濃度層１３の間に形成されるｐｎ接合も順バイアスする。
【００９３】
但し、ｐｎ接合が順バイアスされて電流が流れ始める電圧の方が、ショットキー接合が順バイアスされて電流が流れ始める電圧よりも大きいため、ショットキー電極膜７５と裏面電極７６の間は、ショットキー接合だけを通って電流が流れる。
【００９４】
逆に、ショットキー電極膜７５に負電圧、裏面電極７６に正電圧を印加すると、ショットキー接合とｐｎ接合は、両方とも逆バイアスされ、電流は流れなくなる。
この状態では、ショットキー電極膜７５と低濃度層１３の間のショットキー接合と、第一の充填領域２４ａと低濃度層１３間のｐｎ接合から低濃度層１３内に空乏層が広がる。
【００９５】
その空乏層が第二の充填領域２５1〜２５4や中継拡散領域３４に到達すると、第二の充填領域２５1〜２５4や中継拡散領域３４から外側に向けて空乏層が広がる。
【００９６】
ここで、上記トランジスタ１〜３と同様に、本発明のダイオード４でも、絶縁層４３に形成された浅穴８２1〜８２4内にも第二の充填領域２５1〜２５4が充填されており、その部分にも空乏層が広がるため、第一の充填領域２４ａの耐圧よりも、その周囲の領域の耐圧の方が高くなっており、信頼性が高くなっている。
【００９７】
なお、このダイオード４では、ショットキー電極膜７５がアノード電極であり、裏面電極７６がカソード電極であったが、本発明のダイオードは、ショットキー電極膜がカソード電極、裏面電極がアノード電極であるような場合も含まれる。
【００９８】
また、上述したトランジスタ１〜３とダイオード４では、第一導電型がｎ型であり、第二導電型がｐ型であったが、それとは逆に、第一導電型をｐ型とし、第二導電型をｎ型とした場合のトランジスタやダイオードも本発明に含まれる。
また、本発明の半導体は、シリコンに限定されるものではなく、Ｇｅ等の他の半導体やＧａＡｓ等の化合物半導体も含まれる。
【００９９】
【発明の効果】
ガードリングの耐圧が活性領域の耐圧より高いトランジスタが得られる。
【図面の簡単な説明】
【図１】本発明の一実施形態のトランジスタの断面図であって、ソース領域を通り、表面と平行な面で処理基板を切断した断面図
【図２】(ａ)：図１のＡ−Ａ線断面図
(ｂ)：図１のＢ−Ｂ線断面図
【図３】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第一の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第一の断面図
【図４】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第二の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第二の断面図
【図５】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第三の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第三の断面図
【図６】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第四の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第四の断面図
【図７】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第五の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第五の断面図
【図８】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第六の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第六の断面図
【図９】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第七の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第七の断面図
【図１０】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第八の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第八の断面図
【図１１】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第九の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第九の断面図
【図１２】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十の断面図
【図１３】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十一の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十一の断面図
【図１４】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十二の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十二の断面図
【図１５】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十三の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十三の断面図
【図１６】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十四の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十四の断面図
【図１７】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十五の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十五の断面図
【図１８】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十六の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十六の断面図
【図１９】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十七の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十七の断面図
【図２０】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十八の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十八の断面図
【図２１】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十九の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十九の断面図
【図２２】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第二十の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第二十の断面図
【図２３】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第二十一の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第二十一の断面図
【図２４】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第二十二の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第二十二の断面図
【図２５】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第二十三の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第二十三の断面図
【図２６】本発明の実施形態に係る製造工程を説明する第一の平面図
【図２７】本発明の実施形態に係る製造工程を説明する第二の平面図
【図２８】(ａ)、(ｂ)：本発明のｐｎ接合型ＩＧＢＴの一例の拡散構造を説明するための断面図
【図２９】(ａ)、(ｂ)：本発明のショットキー接合型ＩＧＢＴの一例の拡散構造を説明するための断面図
【図３０】本発明のダイオードの一例の拡散構造を説明するための平面図
【図３１】(ａ)、(ｂ)：本発明のダイオードの一例の拡散構造を説明するための断面図
【図３２】従来のトランジスタの断面図であって、ソース領域を通り、表面と平行な面で処理基板を切断した断面図
【図３３】(ａ)：図３２のＸ−Ｘ線断面図
(ｂ)：図３２のＹ−Ｙ線断面図
【符号の説明】
１〜３……トランジスタ
４……ダイオード
１０……処理基板
１１……単結晶基板
１２……ドレイン層
１３……低濃度層
２２ａ……第一の深穴
２３1〜２３3……第二の深穴
２５1〜２５3……充填物
２６ａ、２６ｂ……埋込領域
３３……ベース領域
５７……ゲート絶縁膜
５５ａ、５５ｂ……ゲート電極プラグ
６６……ソース領域
【発明の属する技術分野】
本発明は半導体装置に係り、特に、半導体結晶がエピタキシャル成長された構造を有するトランジスタとダイオードに関する。
【０００２】
【従来の技術】
図３２は、従来のトランジスタ１０１の断面図であって、後述するソース領域を通り、表面と平行な面で処理基板を切断した断面図を示している。図３３(ａ)は図３２のＸ−Ｘ線断面図を示し、図３３(ｂ)は図３２のＹ−Ｙ線断面図を示している。
【０００３】
このトランジスタ１０１は、トレンチ型パワーＭＯＳＦＥＴであり、Ｎ+型不純物がシリコン単結晶中に高濃度にドープされた処理基板１１１と、該処理基板１１１上にエピタキシャル成長法によって形成されたＮ-型のシリコンエピタキシャル層から成るドレイン層１１２とを有している。符号１１０は、処理基板１１１とドレイン層１１２とを有する処理基板を示している。
【０００４】
処理基板１１０の表面はエッチングされ、矩形リング状のリング穴が形成されている。
【０００５】
リング穴のリング内周より内側の処理基板１１０表面には、ｐ型のベース領域１３３が形成されており、該ベース領域１３３内部の表面近傍に、Ｐ+型のオーミック領域１６５と、Ｎ+型のソース領域１６６とが複数形成されている。
【０００６】
ソース領域１６６の間の位置では、処理基板１１０表面が帯状にエッチングされ、細溝が形成されている。
【０００７】
細溝と、上述したリング穴の底部には、ドレイン層と逆導電型の半導体充填物からなる埋め込み部１２６ａ、１２６ｂがそれぞれ形成されている。各埋め込み部１２６ａ、１２６ｂの上端部は、ベース領域１３３とドレイン層１１２の境界より下方に位置しており、細溝とリング穴とは、各埋め込み部１２６ａ、１２６ｂが形成されたことでそれぞれの深さが浅くなっている。
【０００８】
浅くなった細溝とリング穴の内周面には、それぞれゲート絶縁膜１５７が形成されており、細溝と、リング穴の内部には、ゲート絶縁膜によって処理基板１１０とは絶縁された状態で、ポリシリコンが充填され、そのポリシリコンによってゲート電極プラグ１５５ａ、１５５ｂがそれぞれに形成されている。
【０００９】
各ゲート電極プラグ１５５ａ、１５５ｂは、金属薄膜から成る不図示のゲート電極膜によって互いに接続されている。
【００１０】
ソース領域１６６とオーミック領域１６５の表面には、金属薄膜から成るソース電極膜１６７が形成されている。ゲート電極プラグ１５５ａ、１５５ｂの上には層間絶縁膜１６３が形成されており、この層間絶縁膜１６３により、ソース電極膜１６７とゲート電極プラグ１５５ａ、１５５ｂとは電気的に絶縁されている。
【００１１】
処理基板１１０のリング穴より外側の部分には、矩形リング状のガードリング部１２５1〜１２５3が複数設けられている。各ガードリング部１２５1〜１２５3は、処理基板１１０の表面に、ドレイン層１１２と逆導電型のｐ型不純物が拡散されることで形成されており、互いに同心状に配置されている。
【００１２】
処理基板１１０の裏面、即ち、処理基板１１１のソース電極膜１６７が形成されている表面と反対側の面にはドレイン電極膜１７０が形成されている。
【００１３】
かかるトランジスタ１０１で、ソース電極膜１６７を接地電位に接続し、ドレイン電極膜に正電圧を印加した状態で、各ゲート電極プラグ１５５ａ、１５５ｂにしきい値電圧以上の大きさの正電圧を印加すると、チャネル領域(ベース領域１３３とゲート絶縁膜１５７の界面)にｎ型の反転層が形成され、ソース領域１６６とドレイン層１１２とが反転層によって接続され、ドレイン層１１２からソース領域１６６に向けて電流が流れる。この状態では、トランジスタ１０１は導通状態にある。
【００１４】
その状態から、各ゲート電極プラグ１５５ａ、１５５ｂをソース電位と同じ電位にすると、反転層は消滅し、電流は流れなくなる。この状態ではトランジスタ１０１は遮断状態にある。
【００１５】
トランジスタ１０１が遮断状態にあり、ドレイン電極膜１７０とソース電極膜１６７の間に大きな電圧が印加された状態では、ベース領域１３３とドレイン層１１２とで構成されるＰＮ接合が逆バイアスされ、ｐ型のベース領域１３３内とｎ型のドレイン層１１２内に空乏層が広がる。広がった空乏層の端部が各ゲート電極プラグ１５５ａ、１５５ｂ下部に配置された埋め込み部１２６ａ、１２６ｂと各ガードリング部１２５1〜１２５3に接すると、ベース領域１３３と埋め込み部１２６ａ、１２６ｂとが空乏層で接続されるとともに、ベース領域１３３とガードリング部１２５1〜１２５3が空乏層で接続され、浮遊電位にあった各埋め込み部１２６ａ、１２６ｂ及びガードリング部１２５1〜１２５3の電位が安定し、各埋め込み部１２６ａ、１２６ｂ及びガードリング部１２５1〜１２５3からもドレイン層１１２内部に空乏層が広がる。
【００１６】
各ガードリング部１２５1〜１２５3は拡散で形成されているので、耐圧を上げるために各ガードリング部１２５1〜１２５3を深く形成しようとすると、それぞれの幅もまた大きくなってしまい、素子の面積が大きくなってしまう。
【００１７】
逆に、各ガードリング部１２５1〜１２５3を浅く形成すると、高電圧の逆バイアスが印加されたときに、各埋め込み部１２６ａ、１２６ｂとドレイン層１１２との間のＰＮ接合はブレークダウンせず、各ガードリング部１２５1〜１２５3とドレイン層１１２との間のＰＮ接合がブレークダウンしてしまう。
【００１８】
各ガードリング部１２５1〜１２５3とドレイン層１１２との間のＰＮ接合の面積は、埋め込み部１２６ａ、１２６ｂとドレイン層１１２との間のＰＮ接合の面積に比べて小さいので、その小さい面積内をブレークダウン電流が流れると素子が破壊しやすいという問題がある。
【００１９】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、低抵抗高耐圧の半導体装置を提供することにある。
【００２０】
【課題を解決するための手段】
請求項１記載の発明は、片面に第一導電型のドレイン層が配置された処理基板と、前記処理基板の前記ドレイン層側に設けられた第一の深穴と、前記複数の第一の深穴を同心状に取り囲むように配置されたリング状の複数の第二の深穴と、前記第一の深穴の側面の少なくとも一部に配置されたゲート絶縁膜と、前記第一の深穴内に配置され、前記ゲート絶縁膜と接触されたゲート電極プラグと、前記ドレイン層の内部の前記ゲート絶縁膜と接触する位置に設けられ、底面が前記第一の深穴よりも浅い第二導電型のベース領域と、前記ベース領域の内部の表面側であって、前記ゲート絶縁膜と接触する位置に設けられ、前記ベース領域によって前記ドレイン領域とは非接触の第一導電型のソース領域とを有し、前記ゲート電極プラグに電圧を印加し、前記ベース領域の前記ゲート絶縁膜と接する部分を第一導電型に反転させて反転層を形成すると、前記ソース領域と前記ベース領域の底面下に位置する前記ドレイン層とが前記反転層によって接続されるように構成されたトランジスタであって、前記第二の深穴内には、第二導電型の充填領域が配置され、前記処理基板上には絶縁膜が配置され、前記絶縁膜の前記第二の深穴の上部には、前記第二の深穴と同じ平面形状の第二の浅穴が配置され、前記第二の深穴と前記第二の浅穴の内部には前記充填領域が配置され、前記第一の深穴内部の前記ゲート電極プラグよりも下方位置には、前記ゲート電極プラグと絶縁された状態で、第二導電型の半導体から成る埋込領域が配置されたトランジスタである。
請求項２記載の発明は、前記埋込領域の深さ方向の長さよりも、前記充填領域の深さ方向の長さの方が長くされた請求項１記載のトランジスタである。
請求項３記載の発明は、前記充填領域と前記埋込領域を構成する前記第二導電型の半導体は、同じ形成工程で形成された請求項１又は請求項２のいずれか１項記載のトランジスタである。
請求項４記載の発明は、第二導電型の拡散領域から成り、前記充填領域よりも浅い中継拡散領域が、前記充填領域と前記充填領域の間に、隣接する前記充填領域の一方に接触し両方には接触しないように配置された請求項１乃至請求項３のいずれか１項記載のトランジスタである。
請求項５記載の発明は、前記第二の深穴は、前記第一の深穴と同じエッチング工程で掘削されて形成された請求項１乃至請求項４のいずれか１項記載のトランジスタである。
請求項６記載の発明は、片面に第一導電型の低濃度層が配置された処理基板と、前記処理基板の前記低濃度層側に設けられた第一の深穴と、前記複数の第一の深穴を同心状に取り囲むように配置されたリング状の複数の第二の深穴と、前記第一の深穴内に配置された第二導電型の第一の充填領域と、前記低濃度層と前記第一の充填領域と接触して配置され、前記低濃度層とはショットキー接合を形成し、前記第一の充填領域とはオーミック接合を形成するショットキー電極とを有するダイオードであって、前記第二の深穴内には第二導電型の第二の充填領域が配置され、前記ショットキー電極は前記第二の充填領域とは非接触にされ、前記第二の深穴上に浅穴が設けられた絶縁膜を有し、前記第二の深穴と前記浅穴内には前記第二の充填領域が配置されたダイオードである。
請求項７記載の発明は、第二導電型の拡散領域から成り、前記第一、第二の充填領域よりも浅い中継拡散領域が、前記第二の充填領域と前記第二の充填領域の間に、隣接する前記充填領域の一方に接触し両方には接触しないように配置された請求項６記載のダイオードである。
請求項８記載の発明は、片面に第一導電型のドレイン層が配置された処理基板と、前記処理基板の前記ドレイン層側に設けられた第一の深穴と、前記複数の第一の深穴を同心状に取り囲むように配置されたリング状の複数の第二の深穴と、前記第一の深穴の側面の少なくとも一部に配置されたゲート絶縁膜と、前記第一の深穴内に配置され、前記ゲート絶縁膜と接触されたゲート電極プラグと、前記ドレイン層の内部の前記ゲート絶縁膜と接触する位置に設けられ、底面が前記第一の深穴よりも浅い第二導電型のベース領域と、前記ベース領域の内部の表面側であって、前記ゲート絶縁膜と接触する位置に設けられ、前記ベース領域によって前記ドレイン領域とは非接触の第一導電型のソース領域とを有し、前記ゲート電極プラグに電圧を印加し、前記ベース領域の前記ゲート絶縁膜と接する部分を第一導電型に反転させて反転層を形成すると、前記ソース領域と前記ベース領域の底面下に位置する前記ドレイン層とが前記反転層によって接続されるように構成され、前記第二の深穴内には、第二導電型の充填領域が配置され、前記処理基板上には絶縁膜が配置され、前記絶縁膜の前記第二の深穴の上部には、前記第二の深穴と同じ平面形状の第二の浅穴が配置され、前記第二の深穴と前記第二の浅穴の内部には前記充填領域が配置され、前記第一の深穴内部の前記ゲート電極プラグよりも下方位置には、前記ゲート電極プラグと絶縁された状態で、第二導電型の半導体から成る埋込領域が配置されたトランジスタを製造する製造方法であって、第一導電型のドレイン層の表面から部分的に不純物を拡散し、前記ベース領域を形成する工程と、前記ベース領域と、前記ベース領域の周囲の上に絶縁膜を形成する工程と、前記絶縁膜をパターニングし、前記ベース領域上に第一の浅穴を配置し、前記ベース領域の周囲の位置に、第二の浅穴を配置する工程と、前記パターニングされた絶縁膜をマスクとし、第一、第二の浅穴底面の前記ベース領域と前記ドレイン層とをエッチングし、前記ベース領域よりも深い第一、第二の深穴を形成する工程と、前記第一、第二の深穴と前記第一、第二の浅穴の内部に第二導電型の半導体から成る充填物を成長させる工程と、前記第二の深穴と前記第二の浅穴内に前記充填物を残しながら、前記第一の深穴の上部と前記第一の浅穴内の前記充填物を除去し、前記充填物の残存部分により、上部が前記ベース領域よりも下方に位置する埋込領域を形成する工程と、前記第一の深穴の前記埋込領域よりも上方に位置する側面にゲート絶縁膜を形成する工程と、を有するトランジスタの製造方法である。
請求項９記載の発明は、前記ベース領域を構成する不純物の拡散と一緒に、前記第二の深穴が形成される領域に第二導電型の不純物を拡散し、前記ベース領域と同じ深さで前記充填領域と接触する中継拡散領域を、隣接する前記充填領域の一方に接触し両方には接触しないように形成する請求項８記載のトランジスタの製造方法である。
【００２１】
以下で図面を参照し、本発明の実施形態について説明する。
図１は、本発明の一実施形態のトランジスタの断面図であって、後述するソース領域を通り、表面と平行な面で処理基板を切断した断面図を示している。図２(ａ)は図１のＡ−Ａ線断面図を示し、図２(ｂ)は図１のＢ−Ｂ線断面図を示している。図１、図２(ａ)、(ｂ)の符号１に、本発明の一実施形態のトランジスタを示す。
【００２２】
最初に、本発明の一実施形態のトランジスタ１の製造工程について説明する。図３(ａ)〜図２５(ａ)は、図１のＡ−Ａ線断面に相当する部分の製造工程を説明する断面図であり、図３(ｂ)〜図２５(ｂ)は、図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する断面図である。
【００２３】
まず、図３(ａ)、(ｂ)を参照し、符号１０は、下記製造工程を適用し、トランジスタ１のパターンを複数形成するための処理基板であり、シリコン単結晶から成る単結晶基板１１と、該単結晶基板１１表面にシリコンがエピタキシャル成長されて成るドレイン層１２とを有している。この処理基板１０は、本発明に用いられる半導体基板の一例であり、本実施例では、ｎ型を第一導電型、ｐ型を第二導電型として説明する。単結晶基板１１と、ドレイン層１２はともに第一導電型のものを用いている。
【００２４】
このドレイン層１２の表面には、複数の開口８０ａ、８０ｂ1〜８０ｂ3を有するシリコン酸化膜４１が形成されている。
【００２５】
これらの開口８０ａ、８０ｂ1〜８０ｂ3のうち、符号８０ａは、処理基板１０の中央位置に位置し、平面形状が四角形の大きな開口を示しており、符号８０ｂ1〜８０ｂ3は、大きな開口８０ａの外側の所定位置に配置された複数の小さな開口を示している。各開口８０ａ、８０ｂ1〜８０ｂ3の底部には、ドレイン層１２が露出している。
【００２６】
上記のような処理基板１０の表面にボロンなどの第二導電型の不純物を照射すると、シリコン酸化膜４１がマスクとなり、各開口８０ａ、８０ｂ1〜８０ｂ3の底部で露出するドレイン層１２の内部表面に第二導電型の不純物が注入され、図４(ａ)、(ｂ)に示すように、ドレイン層１２内部表面位置に、各開口８０ａ、８０ｂ1〜８０ｂ3の平面形状と同じ平面形状である第二導電型の注入層３１が形成される。
【００２７】
次いで、熱酸化処理すると、第二導電型の注入層３１内の不純物が拡散され、第二導電型の拡散領域が形成される。図５(ａ)、(ｂ)の符号３３は、その第二導電型の拡散領域のうちの、大きな開口８０ａの底面下に形成されたベース領域３３であり、符号３２は、小さな開口８０ｂ1〜８０ｂ3の底面下に形成され、ドレイン層１２の内部表面に点在する第二導電型の点在領域を示している。
【００２８】
ベース領域３３と点在領域３２の底面は単結晶基板１１には達しておらず、ドレイン層１２内に位置している。従って、ベース領域３３と点在領域３２とは、ドレイン層１２とＰＮ接合を形成している。
【００２９】
他方、ベース領域３３と点在領域３２の表面は、処理基板１０の表面に露出しているが、ベース領域３３と点在領域３２を形成したときの熱処理により、ベース領域３３の表面と点在領域３２の表面を含む処理基板１０の全表面にシリコン酸化膜から成る絶縁膜４３が形成される。
この絶縁膜４３は熱酸化処理の他、ＣＶＤ方によっても形成することができ、シリコン酸化膜の他、シリコン窒化膜によて構成してもよい。
【００３０】
次いで、絶縁膜４３をパターニングする。図２６は、そのパターニングして絶縁膜４３の平面形状を説明するための平面図であり、図６(ａ)、(ｂ)は、図２６のＣ−Ｃ線断面図とＤ−Ｄ線断面図である。
【００３１】
図６、図２６の符号８１ａは、絶縁膜４３のパターニングによって形成された開口のうち、ベース領域３３が位置する部分の上に形成された複数個の第一の開口を示している。
【００３２】
これらの第一の浅穴８１ａは長方形形状であり、互いに平行且つ等間隔であって、ベース領域３３の縁よりも内側に配置されている。第一の浅穴８１ａの長さはベース領域３３の長さよりも短く、従って、第一の浅穴８１ａの底面には、ベース領域３３の表面が露出されている。
【００３３】
また、同図の符号８１ｂは、ベース領域３３の縁上に位置し、四角リング形状のリング浅穴８１ｂを示している。このリング浅穴８１ｂの底面には、ベース領域３３の縁部分が位置しており、従って、リング浅穴８１ｂの底面には、ベース領域３３とドレイン層１２の境界で構成されるＰＮ接合の処理基板１０の表面に位置する部分が位置している。
換言すれば、リング浅穴８１ｂの内周側にはベース領域３３の表面が露出し、外周側にはドレイン層１２の表面が露出している。
【００３４】
また、同図の符号８２1〜８２3は、第一の浅穴８１ａとリング浅穴８１ｂを取り囲んで同心状に配置された四角リング状の複数個の第二の浅穴を示している。
【００３５】
第二の浅穴８２1〜８２3は、同じ幅であって、等間隔に配置されており、点在領域３２は、第二の浅穴８２1〜８２3の底面下に位置するようになっている。そして、１個の第二の浅穴８２1〜８２3の底面には、少なくとも１個の点在領域３２が位置している。
点在領域３２は、第二の浅穴８２1〜８２3の外側と内側の両方、又は内側にはみ出る大きさである。
【００３６】
次に、絶縁膜４３をマスクにして、第一の浅穴８１ａと、リング浅穴８１ｂと第二の浅穴８２1〜８２3の底面に露出する処理基板１０を所定時間エッチング処理すると、図７(ａ)、(ｂ)に示すように、第一の浅穴８１ａとリング浅穴８１ｂと第二の浅穴８２1〜８２3の底面下に、第一の深穴２２ａとリング深穴２２ｂと第二の深穴２３1〜２３3とがそれぞれ形成される。
【００３７】
第一の深穴２２ａとリング深穴２２ｂと第二の深穴２３1〜２３3の平面形状は、それらの深穴２２ａ、２２ｂ、２３1〜２３3を形成した第一の浅穴８１ａ、リング浅穴８１ｂ、第二の浅穴８２1〜８２3と同じである。
第一の浅穴８１ａとリング浅穴８１ｂの幅は、第二の浅穴８２1〜８２3の幅と等しくされている。そのため、各深穴２２ａ、２２ｂ、２３1〜２３3の幅は等しくなっている。
【００３８】
各深穴２２ａ、２２ｂ、２３1〜２３3は、同じエッチング工程で一緒に形成されるため、深さは互いに略等しくなっており、エッチング時間を調節することにより、各深穴２２ａ、２２ｂ、２３1〜２３3の底面は、ドレイン層１２の内部であって、ベース領域３３や点在領域３２の拡散深さよりも深くされている。
【００３９】
ベース領域３３の外周部分は、リング深穴２２ｂによって削り取られた状態になっており、その結果、ベース領域３３は一定深さになっている。従って、ベース領域３３とドレイン層１２とのｐｎ接合は、プレーナ接合の部分だけが残されている。
【００４０】
第二の深穴２３1〜２３3は、点在領域３２の中央部分、又は外周部分を削り取っており、残った部分を中継拡散領域として符号３４を付すと、第二の深穴２３1〜２３3のうちの最外周に位置する第二の深穴２３3では、その第二の深穴２３3の内周と接した位置に中継拡散領域３４が形成されており、他の第二の深穴２３1、２３2では、内周に接した位置と外周に接した位置の両方の位置にそれぞれ中継拡散領域３４が形成されている。
【００４１】
要するに、この例では、最外周を除く位置の第二の深穴２３1、２３2では、内周と外周の両方にそれぞれ中継拡散領域３４が形成されているが、最外周の第二の深穴２３3では、内周に接する位置にだけ中継拡散領域３４が形成されている。
【００４２】
第二の深穴２３1〜２３3を横断する方向の各中継拡散領域３４の幅は互いに等しくなっている。また、第二の深穴２３1〜２３3の間に位置する中継拡散領域３４は、隣接する第二の深穴２３1〜２３3のいずれか一方に接触するようになっており、従って、隣接する第二の深穴２３1〜２３3の両方には接触しないようになっている。
【００４３】
次いで、上記のような処理基板１０をＣＶＤ装置内に搬入し、高温に加熱してシリコンの原料ガスと第二導電型の不純物を含有する添加ガスとを導入すると、図８(ａ)、(ｂ)に示すように、各深穴２２ａ、２２ｂ、２３1〜２３3の底面と内周面に、第二導電型の不純物が添加されたシリコン単結晶から成る充填物２４ａ、２４ｂ、２５1〜２５3がエピタキシャル成長し始める。
【００４４】
各深穴２２ａ、２２ｂ、２３1〜２３3の内部が完全に充填物２４ａ、２４ｂ、２５1〜２５3によって充填され、その上端部が絶縁膜４３の表面よりも上方に突き出されたところでエピタキシャル成長を終了させる。
ここで、充填物２４ａ、２４ｂ、２５1〜２５3の底面と側面は、各深穴２２ａ、２２ｂ、２３1〜２３3の底面と内周面にそれぞれ接触している。
【００４５】
次いで、図９(ａ)、(ｂ)に示すように、充填物２４ａ，２４ｂ、２５1〜２５3をエッチングし、絶縁膜４３の表面よりも上方の部分を除去した後、図１０(ａ)、(ｂ)に示すように、絶縁膜４３や充填物２４ａ，２４ｂ、２５1〜２５3の表面に、シリコン酸化膜から成るマスク酸化膜４４を成膜する。
【００４６】
次いで、図１１(ａ)、(ｂ)に示すように、マスク酸化膜４４をパターニングして、第一の浅穴８１ａ及び第一の深穴２２ａ内に位置する充填物２４ａと、リング浅穴８１ｂ及びリング深穴２２ｂ内に位置する充填物２４ｂの表面を露出させる。符号８３ａ、８３ｂは、充填物２４ａ、２４ｂを露出させる開口を示している。なお、第一の浅穴８１ａ間表面のマスク酸化膜４４も除去し、絶縁膜４３を露出させてもよい。マスク酸化膜４４は、ＣＶＤ法や熱酸化法で形成することができる。
このとき、第一の浅穴８２1〜８２3内及び第二の深穴２３1〜２３3内の充填物２５1〜２５3の上部にはマスク酸化膜４４が配置されており、充填物２５1〜２５3の上部は露出されていない。
【００４７】
その状態で充填物２４ａ、２４ｂのエッチングを行うと、図１２(ａ)、(ｂ)に示すように、充填物２４ａ、２４ｂのうちの、第一の浅穴８１ａの内部とリング浅穴８１ｂの内部に位置する部分と、その下方に位置する第一の深穴２２ａの内部とリング深穴２２ｂの内部の上部を除去し、充填物２４ａ、２４ｂの残存部分により、第一の深穴２２ａとリング深穴２２ｂの内部の底面上に、埋込領域２６ａ、２６ｂをそれぞれ形成する。この埋込領域２６ａ、２６ｂの上端部は、ベース領域３３の深さよりも深くする。
【００４８】
他方、第二の浅穴８２1〜８２3の内部と第二の深穴２３1〜２３3の内部に位置する充填物２５1〜２５3はエッチングされず、充填物２５1〜２５3によって充填領域が形成される。この充填領域にも充填物と同じ符号２５1〜２５3を付す。第二の浅穴及び深穴８２1〜８２3、２３1〜２３3と、充填領域２５1〜２５3とでガードリングが形成される。
【００４９】
充填物２４ａ、２４ｂの上部がエッチングされ、埋込領域２６ａ、２６ｂが形成されると、エッチングされた部分は穴になるから、その穴をゲート穴２８ａ、２８ｂとすると、ゲート穴２８ａ、２８ｂは、第一の深穴２２ａの上部とリング深穴２２ｂの上部に位置しており、その底面は、埋込領域２６ａ、２６ｂの上端部によって構成されている。
エッチングが均一に行われると、各ゲート穴２８ａ、２８ｂの深さは同じになる。
【００５０】
次いで、マスク酸化膜４４をエッチングによって除去し、充填領域２５1〜２５3の表面が露出させた後、充填領域２５1〜２５3及びその周囲を図示しないレジストで被覆し、そのレジストをマスクにしてベース領域３３上の絶縁膜４３をエッチングして除去すると、図１３(ａ)、(ｂ)に示すように、ベース領域３３の表面が露出する。
【００５１】
レジスト膜の除去後、熱酸化処理をすると、図１４(ａ)、(ｂ)に示すように、各ゲート穴２８ａ、２８ｂの内部側面及び底面と、処理基板１０の表面と、絶縁膜４３の表面とに熱酸化膜５１が形成される。
【００５２】
次いで、処理基板１０の、各ゲート穴２８ａ、２８ｂの開口が位置する側の面の熱酸化膜５１表面にポリシリコンを堆積させると、図１５(ａ)、(ｂ)に示すように、処理基板１０表面上の熱酸化膜５１上にポリシリコン薄膜５３が形成されるとともに、各ゲート穴２８ａ、２８ｂ内がポリシリコン薄膜５３で充填される。
【００５３】
その状態から、ポリシリコン薄膜５３を所定量エッチングし、処理基板１０表面の熱酸化膜５１上に位置するポリシリコン薄膜５３と、各ゲート穴２８ａ、２８ｂ内部の上端部分のポリシリコン薄膜５３を除去すると、各ゲート穴２８ａ、２８ｂ内のポリシリコン薄膜５３は互いに分離され、図１６(ａ)、(ｂ)に示すように、各ゲート穴２８ａ、２８ｂの内部が、ポリシリコン薄膜の残存部分で充填され、矩形のゲート穴２８ａ内部には、平面形状が矩形状であってポリシリコン薄膜の残存部分から成る矩形状のゲート電極プラグ５５ａが形成される。それとともに、リング状のゲート穴２８ｂ内には、ポリシリコン薄膜の残存部分から成るリング状のゲート電極プラグ５５ｂが形成される。
【００５４】
次いで、ベース領域３３表面及び絶縁膜４３表面の熱酸化膜５１をエッチングして除去すると、図１７(ｂ)に示すように充填物２５の上端部と絶縁膜４３の表面が露出するとともに、図１７(ａ)に示すようにベース領域３３の表面が露出し、矩形のゲート穴２８ａと、それを取り囲むリング状のゲート穴２８ｂの内部にのみシリコン酸化膜５１が残存する。矩形のゲート穴２８ａとリング状のゲート穴２８ｂの内部にそれぞれ残存した熱酸化膜をゲート絶縁膜とし、それぞれ符号５７ａ、５７ｂに示すと、このゲート絶縁膜５７ａ、５７ｂにより、矩形状のゲート電極プラグ５５ａとリング状のゲート電極プラグ５５ｂは、埋込領域２６ａ、２６ｂから絶縁され、また、ベース領域３３からも絶縁されている。
【００５５】
次に、処理基板１０を熱酸化処理すると、図１８(ａ)、(ｂ)に示すようにベース領域３３とゲート電極プラグ５５ａ、５５ｂと、絶縁膜４３と充填物２５の表面にシリコン酸化膜からなる下地酸化膜５８が形成される。
【００５６】
次いで、図２７の平面図に示すように、下地酸化膜５８の表面に、平面形状が四角リング状のレジスト膜９１と、そのレジスト膜９１の内側に位置し、長方形の複数の矩形のレジスト膜９５を形成する。
【００５７】
リング状のゲート電極プラグ５５ｂは、四角リング状のレジスト膜９１によって覆われている。即ち、四角リング状のレジスト膜９１の内周の縁は、リング状のゲート電極プラグ５５ｂの内周の縁よりも一定距離だけ内側に位置している。
【００５８】
また、矩形状のゲート電極プラグ５５ａは、それぞれ長方形のレジスト膜９５によって覆われている。
【００５９】
四角リング状のレジスト膜９１と、長方形のレジスト膜９５の間に露出する下地酸化膜５８の下層には、ベース領域３３が位置しており、四角リング状と長方形形状のレジスト膜９１、９５をマスクにして、下地酸化膜５８上にボロンを照射すると、レジスト膜９１、９５間から露出した下地酸化膜５８の下方、即ち、ベース領域３３の内部表面にボロンが注入され、第二導電型の高濃度注入領域６０が形成される。その状態を図１９(ａ)、(ｂ)に示す。なお図１９(ａ)、(ｂ)はそれぞれ図２７のＥ−Ｅ線断面図とＦ−Ｆ線断面図に相当する。
【００６０】
次に、レジスト膜９１、９５を除去し、パターニングされたレジスト膜９２をシリコン酸化膜５８の表面に形成する。このレジスト膜９２は、開口８６を有し、この開口８６の底面には下地酸化膜５８が露出しており、露出した下地酸化膜５８の下方には、ゲート絶縁膜５７ａ、５７ｂと第二導電型の高濃度注入領域６０との間のベース領域３３が位置している。レジスト膜９２をマスクにして、処理基板１０の表面に砒素を照射すると、開口８６の底面に露出するベース領域３３の表面に、開口８６と同じ平面形状の第一導電型の注入領域６１が形成される。その状態を図２０(ａ)、(ｂ)に示す。
【００６１】
次いで、レジスト膜９２を除去し、図２１(ａ)、(ｂ)に示すように下地酸化膜５８の表面にＰＳＧ膜６３を成膜する。
【００６２】
次に、熱処理すると、図２２(ａ)、(ｂ)に示すように、第二導電型の高濃度注入領域６０と第一導電型の注入領域６１が熱により拡散して、それぞれに第二導電型のオーミック領域６５と、第一導電型のソース領域６６が形成される。
【００６３】
次いで、図２３(ａ)、(ｂ)に示すように、ＰＳＧ膜６３と下地酸化膜５８をパターニングし、ソース領域６６の一部と、オーミック領域６５とを露出させる。
【００６４】
次に、アルミなどの金属膜を全面に形成した後、パターニングして、図２４(ａ)、(ｂ)に示すようにソース電極膜６７を形成する。ソース電極膜６７は矩形に形成され、その縁部はリング状のゲート電極プラグ５５ｂ上に位置している。
【００６５】
次いで、図２５(ａ)、(ｂ)に示すようにソース電極膜６７が形成された面と反対側の処理基板１０の表面に、クロムなどの金属膜を成膜してドレイン電極膜７０を形成する。以上の工程を経て図１、図２(ａ)、(ｂ)に示すような本発明の一実施形態のトランジスタ１が完成する。
【００６６】
かかるトランジスタ１では、埋込領域２６ａ、２６ｂと充填領域２５1〜２５3の下端部は、同じ高さに位置しているが、充填領域２５1〜２５3の上端部は埋込領域２６ａ、２６ｂの上端部より上方に位置しているので、各埋込領域２６ａ、２６ｂと、各充填領域２５1〜２５3について、空乏層が広がる部分すなわち第一導電型のドレイン層１２と接する部分の面積を比較すると、各充填領域２５1〜２５3の方が各埋込領域２６ａ、２６ｂよりも大きくなっている。
【００６７】
しかも、充填領域２５1〜２５3の上部は絶縁膜４３の浅穴８２1〜８２3内に位置しており、充填領域２５1〜２５3の上端が処理基板１０の表面と同じ高さである場合に比べ、浅穴８２1〜８２3の内部に位置する体積分だけ、充填領域２５1〜２５3の量が多くなっている。空乏層は、第二の浅穴８２1〜８２3の内部に位置する充填領域２５1〜２５3にも広がるため、充填領域２５1〜２５3の上端が処理基板１０の表面と同じ高さである場合に比べ、耐圧が高くなる。
【００６８】
かかるトランジスタ１で、ソース電極膜６７をベース領域３３と共に接地電位に接続し、ドレイン電極膜７０に正電圧を印加した状態で、ゲート電極プラグ５５ａ、５５ｂにしきい値電圧以上の大きさの正電圧を印加すると、チャネル領域(ベース領域３３とゲート絶縁膜５７の界面)に第一導電型の反転層が形成され、ソース領域６６とドレイン層１２とが反転層によって接続され、ドレイン層１２からソース領域６６に向けて電流が流れる。この状態では、トランジスタ１は導通状態にある。
【００６９】
その状態から、各ゲート電極プラグ５５ａ、５５ｂをソース領域６６と同電位にすると、反転層は消滅し、電流は流れなくなる。この状態ではトランジスタ１は遮断状態にある。
【００７０】
トランジスタ１が遮断状態にあり、ベース領域３３とドレイン層１２とで構成されるＰＮ接合が逆バイアスされたとき、第二導電型のベース領域３３内と第一導電型のドレイン層１２内に空乏層が広がる。ベース領域３３はドレイン層１２に比して高濃度なので、空乏層は主としてドレイン層１２内部に広がる。
【００７１】
空乏層がベース領域３３とドレイン層１２との間のＰＮ接合から下方へと広がり、埋込領域２６ａ、２６ｂに接すると、埋込領域２６ａ、２６ｂの内部にも空乏層が広がるようになる。
【００７２】
空乏層が埋込領域２６ａ、２６ｂに達すると埋込領域２６ａ、２６ｂの電位が一定の電位になり、埋込領域２６ａ、２６ｂからドレイン層１２内に向け、空乏層が広がり始め、隣接する埋込領域２６ａ、２６ｂからドレイン層１２内に広がった空乏層が互いに接すると、埋込領域２６ａ、２６ｂと埋込領域２６ａ、２６ｂの間のドレイン層１２は全部空乏化する。
【００７３】
他方、横方向に広がった空乏層が充填領域２５1〜２５3に達すると、充填領域２５1〜２５3内部にも空乏層が広がり、また、充填領域２５1〜２５3からドレイン層１２内に空乏層が広がる。
そして、隣接する充填領域２５1〜２５3と充填領域２５1〜２５3の間と、最内周の充填領域２５1とリング溝内の埋込領域２６ｂの間のドレイン層１２も空乏化している。
【００７４】
この状態よりも高い電圧が印加されると、埋込領域２６ａ、２６ｂ及び充填領域２５1〜２５3の下方へさらに空乏層が広がる。
【００７５】
上述したように、ドレイン層１２と接する部分の面積は、各充填領域２５1〜２５3の方が各埋込領域２６ａ、２６ｂよりも大きくなっているので、ベース領域３３とその周辺を活性領域とし、各充填領域２５1〜２５3が設けられた部分を耐圧領域とすると、耐圧領域のアバランシェ耐圧は、活性領域のアバランシェ耐圧よりも大きくなる。
【００７６】
従って、活性領域では、各充填領域２５1〜２５3が設けられた部分よりも早くアバランシェブレークダウンする。このとき電流は充填領域２５1〜２５3が設けられた部分ではなく活性領域に流れるが、活性領域では電流の流れる経路が決まっており、電流集中が生じないので、電流集中により素子は破壊しにくくなっている。
【００７７】
なお、本実施形態では、各充填領域２５1〜２５3の各リング内周には、浅い第二導電型不純物拡散層からなる中継拡散領域３４がそれぞれ設けられている。ここでは、各中継拡散領域３４は、各充填領域２５1〜２５3のリング内周及びリング外周に直接接触して配置されている。
【００７８】
互いに隣接する充填領域２５1〜２５3の間に挟まれたエピタキシャル層１２の幅は、中継拡散領域３４が設けられた部分の方が、中継拡散領域３４が設けられていない部分よりも短くなっている。各充填領域２５1〜２５3から空乏層が広がると、ドレイン層１２の幅が短くなっている部分は、幅が長い部分よりも早く空乏化するので、中継拡散領域３４が設けられた部分は、中継拡散領域３４が設けられていない部分が空乏化する電圧よりも低い電圧で空乏化し、浮遊電位状態にあった充填領域２５1〜２５3の電位状態を早く安定にすることができる。これらの中継拡散領域３４はリング内周に部分的に配置されているが、リング内周や外周の全周に配置してもよい。あるいは、設けなくともよい。
【００７９】
また、上述した実施形態では、トランジスタとしてＭＯＳＦＥＴを構成したが、本発明のトランジスタはこれに限られるものではなく、例えば、第一導電型のドレイン層を第二導電型の半導体の上に形成することで得られるＩＧＢＴ(Insulated gate bipolar transistor)を構成してもよい。
【００８０】
ＩＧＢＴ型のトランジスタには、ｐｎ接合ＩＧＢＴ型トランジスタと、ショットキー接合ＩＧＢＴ型トランジスタとがある。
図２８(ａ)、(ｂ)の符号２は、本発明のｐｎ接合ＩＧＢＴ型トランジスタを示している。
【００８１】
このトランジスタ２は、ドレイン層１２が、ドレイン層１２とは反対の導電型である第二導電型のコレクタ層１１’上に配置されていること以外は、上記実施例のトランジスタ１と同じ構造である。
【００８２】
コレクタ層１１’はドレイン層１２との間でｐｎ接合を形成しており、トランジスタ２が導通するときに、そのｐｎ接合が順バイアスされ、コレクタ層１１’からドレイン層１２内に少数キャリアが注入され、導通抵抗が低下するようになっている。
図２８(ａ)、(ｂ)の符号７２はコレクタ層１１’とオーミック接合を形成するコレクタ電極膜である。
【００８３】
次に、図２９(ａ)、(ｂ)の符号３は、ショットキー接合ＩＧＢＴ型の本発明のトランジスタを示している。符号１２'は、第一導電型の低濃度層を表す。
このトランジスタ３では、処理基板１０の裏面が研磨され、低濃度層１２'表面が露出された状態でショットキー電極膜７３が低濃度層１２'表面に形成されている。
【００８４】
ショットキー電極膜７２の低濃度層１２'と接触する部分はクロム等で構成されており、低濃度層１２'とショットキー電極膜７３との間にはショットキー接合が形成されている。
【００８５】
そのショットキー接合の極性は、トランジスタ３が導通する際に順バイアスされる極性であり、ショットキー接合が順バイアスされることにより、ショットキー電極膜７３から低濃度層１２'内に少数キャリアが注入され、導通抵抗が低減されるようになっている。
【００８６】
次に、図３０は、本発明のダイオード４の一例の拡散構造を示す平面図である。
このダイオード４は、複数本の第一の深穴２２ａと、第一の深穴２２ａを同心状に取り囲むリング形状の複数本の第二の深穴２３1〜２３4が、第一導電型の低濃度層１３に形成されている。
【００８７】
図３１(ａ)は、図３０のG−G線切断面図であり、図３１(ｂ)は、H−H線切断面図である。
第一、第二の深穴２２ａ、２３1〜２３4の内部には、エピタキシャル成長によって形成されたシリコン単結晶から成る第二導電型の第一、第二の充填領域２４ａ、２５1〜２５4が配置されている。
【００８８】
第一の充填領域２４ａの上部は、低濃度層１３と同じ高さであり、第一の充填領域２４ａの間に露出する低濃度層１３の表面と第一の充填領域２４ａの表面には、ショットキー電極膜７５が形成されている。
このショットキー電極膜７５の、少なくとも低濃度層１３や第一の充填領域２４ａと接触する部分は、低濃度層１３とショットキー接合を形成し、第一の充填領域２４ａとはオーミック接合を形成する材料である。
【００８９】
他方、第一の深穴２２ａが位置する領域を取り囲む領域には、第二の深穴２３1〜２３4の上部位置に、浅穴８２1〜８２4を有する絶縁膜４３が配置されている。
第二の充填領域２５1〜２５4は、浅穴８２1〜８２4内にも形成されており、第二の充填領域２５1〜２５4の上部が絶縁膜４３と同じ高さにされている。
低濃度層１３は、第一導電型の単結晶基板１１の片面上にエピタキシャル成長法によって形成されている。単結晶基板１１の反対側の面には、単結晶基板１１とオーミック接合を形成する裏面電極７６が形成されている。
【００９０】
第二の充填領域２５1〜２５4はリング形状であり、その内周側のみ、又は内周側と外周側の両方には、第二導電型の中継拡散領域３４が配置されている。ここでは、中継拡散領域３４はリング形状であり、第二の充填領域２５1〜２５4の間に位置するものは、隣接する第二の充填領域２５1〜２５4のいずれか一方に接触され、隣接する第二の充填領域２５1〜２５4の両方には接触しないようになっている。
【００９１】
ショットキー電極膜７５は第二の充填領域２５1〜２５4に接触しておらず、従って、第二の充填領域２５1〜２５4同士は互いに電気的に分離されている。
図３１(ｂ)の符号６３は、シリコン酸化膜等の絶縁膜から成る保護膜であり、第二の充填領域２５1〜２５4の上部は、この保護膜６３によって覆われている。
【００９２】
低濃度層１３とショットキー電極膜７５との間のショットキー接合は、ショットキー電極膜７５をアノード電極として正電圧を印加し、裏面電極７６をカソード電極として負電圧を印加したときに順バイアスされる極性であり、ショットキー接合が順バイアスされる向きの電圧は、第一の充填領域２４ａと低濃度層１３の間に形成されるｐｎ接合も順バイアスする。
【００９３】
但し、ｐｎ接合が順バイアスされて電流が流れ始める電圧の方が、ショットキー接合が順バイアスされて電流が流れ始める電圧よりも大きいため、ショットキー電極膜７５と裏面電極７６の間は、ショットキー接合だけを通って電流が流れる。
【００９４】
逆に、ショットキー電極膜７５に負電圧、裏面電極７６に正電圧を印加すると、ショットキー接合とｐｎ接合は、両方とも逆バイアスされ、電流は流れなくなる。
この状態では、ショットキー電極膜７５と低濃度層１３の間のショットキー接合と、第一の充填領域２４ａと低濃度層１３間のｐｎ接合から低濃度層１３内に空乏層が広がる。
【００９５】
その空乏層が第二の充填領域２５1〜２５4や中継拡散領域３４に到達すると、第二の充填領域２５1〜２５4や中継拡散領域３４から外側に向けて空乏層が広がる。
【００９６】
ここで、上記トランジスタ１〜３と同様に、本発明のダイオード４でも、絶縁層４３に形成された浅穴８２1〜８２4内にも第二の充填領域２５1〜２５4が充填されており、その部分にも空乏層が広がるため、第一の充填領域２４ａの耐圧よりも、その周囲の領域の耐圧の方が高くなっており、信頼性が高くなっている。
【００９７】
なお、このダイオード４では、ショットキー電極膜７５がアノード電極であり、裏面電極７６がカソード電極であったが、本発明のダイオードは、ショットキー電極膜がカソード電極、裏面電極がアノード電極であるような場合も含まれる。
【００９８】
また、上述したトランジスタ１〜３とダイオード４では、第一導電型がｎ型であり、第二導電型がｐ型であったが、それとは逆に、第一導電型をｐ型とし、第二導電型をｎ型とした場合のトランジスタやダイオードも本発明に含まれる。
また、本発明の半導体は、シリコンに限定されるものではなく、Ｇｅ等の他の半導体やＧａＡｓ等の化合物半導体も含まれる。
【００９９】
【発明の効果】
ガードリングの耐圧が活性領域の耐圧より高いトランジスタが得られる。
【図面の簡単な説明】
【図１】本発明の一実施形態のトランジスタの断面図であって、ソース領域を通り、表面と平行な面で処理基板を切断した断面図
【図２】(ａ)：図１のＡ−Ａ線断面図
(ｂ)：図１のＢ−Ｂ線断面図
【図３】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第一の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第一の断面図
【図４】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第二の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第二の断面図
【図５】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第三の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第三の断面図
【図６】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第四の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第四の断面図
【図７】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第五の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第五の断面図
【図８】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第六の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第六の断面図
【図９】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第七の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第七の断面図
【図１０】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第八の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第八の断面図
【図１１】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第九の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第九の断面図
【図１２】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十の断面図
【図１３】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十一の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十一の断面図
【図１４】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十二の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十二の断面図
【図１５】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十三の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十三の断面図
【図１６】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十四の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十四の断面図
【図１７】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十五の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十五の断面図
【図１８】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十六の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十六の断面図
【図１９】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十七の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十七の断面図
【図２０】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十八の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十八の断面図
【図２１】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第十九の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第十九の断面図
【図２２】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第二十の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第二十の断面図
【図２３】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第二十一の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第二十一の断面図
【図２４】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第二十二の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第二十二の断面図
【図２５】(ａ)：図１のＡ−Ａ線断面に相当する部分の製造工程を説明する第二十三の断面図
(ｂ)：図１のＢ−Ｂ線断面に相当する部分の製造工程を説明する第二十三の断面図
【図２６】本発明の実施形態に係る製造工程を説明する第一の平面図
【図２７】本発明の実施形態に係る製造工程を説明する第二の平面図
【図２８】(ａ)、(ｂ)：本発明のｐｎ接合型ＩＧＢＴの一例の拡散構造を説明するための断面図
【図２９】(ａ)、(ｂ)：本発明のショットキー接合型ＩＧＢＴの一例の拡散構造を説明するための断面図
【図３０】本発明のダイオードの一例の拡散構造を説明するための平面図
【図３１】(ａ)、(ｂ)：本発明のダイオードの一例の拡散構造を説明するための断面図
【図３２】従来のトランジスタの断面図であって、ソース領域を通り、表面と平行な面で処理基板を切断した断面図
【図３３】(ａ)：図３２のＸ−Ｘ線断面図
(ｂ)：図３２のＹ−Ｙ線断面図
【符号の説明】
１〜３……トランジスタ
４……ダイオード
１０……処理基板
１１……単結晶基板
１２……ドレイン層
１３……低濃度層
２２ａ……第一の深穴
２３1〜２３3……第二の深穴
２５1〜２５3……充填物
２６ａ、２６ｂ……埋込領域
３３……ベース領域
５７……ゲート絶縁膜
５５ａ、５５ｂ……ゲート電極プラグ
６６……ソース領域
Claims (9)
- 片面に第一導電型のドレイン層が配置された処理基板と、
前記処理基板の前記ドレイン層側に設けられた第一の深穴と、
前記複数の第一の深穴を同心状に取り囲むように配置されたリング状の複数の第二の深穴と、
前記第一の深穴の側面の少なくとも一部に配置されたゲート絶縁膜と、
前記第一の深穴内に配置され、前記ゲート絶縁膜と接触されたゲート電極プラグと、
前記ドレイン層の内部の前記ゲート絶縁膜と接触する位置に設けられ、底面が前記第一の深穴よりも浅い第二導電型のベース領域と、
前記ベース領域の内部の表面側であって、前記ゲート絶縁膜と接触する位置に設けられ、前記ベース領域によって前記ドレイン領域とは非接触の第一導電型のソース領域とを有し、
前記ゲート電極プラグに電圧を印加し、前記ベース領域の前記ゲート絶縁膜と接する部分を第一導電型に反転させて反転層を形成すると、前記ソース領域と前記ベース領域の底面下に位置する前記ドレイン層とが前記反転層によって接続されるように構成されたトランジスタであって、
前記第二の深穴内には、第二導電型の充填領域が配置され、
前記処理基板上には絶縁膜が配置され、
前記絶縁膜の前記第二の深穴の上部には、前記第二の深穴と同じ平面形状の第二の浅穴が配置され、前記第二の深穴と前記第二の浅穴の内部には前記充填領域が配置され、
前記第一の深穴内部の前記ゲート電極プラグよりも下方位置には、前記ゲート電極プラグと絶縁された状態で、第二導電型の半導体から成る埋込領域が配置されたトランジスタ。 - 前記埋込領域の深さ方向の長さよりも、前記充填領域の深さ方向の長さの方が長くされた請求項１記載のトランジスタ。
- 前記充填領域と前記埋込領域を構成する前記第二導電型の半導体は、同じ形成工程で形成された請求項１又は請求項２のいずれか１項記載のトランジスタ。
- 第二導電型の拡散領域から成り、前記充填領域よりも浅い中継拡散領域が、前記充填領域と前記充填領域の間に、隣接する前記充填領域の一方に接触し両方には接触しないように配置された請求項１乃至請求項３のいずれか１項記載のトランジスタ。
- 前記第二の深穴は、前記第一の深穴と同じエッチング工程で掘削されて形成された請求項１乃至請求項４のいずれか１項記載のトランジスタ。
- 片面に第一導電型の低濃度層が配置された処理基板と、
前記処理基板の前記低濃度層側に設けられた第一の深穴と、
前記複数の第一の深穴を同心状に取り囲むように配置されたリング状の複数の第二の深穴と、
前記第一の深穴内に配置された第二導電型の第一の充填領域と、
前記低濃度層と前記第一の充填領域と接触して配置され、前記低濃度層とはショットキー接合を形成し、前記第一の充填領域とはオーミック接合を形成するショットキー電極とを有するダイオードであって、
前記第二の深穴内には第二導電型の第二の充填領域が配置され、
前記ショットキー電極は前記第二の充填領域とは非接触にされ、
前記第二の深穴上に浅穴が設けられた絶縁膜を有し、
前記第二の深穴と前記浅穴内には前記第二の充填領域が配置されたダイオード。 - 第二導電型の拡散領域から成り、前記第一、第二の充填領域よりも浅い中継拡散領域が、前記第二の充填領域と前記第二の充填領域の間に、隣接する前記充填領域の一方に接触し両方には接触しないように配置された請求項６記載のダイオード。
- 片面に第一導電型のドレイン層が配置された処理基板と、
前記処理基板の前記ドレイン層側に設けられた第一の深穴と、
前記複数の第一の深穴を同心状に取り囲むように配置されたリング状の複数の第二の深穴と、
前記第一の深穴の側面の少なくとも一部に配置されたゲート絶縁膜と、
前記第一の深穴内に配置され、前記ゲート絶縁膜と接触されたゲート電極プラグと、
前記ドレイン層の内部の前記ゲート絶縁膜と接触する位置に設けられ、底面が前記第一の深穴よりも浅い第二導電型のベース領域と、
前記ベース領域の内部の表面側であって、前記ゲート絶縁膜と接触する位置に設けられ、前記ベース領域によって前記ドレイン領域とは非接触の第一導電型のソース領域とを有し、
前記ゲート電極プラグに電圧を印加し、前記ベース領域の前記ゲート絶縁膜と接する部分を第一導電型に反転させて反転層を形成すると、前記ソース領域と前記ベース領域の底面下に位置する前記ドレイン層とが前記反転層によって接続されるように構成され、
前記第二の深穴内には、第二導電型の充填領域が配置され、
前記処理基板上には絶縁膜が配置され、
前記絶縁膜の前記第二の深穴の上部には、前記第二の深穴と同じ平面形状の第二の浅穴が配置され、前記第二の深穴と前記第二の浅穴の内部には前記充填領域が配置され、
前記第一の深穴内部の前記ゲート電極プラグよりも下方位置には、前記ゲート電極プラグと絶縁された状態で、第二導電型の半導体から成る埋込領域が配置されたトランジスタを製造する製造方法であって、
第一導電型のドレイン層の表面から部分的に不純物を拡散し、前記ベース領域を形成する工程と、
前記ベース領域と、前記ベース領域の周囲の上に絶縁膜を形成する工程と、
前記絶縁膜をパターニングし、前記ベース領域上に第一の浅穴を配置し、前記ベース領域の周囲の位置に、第二の浅穴を配置する工程と、
前記パターニングされた絶縁膜をマスクとし、第一、第二の浅穴底面の前記ベース領域と前記ドレイン層とをエッチングし、前記ベース領域よりも深い第一、第二の深穴を形成する工程と、
前記第一、第二の深穴と前記第一、第二の浅穴の内部に第二導電型の半導体から成る充填物を成長させる工程と、
前記第二の深穴と前記第二の浅穴内に前記充填物を残しながら、前記第一の深穴の上部と前記第一の浅穴内の前記充填物を除去し、前記充填物の残存部分により、上部が前記ベース領域よりも下方に位置する埋込領域を形成する工程と、
前記第一の深穴の前記埋込領域よりも上方に位置する側面にゲート絶縁膜を形成する工程と、
を有するトランジスタの製造方法。 - 前記ベース領域を構成する不純物の拡散と一緒に、前記第二の深穴が形成される領域に第二導電型の不純物を拡散し、
前記ベース領域と同じ深さで前記充填領域と接触する中継拡散領域を、隣接する前記充填領域の一方に接触し両方には接触しないように形成する請求項８記載のトランジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003132503A JP4133565B2 (ja) | 2002-06-05 | 2003-05-12 | トランジスタとその製造方法、及びダイオード |
| US10/449,002 US6841825B2 (en) | 2002-06-05 | 2003-06-02 | Semiconductor device |
| EP03012745A EP1369927A3 (en) | 2002-06-05 | 2003-06-04 | Semiconductor device with field-shaping regions |
| US10/967,657 US7208375B2 (en) | 2002-06-05 | 2004-10-19 | Semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002163965 | 2002-06-05 | ||
| JP2003132503A JP4133565B2 (ja) | 2002-06-05 | 2003-05-12 | トランジスタとその製造方法、及びダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004064051A JP2004064051A (ja) | 2004-02-26 |
| JP4133565B2 true JP4133565B2 (ja) | 2008-08-13 |
Family
ID=31949329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003132503A Expired - Lifetime JP4133565B2 (ja) | 2002-06-05 | 2003-05-12 | トランジスタとその製造方法、及びダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4133565B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3689419B1 (ja) * | 2004-03-29 | 2005-08-31 | 新電元工業株式会社 | 半導体装置、半導体装置の製造方法 |
| JP4878739B2 (ja) * | 2004-05-12 | 2012-02-15 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP4851075B2 (ja) * | 2004-08-26 | 2012-01-11 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP4632797B2 (ja) * | 2005-01-21 | 2011-02-16 | 新電元工業株式会社 | 半導体装置、半導体装置の製造方法 |
| JP4755439B2 (ja) * | 2005-04-13 | 2011-08-24 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
| JP6876767B2 (ja) * | 2019-10-07 | 2021-05-26 | ローム株式会社 | 半導体装置 |
-
2003
- 2003-05-12 JP JP2003132503A patent/JP4133565B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004064051A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7208375B2 (en) | Semiconductor device | |
| JP5812029B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP4865166B2 (ja) | トランジスタの製造方法、ダイオードの製造方法 | |
| US7135718B2 (en) | Diode device and transistor device | |
| KR100843532B1 (ko) | 반도체 장치 | |
| JP3971670B2 (ja) | 半導体装置 | |
| JP4274771B2 (ja) | 半導体装置 | |
| US20110068390A1 (en) | Semiconductor device and method for manufacturing same | |
| JP4794545B2 (ja) | 半導体装置 | |
| JP4133565B2 (ja) | トランジスタとその製造方法、及びダイオード | |
| US7282764B2 (en) | Semiconductor device | |
| JP4794546B2 (ja) | 半導体装置およびその製造方法 | |
| JP3914852B2 (ja) | ダイオード素子とトランジスタ素子 | |
| JP5134746B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP4095492B2 (ja) | 半導体装置 | |
| JP4406535B2 (ja) | ショットキーダイオード付きトランジスタ | |
| JP4133548B2 (ja) | 半導体装置 | |
| JP2007109712A (ja) | トランジスタ、ダイオード | |
| JP3689419B1 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP2004179511A (ja) | 半導体装置 | |
| JP4851075B2 (ja) | 半導体装置の製造方法 | |
| JP2006066609A (ja) | 半導体装置 | |
| JP2005093479A (ja) | 半導体装置、半導体装置の製造方法 | |
| JP2012069960A (ja) | エピタキシャルシリコン成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050721 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080414 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4133565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140606 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |