JP3689419B1 - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
JP3689419B1
JP3689419B1 JP2004095753A JP2004095753A JP3689419B1 JP 3689419 B1 JP3689419 B1 JP 3689419B1 JP 2004095753 A JP2004095753 A JP 2004095753A JP 2004095753 A JP2004095753 A JP 2004095753A JP 3689419 B1 JP3689419 B1 JP 3689419B1
Authority
JP
Japan
Prior art keywords
region
groove
diffusion region
semiconductor device
base diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004095753A
Other languages
English (en)
Other versions
JP2005285983A (ja
Inventor
徹 黒崎
伸治 九里
瑞枝 北田
宏介 大島
寛明 宍戸
雅人 三川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2004095753A priority Critical patent/JP3689419B1/ja
Priority to EP05720448A priority patent/EP1748492A4/en
Priority to CN2005800098278A priority patent/CN1938860B/zh
Priority to PCT/JP2005/004177 priority patent/WO2005093843A1/ja
Application granted granted Critical
Publication of JP3689419B1 publication Critical patent/JP3689419B1/ja
Publication of JP2005285983A publication Critical patent/JP2005285983A/ja
Priority to US11/528,637 priority patent/US7365391B2/en
Priority to KR1020067020373A priority patent/KR101098208B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract


【課題】高耐圧の半導体装置を提供する。
【解決手段】細長の主溝部２６と、主溝部の長手方向側面に接続された副溝部２７とで活性溝２２ａを構成させ、主溝部２６の底面上に、第二導電型のベース拡散領域３２ａの底面よりも高さが低い第二導電型の埋込領域２４を配置し、副溝部２７内にベース拡散領域３２ａと接触する第二導電型の活性溝充填領域２５を配置する。埋込領域２４は活性溝充填領域２５を介してベース拡散領域３２ａと接触される。１個の活性溝２２ａ内では、埋込領域２４よりも上の部分で１個のゲート溝８３が形成されるから、ゲート電極プラグ４８が分断されず、電極パターンが簡単になる。
【選択図】 図１

Description

本発明は半導体装置にかかり、特に、溝内に半導体充填物が配置された半導体装置に関する。
図４１は、従来技術のトランジスタ１０２の断面図を示している。
このトランジスタ１０２は、トレンチ型パワーＭＯＳＦＥＴであり、ｎ+型不純物がシリコン単結晶中に高濃度にドープされた半導体基板１１１と、該半導体基板１１１上にエピタキシャル成長法によって形成されたｎ-型のシリコンエピタキシャル層から成るドレイン層１１２とを有している。
符号１１０は、半導体基板１１１とドレイン層１１２とを有する処理基板を示しており、この処理基板１１０に半導体製造プロセスが施された結果、ドレイン層１１２内部の表面側に、ｐ型のボディ層１１３が形成されており、該ボディ層１１３内部の表面近傍に、ｐ+型のオーミック拡散領域１１６と、ｎ+型のソース拡散領域１３０とが複数形成されている。
ソース拡散領域１３０の間の位置では、処理基板１１０表面が帯状にエッチングされ、細溝１２０が形成されている。
細溝１２０の内周面には、ゲート絶縁膜１２４が形成されており、その細溝１２０の内部には、そのゲート絶縁膜によって処理基板１１０とは非接触の状態で、ポリシリコンが充填され、そのポリシリコンによってゲート電極プラグ１２７が形成されている。
各細溝１２０内のゲート電極プラグ１２７は、金属薄膜から成る不図示のゲート電極膜によって互いに接続されている。
ソース拡散領域１３０とオーミック拡散領域１１６の表面には、金属薄膜から成るソース電極膜１３７が形成されている。細溝１２０上には層間絶縁膜１３１が形成されており、この層間絶縁膜１３１により、ソース電極膜１３７とゲート電極プラグ１２７とは電気的に絶縁されている。
処理基板１１０の裏面、即ち、半導体基板１１１の表面にはドレイン電極膜１３９が形成されている。
ソース電極膜１３７を接地電位に接続し、ドレイン電極膜１３９に正電圧を印加した状態で、ゲート電極膜にしきい値電圧以上の正電圧を印加すると、ゲート絶縁膜１２４とボディ層１１３の界面にｎ型の反転層が形成され、その反転層によって、ソース拡散領域１３０とドレイン層１１２とが接続され、反転層を通って、ドレイン層１１２からソース拡散領域１３０に向けて電流が流れる。この状態は、トランジスタ１０２が導通した状態であり、細溝１２０を用いないパワーＭＯＳＦＥＴに存在するＪＦＥＴ領域が存在しないため、通常のパワーＭＯＳＦＥＴに比べて導通抵抗が小さくなっている。
そして、導通した状態からゲート電極膜の電位がソース電極膜１３７と同じ電位に変わると、反転層は消滅し、電流は流れなくなる。
この状態では、ボディ層１１３とドレイン層１１２との間のｐｎ接合は逆バイアスされており、そのｐｎ接合のアバランシェ耐圧がトランジスタ１０２の耐圧と等しくなっている。
一般に、ｐｎ接合のアバランシェ耐圧は、逆バイアスされたときの空乏層の形状によって異なるが、上記のようなトランジスタ１０２では、ドレイン層１１２内に広がる空乏層内の電界強度が不均一であるため、電界強度が強くなる部分でアバランシェ耐圧が決定され、耐圧が低くなってしまっている。
そこで図４２のような構造の半導体装置１０３が提案されており、細溝１２０の下側にドレイン層１１２とは異なる導電型の埋込領域１２２を形成し、ドレイン層１１２内に広がる空乏層の電界強度を緩和する試みが成されている。
埋込領域１２２は、一旦細溝１２０を深く掘削し、細溝１２０の内部の底部と側壁に充填物を成長させることで形成しており、充填物としては半導体単結晶や半導体多結晶を用いることができる。
しかしながら、埋込領域１２２が浮遊電位の場合には、耐圧が安定しない。シミュレーションによって耐圧を求めたところ、埋込領域１２２をソース電極膜１３７と短絡させれば耐圧が高くなると分かったため、そのための具体的な構造が求められている。
特開２００３−０６９０１７
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、高耐圧の半導体装置を提供することにある。
上記課題を解決するため、請求項１記載の発明は、第一導電型の導電層を有する処理基板と、前記導電層の内部表面に形成された第二導電型のベース拡散領域と、前記導電層の前記ベース拡散領域が配置された位置に形成され、底部が前記ベース拡散領域の底面よりも深くされた活性溝とを有し、前記活性溝は、細長の主溝部と、前記主溝部の長手方向側面に接続された副溝部とを有し、前記主溝部の底面上には、上部が前記ベース拡散領域よりも低い第２導電型の埋込領域が配置され、前記主溝部の前記埋込領域よりも上の部分でゲート溝が構成され、前記ゲート溝の側面にはゲート絶縁膜が配置され、前記ゲート溝内には前記ゲート絶縁膜と接触し前記埋込領域とは電気的に絶縁された導電性のゲート電極プラグが配置され、前記ベース拡散領域の内部表面の前記ゲート絶縁膜と接触する位置には、前記ベース拡散領域によって前記導電層から分離された第一導電型のソース拡散領域が配置され、前記副溝部の底面上には、上部が前記ベース拡散領域と接触し、下部が前記埋込領域と接触した第二導電型の活性溝充填領域が配置された半導体装置である。
請求項２記載の発明は、請求項１記載の半導体装置であって、前記活性溝充填領域の上端は、前記導電層表面よりも高くされた半導体装置である。
請求項３記載の発明は、請求項１又は請求項２のいずれか１項記載の半導体装置であって、前記ソース拡散領域表面に形成されたソース電極膜を有し、前記ソース電極膜は前記活性溝充填領域の表面と接触された半導体装置である。
請求項４記載の発明は、請求項１乃至請求項３のいずれか１項記載の半導体装置であって、前記活性溝充填領域の表面の前記ソース電極膜と接触する部分には、第二導電型の不純物層が拡散によって形成された半導体装置である。
請求項５記載の発明は、請求項１乃至請求項４のいずれか１項記載の半導体装置であって、前記ソース電極膜は前記ベース拡散領域に接触され、前記活性溝充填領域は、前記ベース拡散領域に接触された半導体装置である。
請求項６記載の発明は、請求項１乃至請求項５のいずれか１項記載の半導体装置であって、前記活性溝を同心状に取り囲み、所定間隔で互いに離間された複数本のリング状のガード溝と、前記ガード溝内に配置された第二導電型のガード溝充填領域とを有する半導体装置である。
請求項７記載の発明は、請求項１乃至請求項６のいずれか１項記載の半導体装置であって、前記処理基板の裏面には、前記導電層に電気的に接続されたドレイン電極膜が配置された半導体装置である。
請求項８記載の発明は、請求項１乃至請求項６のいずれか１項記載の半導体装置であって、前記処理基板の裏面には、前記導電層と接触してｐｎ接合を形成する第二導電型のコレクタ層と、前記コレクタ層と電気的に接続されたコレクタ電極膜が配置された半導体装置である。
請求項９記載の発明は、請求項１乃至請求項６のいずれか１項記載の半導体装置であって、前記処理基板の裏面には、前記導電層とショットキー接合を形成するショットキー電極膜が配置された半導体装置である。
請求項１０記載の発明は、第一導電型の導電層を有する処理基板と、前記導電層の内部表面に形成された第二導電型のベース拡散領域と、前記導電層の前記ベース拡散領域が配置された位置に形成され、底部が前記ベース拡散領域の底面よりも深くされた活性溝とを有し、前記活性溝は、細長の主溝部と、前記主溝部の長手方向側面に接続された副溝部とを有し、前記主溝部の底面上には、上部が前記ベース拡散領域よりも低い第２導電型の埋込領域が配置され、前記活性溝の前記埋込領域よりも上の部分でゲート溝が構成され、前記ゲート溝の側面にはゲート絶縁膜が配置され、前記ゲート溝内には前記ゲート絶縁膜と接触し前記埋込領域とは電気的に絶縁された導電性のゲート電極プラグが配置され、前記ベース拡散領域の内部表面の前記ゲート絶縁膜と接触する位置には、前記ベース拡散領域によって前記導電層から分離された第一導電型のソース拡散領域が配置され、前記副溝部の底面上には、上部が前記ベース拡散領域と接触し、下部が前記埋込領域と接触した第二導電型の活性溝充填領域が配置された半導体装置を製造する半導体装置の製造方法であって、前記活性溝は、前記ベース拡散領域を形成した後、上部側面に前記ベース拡散領域が露出し、下部側面に前記導電層が露出するように形成し、前記活性溝内に第二導電型の半導体充填物を成長させた後、前記副溝部内の前記半導体充填物表面にマスク膜を配置した状態でエッチングし、前記主溝部内に位置する前記半導体充填物の上部を前記ベース拡散領域の底面よりも低い位置まで除去し、残された下部によって前記埋込領域を形成し、前記半導体充填物が除去された部分によって前記ゲート溝を構成させる半導体装置の製造方法である。
高耐圧の半導体装置が得られる。
ゲート電極膜の配置が簡単になるため、寄生容量や抵抗値が小さくなる。
本発明の実施例について説明する。
各実施例では、ｐ型又はｎ型のうちのいずれか一方を第一導電型とし、他方を第二導電型とする。従って、第一導電型がｎ型であれば第二導電型はｐ型であり、逆に、第一導電型がｐ型であれば第二導電型はｎ型であり、本発明にはその両方が含まれる。
＜構造の説明＞
図１の符号１は、本発明の第一の実施例の半導体装置を示している。この図１は、半導体装置１の拡散構造を説明するための平面図である。
半導体装置１の中央部分である活性領域には、後述するベース拡散領域３２ａやソース拡散領域６４が配置され、該活性領域の周辺の領域であって、活性領域を取り囲む耐圧領域には、後述するガード溝充填領域２３ｂ1〜２３ｂ3や内周側補助拡散領域３３1〜３３3や外周側補助拡散領域３４1〜３４3が配置されている。
図１のＷａ−Ｗａ線とＷｂ−Ｗｂ線に沿った活性領域の切断面図を図２６(ａ)、(ｂ)に示す。また、図１のＷｃ−Ｗｃ線に沿った耐圧領域の切断面図を図２６(ｃ)に示す。図１は、図２６(ａ)〜(ｃ)のＧ−Ｇ線切断面図である。
図１と図２６(ａ)〜(ｃ)を参照し、この半導体装置１は、半導体単結晶層１１と該半導体単結晶層１１と接触した導電層１２とを有している。
半導体単結晶層１１は、第一導電型のシリコン単結晶で構成されており、導電層１２は、該半導体単結晶層１１表面にエピタキシャル法によって成長された第一導電型のシリコンエピタキシャル層で構成されている。半導体単結晶層１１の濃度に比べ導電層１２は低濃度であり、空乏層が広がりやすくされている。
導電層１２のうち、活性領域に位置する部分の内部表面には、第二導電型のベース拡散領域３２ａが半導体単結晶層１１に達しない深さに形成されている。
ここで図２６(ａ)〜(ｃ)の符号１０は、プロセス処理の対象となる処理基板を示しており、導電層１２やベース拡散領域３２ａ等の拡散層を含んでいる。
図１に示すように、ベース拡散領域３２ａの平面形状は四隅が丸められた四角形であり、その縁よりも内側の領域に、活性溝２２ａが複数本互いに等間隔で平行に配置されている。
各活性溝２２ａは、幅が狭く細長い主溝部２６と、主溝部２６の長手方向側面の中央部分に接続された副溝部２７とで構成されている。各活性溝２２ａは、ベース拡散領域３２ａの縁よりも内側に配置されており、ベース拡散領域３２ａからはみ出さないようになっている。
図２６(ａ)、(ｂ)に示すように、各活性溝２２ａのうち、主溝部２６の底面上には、第二導電型の半導体単結晶(ここではシリコン単結晶)から成る第二導電型の埋込領域２４が配置されている。埋込領域２４の高さはベース拡散領域３２ａの底面よりも低く、埋込領域２４はベース拡散領域３２ａに接触しないようになっている。
主溝部２６のベース拡散領域３２ａよりも上の部分をゲート溝８３とすると、ゲート溝８３の側面にはゲート絶縁膜４５が配置され、ゲート絶縁膜４５で囲まれた領域内には、ゲート電極プラグ４８が配置されている。ゲート電極プラグ４８は、埋込領域２４やベース拡散領域３２ａやソース拡散領域６４や導電層１２や活性溝充填領域２３ａとは絶縁されている。
他方、副溝部２７の底面上には、埋込領域と同じ材料から成る第二導電型の活性溝充填領域２５が形成されている。この活性溝充填領域２５の上部は、少なくともベース拡散領域３２ａの底面よりも高く、ベース拡散領域３２ａと接触するようになっている。ここでは活性溝充填領域２５の上端は導電層１２の表面、即ちベース拡散領域３２ａの表面よりも高くなっている。
各活性溝２２ａの主溝部２６の長手方向の側面に沿った位置には、第一導電型の細長のソース拡散領域６４が配置されている。ソース拡散領域６４はゲート絶縁膜４５と接触している。ソース拡散領域６４の深さはベース拡散領域３２ａよりも浅くされており、また、横方向はベース拡散領域３２ａの外周からはみ出さないようにされており、従って、ソース拡散領域６４は導電層１２から電気的に分離されている。
隣接するソース拡散領域６４の間の位置には、第二導電型のオーミック拡散領域６３が配置されている。
このオーミック拡散領域６３の表面濃度は、ベース拡散領域３２ａの表面濃度よりも高濃度であり、アルミニウム等の金属とオーミック接触するように構成されている。
他方、耐圧領域には、複数本(ここでは三本)の四角リング形状のガード溝２２ｂ1〜２２ｂ3が同心状に形成されており、ベース拡散領域３２ａは、最内周のガード溝２２ｂ1よりも内側に配置されている。従って、ベース拡散領域３２ａはガード溝２２ｂ1〜２２ｂ3によって同心状に取り囲まれている。
ガード溝２２ｂ1〜２２ｂ3は、底面が導電層１２の内部に位置する深さであり、上部の開口は導電層１２表面のフィールド絶縁膜４３に位置している。
各ガード溝２２ｂ1〜２２ｂ3の底面上には、埋込領域２４や活性溝充填領域２５と同じ材料から成る第二導電型のガード溝充填領域２３ｂ1〜２３ｂ3が配置されている。
導電層１２内部の表面付近であって、各ガード溝充填領域２３ｂ1〜２３ｂ3の内周側と外周側には、ガード充填領域２３ｂ1〜２３ｂ3の全周と接触して第二導電型の内周側補助拡散領域３３1〜３３3と外周側補助拡散領域３４1〜３４3がそれぞれ配置されている。内周側及び外周側の各補助拡散領域３３1〜３３3、３４1〜３４3は四隅部分が丸められた四角リング形状である。
内周側補助拡散領域３３1〜３３3と外周側補助拡散領域３４1〜３４3はいずれか１個のガード溝充填領域２３ｂ1〜２３ｂ3に接触し、且つ、内周側補助拡散領域３３1〜３３3と外周側補助拡散領域３４1〜３４3とは接触しないようにされており、従って、ガード溝充填領域２３ｂ1〜２３ｂ3同士は互いに電気的に分離されている。
各補助拡散領域３３1〜３３3、３４1〜３４3はベース拡散領域３２ａと一緒に形成されるため、ベース拡散領域３２ａと同じ深さである。
ガード溝充填領域２３ｂ1〜２３ｂ3の形状はガード溝２２ｂ1〜２２ｂ3の形状と同じであり、ガード溝充填領域２３ｂ1〜２３ｂ3とガード溝２２ｂ1〜２２ｂ3とは、四隅部分がそれぞれ直角(９０deg)に交わっている。
ガード溝充填領域２３ｂ1〜２３ｂ3の上部には、外周側及び内周側補助拡散領域３３1〜３３3、３４1〜３４3が配置されているから、ガード溝充填領域２３ｂ1〜２３ｂ3の少なくとも四隅の上部は、導電層１２とｐｎ接合を形成せず、内周側及び外周側補助拡散領域３３1〜３３3、３４1〜３４3と導電層１２とがｐｎ接合を形成する。
外周側補助拡散領域３４1〜３４3の角部分は、半径０．７μｍ以上の四分の一円に形成されており、従って、ガード溝充填領域２３ｂ1〜２３ｂ3の上部のｐｎ接合は、シリンドリカル接合よりもプレーナ接合に近くなっている。
最内周のガード溝充填領域２３ｂ1に接続された内周側補助拡散領域３３1は、ベース拡散領域３２ａから一定距離だけ離間しており、従って、最内周のガード溝充填領域２３ｂ1はベース拡散領域３２ａから電気的に分離されている。
ベース拡散領域３２ａとソース拡散領域６４や導電層１２は外部端子に接続されているのに対し、ガード溝充填領域２３ｂ1〜２３ｂ3や内周側及び外周側補助拡散領域３３1〜３３3、３４1〜３４3は外部端子に接続されておらず、ベース拡散領域３２ａや導電層１２に電圧が印加されても、各ガード溝充填領域２３ｂ1〜２３ｂ3と内周側及び外周側補助拡散領域３３1〜３３3、３４1〜３４3は浮遊電位に置かれる。
なお、最内周のガード溝充填領域２３ｂ1はベース拡散領域３２ａに接続されていてもよい。この場合は、最内周のガード溝充填領域２３ｂ1はベース拡散領域３２ａと同じ電位になり、他のガード溝充填領域２３ｂ2、２３ｂ3が浮遊電位に置かれる。
半導体単結晶層１１及び導電層１２がシリコン単結晶で構成されている場合、半導体単結晶層１１と導電層１２の表面の面方位は｛１ ０ ０｝にされている。本明細書では、｛１ ０ ０｝は、下記面方位の全てを含むものとする。
Figure 0003689419
各ガード溝２２ｂ1〜２２ｂ3の平面形状は、正方形又は長方形の四角リング状であり、ガード溝２２ｂ1〜２２ｂ3同士の隣接する二辺は平行に配置されている。
そして、各ガード溝２２ｂ1〜２２ｂ3の辺の向きは導電層１２の面方位に対して位置合わせがされており、各ガード溝２２ｂ1〜２２ｂ3のリング内周側の側面や外周側の側面には導電層１２の｛１ ０ ０｝面が露出するようにされている。
また、各活性溝２２ａは細長の長方形形状であり、互いに平行であり、且つ、長手方向がガード溝２２ｂ1〜２２ｂ3の平行な二辺に対して平行に配置され、各活性溝２２ａの四側面にも、導電層１２の｛１ ０ ０｝面が露出されている。
ガード溝２２ｂ1〜２２ｂ3や活性溝２２ａの底面は導電層１２の表面と平行であるから｛１ ０ ０｝面である。
このように、ガード溝２２ｂ1〜２２ｂ3や活性溝２２ａ内に露出する導電層１２の表面の面方位は全て等しく｛１ ０ ０｝面であるから、活性溝２２ａとガード溝２２ｂの内部にシリコン単結晶を成長させる場合、そのシリコン単結晶は均一に成長する。
活性溝充填領域２３ａとガード溝充填領域２３ｂと埋込領域２４は、活性溝２２ａとガード溝２２ｂ1〜２２ｂ3内にエピタキシャル成長されたシリコン単結晶でそれぞれ構成されている。従って、均一に成長された場合には内部にボイドは生じない。
＜製造工程の説明＞
上記のような半導体装置１の製造工程を説明する。
図２〜図２６の(ａ)は活性溝２２ａの主溝部２６を横断する切断面図であり、(ｂ)は副溝部２７を横断する切断面図、(ｃ)はガード溝２２ｂ1〜２２ｂ3を横断する切断面図である。
図２(ａ)〜(ｃ)を参照し、符号１０は、処理基板を示している。この処理基板１０は、上述したように、第一導電型のシリコン単結晶から成る半導体単結晶層１１と、該半導体単結晶層１１上にシリコンのエピタキシャル成長によって形成された第一導電型の導電層１２とを有している。
処理基板１０は、直径数インチ〜十数インチのウェーハであり、一枚のウェーハ中には同じパターンが複数個形成され、各パターンが下記の工程を経てそれぞれ一個の半導体装置１になる。下記は、１個の半導体装置１に着目してその製造工程を説明する。
先ず、熱酸化処理によって形成されたシリコン酸化膜から成る第一の絶縁膜が導電層１２上に配置され、該第一の絶縁膜がパターニングされ、第一のマスク層４１が形成される。この第一のマスク層４１は、正方形又は長方形のベース拡散用開口８０ａと、複数本(ここでは３本)の四角リング状の補助拡散用開口８０ｂ1〜８０ｂ3を有している。
ベース拡散用開口８０ａは、中央位置に配置されており、補助拡散用開口８０ｂ1〜８０ｂ3は、ベース拡散用開口８０ａを同心状に取り囲むように、ベース拡散用開口８０ａの周囲に配置されている。ベース拡散用開口８０ａと補助拡散用開口８０ｂ1〜８０ｂ3の底面には、導電層１２表面が露出している。
ベース拡散用開口８０ａの四隅と補助拡散用開口８０ｂ1〜８０ｂ3の内周側四隅及び外周側四隅は直角ではなく、半径０．７μｍ以上の四分の一円の丸みが付されている。
次に、処理基板１０の導電層１２側の表面に第二導電型の不純物を照射すると、第一のマスク層４１が遮蔽物(マスク)となり、図３(ａ)〜(ｃ)に示すように、各開口８０ａ、８０ｂ1〜８０ｂ3底面の導電層１２の内部表面に第二導電型の高濃度不純物層３１ａ、３１ｂ1〜３１ｂ3がそれぞれ形成される。
次に、熱処理によって高濃度不純物層３１ａ、３１ｂ1〜３１ｂ3(に含まれる第二導電型の不純物)を拡散させると、図４(ａ)〜(ｃ)に示すように、ベース拡散用開口８０ａの底面にベース拡散領域３２ａが形成され、補助拡散用開口８０ｂ1〜８０ｂ3底面に、補助拡散領域３２ｂ1〜３２ｂ3がそれぞれ形成される。ベース拡散領域３２ａと補助拡散領域３２ｂ1〜３２ｂ3は第二導電型である。
ベース拡散領域３２ａや補助拡散領域３２ｂ1〜３２ｂ3を形成するときは、その熱処理によって導電層１２表面に熱酸化物薄膜が形成される。
図４(ａ)〜(ｃ)の符号４３は、その熱酸化物薄膜と、上記第一のマスク層４１とが一体になったフィールド絶縁膜を示している。
図２９は、図４(ａ)〜(ｃ)のＡ−Ａ線切断面図である。ベース拡散領域３２ａの四隅や補助拡散領域３２ｂ1〜３２ｂ3の外周及び内周の四隅は、ベース拡散用開口８０ａや補助拡散用開口８０ｂ1〜８０ｂ3の形状を反映し、半径０．７μｍ以上の四分の一円に形成される。
図４(ａ)〜(ｃ)は、それぞれ図２９のＰａ−Ｐａ線、Ｐｂ−Ｐｂ線、Ｐｃ−Ｐｃ線切断面図に相当する。
次に、フィールド絶縁膜４３をパターニングし、図５(ａ)〜(ｃ)に示すように、ベース拡散領域３２ａの上に活性溝用窓開部８１ａを複数個形成し、また、各補助拡散領域３２ｂ1〜３２ｂ3の幅方向中央位置に、ガード溝用窓開部８１ｂ1〜８１ｂ3を一本ずつ形成する。ガード溝用窓開部８１ｂ1〜８１ｂ3はリング形状になる。
活性溝用窓開部８１ａは細長の長方形の部分と、その長手方向略中央に位置し、細長の長方形の部分に接続された四角形の部分で構成されている。各活性溝用窓開部８１ａは、ベース拡散領域３２ａの縁よりも内側に配置されている。従って、各活性溝用窓開部８１ａの底面には、ベース拡散領域３２ａの表面が露出されており、導電層１２の表面は露出していない。
活性溝用窓開部８１ａは長手方向が互いに平行にされ、ベース拡散領域３２ａの縁に対して平行か、又は直角に配置されている。
ガード溝用窓開部８１ｂ1〜８１ｂ3のリングは四角形状であり、リングを構成する四辺が互いに垂直に交差し、四隅は丸みを有していない。ガード溝用窓開部８１ｂ1〜８１ｂ3の幅は補助拡散領域３２ｂ1〜３２ｂ3の幅よりも狭く、補助拡散領域３２ｂ1〜３２ｂ3の幅方向中央に位置しており、ガード溝用窓開部８１ｂ1〜８１ｂ3の底面には、各補助拡散領域３２ｂ1〜３２ｂ3の表面が露出している。
各補助拡散領域３２ｂ1〜３２ｂ3はガード溝用窓開部８１ｂ1〜８１ｂ3の両側にはみ出ており、ガード溝用窓開部８１ｂ1〜８１ｂ3の底面には導電層１２の表面は露出していない。
次に、フィールド絶縁膜４３をマスクとしてドライエッチング法によって、活性溝用窓開部８１ａとガード溝用窓開部８１ｂ1〜８１ｂ3の底面に露出する処理基板１０を構成する半導体材料をエッチングすると、図６(ａ)〜(ｃ)に示すように、活性溝２２ａとガード溝２２ｂ1〜２２ｂ3とがそれぞれ形成される。
活性溝２２ａとガード溝２２ｂ1〜２２ｂ3は同じ深さであり、エッチング時間を調節することにより、それらの底面は、ベース拡散領域３２ａや補助拡散領域３２ｂ1〜３２ｂ3の底部と半導体単結晶層１１の表面との間に配置される。
活性溝２２ａとガード溝２２ｂの断面形状は、深さが幅よりも大きい細長の長方形形状である。
活性溝用窓開部８１ａは活性溝２２ａの上部を構成しており、活性溝２２ａの下部は、処理基板１０に形成された溝で構成されている。同様に、ガード溝２２ｂ1〜２２ｂ3の上部は、ガード溝用窓開部８１ｂ1〜８１ｂ3で構成されており、下部は処理基板１０に形成された溝で構成されている。
従って、活性溝２２ａとガード溝２２ｂ1〜２２ｂ3の上部の内周には、フィールド絶縁膜４３が露出されており、各溝の底部は導電層１２内に位置しているため、下端部の内周には導電層１２が露出されている。その間の内周には、ベース拡散領域３２ａや補助拡散領域３２ｂ1〜３２ｂ3が露出されている。
ガード溝２２ｂ1〜２２ｂ3の深さは補助拡散領域３２ｂ1〜３２ｂ3よりも深いので、補助拡散領域３２ｂ1〜３２ｂ3は、ガード溝２２ｂ1〜２２ｂ3によって内周側補助拡散領域３３1〜３３3と外周側補助拡散領域３４1〜３４3にそれぞれ分離される。
活性溝２２ａはベース拡散領域３２ａの縁よりも内側に位置しており、ベース拡散領域３２ａは活性溝２２ａによって分離されていない。
図３０は、図６(ａ)〜(ｃ)のＢ−Ｂ線切断面図である。逆に、図６(ａ)〜(ｃ)は、図３０のＱａ−Ｑａ線、Ｑｂ−Ｑｂ線、Ｑｃ−Ｑｃ線切断面図に相当する。
活性溝２２ａの平面形状は活性溝用窓開部８１ａの平面形状が反映され、細長の長方形の主溝部２６と、その長手方向中央部分の両側に接続された副溝部２７で構成されている。主溝部２６と副溝部２７の内部はつながっている。
ガード溝２２ｂ1〜２２ｂ3の平面形状は、ガード溝用窓開部８１ｂ1〜８１ｂ3の平面形状が反映され、内周側と外周側の四隅が両方とも直角な四角リング形状になっている。
活性溝２２ａは互いに平行になっており、ガード溝２２ｂ1〜２２ｂ3の二辺に対して平行にされている。
主溝部２６の幅と、ガード溝２２ｂ1〜２２ｂ3の幅は等しくされており、隣接する主溝部２６間の距離と、隣接するガード溝２２ｂ1〜２２ｂ3間の距離と、最内周のガード溝２２ｂ1とそれに隣接する主溝部２６の長辺との距離は等しくされている。
活性溝２２ａの両端と最内周のガード溝２２ｂ1との間の距離は、最内周のガード溝２２ｂ1と隣接する主溝部２６の長辺との間の距離の半分になっている。
活性溝２２ａの主溝部２６がのびる方向と、ガード溝２２ｂ1〜２２ｂ3の四辺の向きは導電層１２の結晶方向に対して位置合わせされており、｛１ ０ ０｝方向に伸びるようにされている。
各溝２２ａ、２２ｂ1〜２２ｂ3の断面形状は長方形であり、各溝２２ａ、２２ｂ1〜２２ｂ3の側面は導電層１２の表面に対して垂直であるから、各溝２２ａ、２２ｂ1〜２２ｂ3の側面には｛１ ０ ０｝面が露出されている。また、各溝２２ａ、２２ｂ1〜２２ｂ3の底面は導電層１２の表面に対して平行であるから、底面にも｛１ ０ ０｝面が露出されている。
図６(ａ)〜(ｃ)の状態では、各溝２２ａ、２２ｂ1〜２２ｂ3内に処理基板１０を構成する半導体単結晶が露出し、処理基板１０の表面はフィールド絶縁膜４３によって覆われている。
次に、エピタキシャル成長法によって、各溝２２ａ、２２ｂ1〜２２ｂ3内の底面及び側面に露出する半導体単結晶の表面に、第二導電型の不純物が添加された半導体単結晶を成長させると、各溝２２ａ、２２ｂ1〜２２ｂ3の内部は、成長された第二導電型の半導体単結晶によって充填される。
図７(ａ)〜(ｃ)の符号２３ａは、活性溝２２ａ内に成長した半導体単結晶から成る活性溝充填領域を示しており、符号２３ｂ1〜２３ｂ3はガード溝２２ｂ1〜２２ｂ3内に成長した半導体単結晶から成るガード溝充填領域を示している。ここでは、半導体単結晶としてシリコン単結晶が用いられている。
図３１は、図７(ａ)〜(ｃ)のＣ−Ｃ線切断面図である。逆に、図７(ａ)〜(ｃ)は、図３１のＲａ−Ｒａ線、Ｒｂ−Ｒｂ線、Ｒｃ−Ｒｃ線切断面図に相当する。
半導体単結晶の成長直後の状態では、各充填領域２３ａ、２３ｂ1〜２３ｂの上端部は、マスクとして用いられたフィールド絶縁膜４３の表面よりも上に盛り上がっており、その盛り上がり部分をエッチングによって除去し、図８(ａ)〜(ｃ)に示すように、各充填領域２３ａ、２３ｂ1〜２３ｂ3の高さをフィールド絶縁膜４３の高さと略一致させる。各充填領域２３ａ、２３ｂ1〜２３ｂ3の上部を、フィールド絶縁膜４３の表面よりも少し下方に位置させてもよい。
次に、図９(ａ)〜(ｂ)に示すように、各充填領域２３ａ、２３ｂ1〜２３ｂ3の上部やフィールド絶縁膜４３の表面に、ＣＶＤ法等により、シリコン酸化膜等の絶縁膜から成る第二のマスク層４４を形成し、図１０(ａ)〜(ｃ)に示すように、第二のマスク層４４をパターニングし、主溝部２６上の位置に開口８２を形成し、その開口８２の底面に、主溝部２６内の活性溝充填領域２３ａの表面を露出させる。副溝部２７内の活性溝充填領域２３ａの表面と、ガード溝２２ｂ1〜２２ｂ3内のガード溝充填領域２３ｂ1〜２３ｂ3の表面は第二のマスク層４４で覆っておく。
その状態で、第二のマスク層４４をマスクとし、開口８２底面の活性溝充填領域２３ａの上部をエッチングすると、図１１(ａ)、(ｂ)に示すように、主溝部２６底面上に活性溝充填領域２３ａの下部から成る埋込領域２４が形成される。符号８３は、活性溝充填領域２３ａが除去された部分によって形成されたゲート溝を示している。
活性溝充填領域２３ａの第二のマスク層４４で保護された部分はエッチングされないから、副溝部２７内には活性溝充填領域２５が残る。図１１(ｂ)の符号２５は、副溝部２７内の活性溝充填領域を示している。
また、同図(ｃ)に示すように、ガード溝充填領域２３ｂ1〜２３ｂ3もエッチングされずに残る。
埋込領域２４は活性溝充填領域２５に接触しており、活性溝充填領域２５はベース拡散領域３２ａに接触している。従って、埋込領域２４は、活性溝充填領域２５によってベース拡散領域３２ａに電気的に接続されている。
活性溝充填領域２５の上端部の表面やガード溝充填領域２３ｂ1〜２３ｂ3の上端部の表面は、フィールド絶縁膜４３の表面と略同じ高さに位置しており、従って、少なくとも導電層１２表面よりも高くなっている。
図３２は、図１１(ａ)〜(ｃ)のＤ−Ｄ線切断面図であり、逆に、図１１(ａ)〜(ｃ)は、それぞれ図３２のＳａ−Ｓａ線、Ｓｂ−Ｓｂ線、Ｓｃ−Ｓｃ線切断面図である。
第二のマスク層４４の開口８２の幅は主溝部２６の幅よりも広くなっており、主溝部２６の両側にはフィールド絶縁膜４３が僅かに露出している。開口８２の幅は一定であり、副溝部２７上では主溝部２６の幅よりも幅広になり、開口８２底面には活性溝充填領域２３ａの表面だけが露出している。
活性溝充填領域２３ａをエッチングするときにフィールド絶縁膜４３はエッチングされないから、ゲート溝８３の幅は、副溝部２７では幅広の開口８２の幅となり、主溝部２６では、主溝部２６の幅となる。従って、ゲート溝８３の幅は、副溝部２７の部分で幅広になっている。
次に、第二のマスク層４４をエッチングによって全部除去した後、フィールド絶縁膜４３を部分的にエッチングし、図１２(ａ)〜(ｃ)に示すように、活性溝充填領域２５とガード溝充填領域２３ｂ1〜２３ｂ3の表面や、ベース拡散領域３２ａの縁から一定距離だけ内側の表面を露出させる。
その状態で処理基板１０を熱酸化処理すると、図１３(ａ)〜(ｃ)に示すように、ゲート溝８３の側面と底面を含む処理基板１０の表面にゲート絶縁膜４５が形成される。ゲート溝８３の底面や側面はこのゲート絶縁膜４５により覆われる。ゲート絶縁膜４５は、ゲート溝８３の長手方向に伸びる側面部分でベース拡散領域３２ａと導電層１２に接触しており、中央部分では活性溝充填領域２５に接触している。
図３３は、図１３(ａ)〜(ｃ)のＥ−Ｅ線切断面図である。逆に、図１３(ａ)〜(ｃ)は、図３３のＴａ−Ｔａ線、Ｔｂ−Ｔｂ線、Ｔｃ−Ｔｃ線切断面図である。
なお、ここでは、ゲート絶縁膜４５は、熱酸化法によって形成したシリコン酸化膜であるが、他の種類の絶縁膜、例えばＣＶＤ法等によって形成したシリコン窒化膜等も用いることができる。
次いで、図１４(ａ)〜(ｃ)に示すように、ＣＶＤ法等によってゲート絶縁膜４５表面に導電性材料を堆積させ、導電性薄膜４６を形成すると、ゲート溝８３の内部は導電性薄膜４６で充填される。導電性薄膜４６を構成する導電性材料は、ここでは不純物が添加されたポリシリコンで構成されている。
次いで、導電性薄膜４６をエッチングし、図１５(ａ)〜(ｃ)に示すように、ゲート溝８３の内部の部分を残し、他の部分を除去すると、ゲート溝８３の内部に残った部分によってゲート電極プラグ４８が形成される。
図３４は、図１５(ａ)〜(ｃ)のＦ−Ｆ線切断面図である。逆に、図１５(ａ)〜(ｃ)は、図３４のＵａ−Ｕａ線、Ｕｂ−Ｕｂ線、Ｕｃ−Ｕｃ線切断面図である。
なお、ここでは各ゲート溝８３内部に形成されたゲート電極プラグ４８は互いに分離されているが、導電性薄膜４６をエッチングする際に、パターニングしたレジスト膜を用い、ゲート溝８３の外部の導電性薄膜４６を部分的に残して配線膜を構成させ、各ゲート電極プラグ４８を配線膜で相互に接続してもよい。
次に、ゲート絶縁膜４５をエッチングし、図１６(ａ)に示すようにベース拡散領域３２ａの表面の少なくとも一部を露出させた後、熱酸化処理を行い、図１７(ａ)に示すように、ベース拡散領域３２ａの表面にシリコン酸化膜から成る緩和層５０を形成する。
このとき、図１６(ｂ)、(ｃ)に示すように、活性溝充填領域２５やガード溝充填領域２３ｂ1〜２３ｂ3の表面も一旦露出され、その表面にも、図１７(ｂ)、(ｃ)に示すように、緩和層５０が形成される。
次に、図１８(ａ)〜(ｃ)に示すように、緩和層５０の表面にパターニングされたレジスト膜５１を配置する。
このレジスト膜５１は、互いに隣接するゲート溝８３の間の位置に開口５２を有しており、開口５２の底面には緩和層５０が露出されている。
その状態で第二導電型の不純物イオンを照射すると、不純物イオンは開口５２底面に位置する緩和層５０を透過し、ベース拡散領域３２ａや活性溝充填領域２５の内部表面に第二導電型の高濃度不純物層が形成される。図１８(ａ)、(ｂ)の符号６１は、ベース拡散領域３２ａの内部表面に形成された第二導電型の高濃度不純物層を示しており、活性溝充填領域２５の内部表面に形成された高濃度不純物層は図示を省略する。第二導電型の高濃度不純物層６１は、隣接するゲート溝８３の間の位置に配置されている。耐圧領域側には、第二導電型の高濃度不純物層は形成されない(図１８(ｃ))
次に、レジスト膜５１を除去して緩和層５０表面を露出させた後、図１９(ａ)に示すように、主溝部２６の長手方向に沿った位置に開口５４を有するレジスト膜５３を配置する。
開口５４底面には緩和層５０の表面が露出しており、第一導電型の不純物を照射すると、開口５４底面の緩和層５０を透過し、開口５４の底面の直下位置に第一導電型の高濃度不純物層６２が形成される。
開口５４は、活性溝充填領域２５の表面から一定距離だけ離間されており、また、副溝部２７と副溝部２７の間や、副溝部２７の側面近くには開口５４は配置せず、高濃度不純物層６２は形成しない。従って、第一導電型の高濃度不純物層６２は活性溝充填領域２５と接触しない。
また、図１９(ｃ)に示すように、ガード溝充填領域２３ｂ1〜２３ｂ3上やガード溝充填領域２３ｂ1〜２３ｂ3の間には第一導電型の高濃度不純物層は形成しない。
次に、レジスト膜５３を剥離し、緩和層５０表面を露出させた後、図２０(ａ)〜(ｃ)に示すように、ＣＶＤ法等により、緩和層５０上に絶縁性の層間絶縁膜５５を形成する。
次いで熱処理を行い、高濃度不純物層６１、６２中の第一導電型の不純物と第二導電型の不純物を拡散させると、図２１(ａ)に示すように、ベース拡散領域３２ａ内に第一導電型のソース拡散領域６４と、表面濃度が高い第二導電型のオーミック拡散領域６３が形成される。
ソース拡散領域６４は活性溝充填領域２５とは接触しておらず、ゲート絶縁膜４５と接触している。
このとき、活性溝充填領域２５の内部にも第二導電型の高濃度不純物層からオーミック拡散領域が形成される。
次に、層間絶縁膜５５をパターニングし、図２２(ａ)に示すように、オーミック拡散領域６３やソース拡散領域６４の上の位置と、ゲート電極プラグ４８の上の位置に、ソース開口５６ａとゲート開口５６ｂをそれぞれ形成する。
ソース開口５６ａ底面にはソース拡散領域６４とオーミック拡散領域６３とが露出されており、ゲート開口５６ｂ底面にはゲート電極プラグ４８の上端部が露出されている。
ソース開口５６ａとゲート開口５６ｂの間には層間絶縁膜５５が残されており、ソース開口５６ａとゲート開口５６ｂは分離されている。
また、ソース開口５６ａやゲート開口５６ｂを形成するときに、同図(ｂ)に示すように、底面に活性溝充填領域２５の表面が露出する接地開口５６ｃが形成されている。この接地開口５６ｃは、ゲート開口５６ｂとは分離されており、ソース開口５６ａとはつながっている。ガード溝充填領域２３ｂ1〜２３ｂ3上には開口は形成しない(同図(ｃ))。
次に、図２３(ａ)〜(ｃ)に示すように、処理基板１０のソース開口５６ａやゲート開口５６ｂが形成された側の表面に金属薄膜５８を形成すると、金属薄膜５８は、ソース拡散領域６４と、ベース拡散領域３２ａ内のオーミック拡散領域６３と、ゲート電極プラグ４８と、活性溝充填領域２５内のオーミック拡散領域に接触する。
金属薄膜５８は、例えばスパッタリング法により形成されたアルミニウムを主成分とする薄膜を用いることができる。
ソース拡散領域６４とオーミック拡散領域６３とゲート電極プラグ４８の表面濃度は高く、それらと金属薄膜５８とはオーミック接合を形成する。
次に、その金属薄膜５８をパターニングし、図２４(ａ)、(ｂ)に示すように、ソース拡散領域６４とベース拡散領域３２ａ内のオーミック拡散領域６３及び活性溝充填領域２５内のオーミック拡散領域とに接触する部分と、ゲート電極プラグ４８に接触する部分とを分離し、ソース拡散領域６４やオーミック拡散領域６３に接続された部分でソース電極膜５８ａを構成させ、ゲート電極プラグ４８に接触する部分でゲート電極膜５８ｂを構成させる。
金属薄膜５８のパターニングの際、同図(ｃ)に示すように、ガード溝充填領域２３ｂ1〜２３ｂ3上部は除去され、層間絶縁膜５５表面が露出される。
次に、図２５(ａ)〜(ｃ)に示すように、ＣＶＤ法等によって処理基板１０の表面にパターニングされた絶縁性の保護膜６８を形成した後、図２６(ａ)〜(ｃ)に示すように、処理基板１０の裏面に露出する半導体単結晶層１１の表面に、ドレイン電極膜７１を形成すると本発明の半導体装置１が得られる。ドレイン電極膜７１の構成材料は、半導体単結晶層１１とオーミック接合を形成する金属を選択する。
図２６(ａ)〜(ｃ)のＧ−Ｇ線切断面図は、図１に示した通りである。
この半導体装置１は、一枚の処理基板１０に複数個形成されており、ドレイン電極膜７１を形成する工程の後工程となるダイシング工程において、処理基板１０を切断し、複数の半導体装置１を互いに分離させた後、低融点の金属や導電性ペースト材によってドレイン電極膜７１をリードフレーム上に固定する。
そして、ゲート電極膜５８ｂの一部分から成るゲートパッドの表面と、ソース電極膜５８ａの一部分から成るソースパッドの表面を、ワイヤーボンド等によって別のリードフレームに接続し、半導体装置１をモールドする。
最後に、リードフレームを切断し、ドレイン電極膜７１に接続されたリードと、ゲートパッドに接続されたリードと、ソースパッドに接続されたリードとを分離させると、樹脂封止された半導体装置１が得られる。
樹脂封止された半導体装置１は、そのリードが電気回路に接続され、使用されるときに、ソース電極膜５８ａが接地電位に接続され、ドレイン電極膜７１に正電圧が印加された状態で、ゲート電極プラグ４８にしきい値電圧以上の電圧が印加されると、ベース拡散領域３２ａのうちの、ソース拡散領域６４と導電層１２との間に位置し、ゲート絶縁膜４５に接触する部分が第一導電型に反転し、それによって形成された反転層でソース拡散領域６４と導電層１２とが接続され、ドレイン電極膜７１からソース電極膜５８ａに電流が流れる。
導通させるときの電圧の極性は、第一導電型がｎ型、第二導電型がｐ型の場合は、ソース電極膜５８ａは接地電位、ドレイン電極膜７１とゲート電極プラグ４８は正電圧であり、しきい値電圧は正電圧である。第一導電型がｐ型、第二導電型がｎ型の場合は、ドレイン電極膜７１とゲート電極プラグ４８が接地電位であり、ソース電極膜５８ａが正電圧であり、しきい値電圧は負電圧である。
次に、ゲート電極プラグ４８に印加される電圧の大きさがしきい値電圧以下になると、反転層は消滅し、半導体装置１は遮断状態に転じ、電流は流れなくなる。
半導体装置１が導通状態にあるときと遮断状態にあるときの両方とも、ベース拡散領域３２ａと導電層１２との間のｐｎ接合は逆バイアスされており、ｐｎ接合からベース拡散領域３２ａ内部と導電層１２内部に向けて空乏層が広がっている。
本発明の半導体装置１では、埋込領域２４は活性溝充填領域２５を介してソース電極膜５８ａに電気的に接続されており、埋込領域２４は浮遊電位にならず、ソース拡散領域６４やベース拡散領域３２ａと同電位になるようにされている。
ベース拡散領域３２ａと導電層１２との間に、そのｐｎ接合が逆バイアスされる極性の電圧が印加された場合、埋込領域２４と導電層１２の間のｐｎ接合も逆バイアスされる。従って、導電層１２の内部には、ベース拡散領域３２ａと埋込領域２４の両方から空乏層が広がる。その結果、ベース拡散領域３２ａの真下であって、埋込領域２４の底部よりも上の部分の導電層１２の内部は容易に全部空乏化する。
そして、導電層１２や埋込領域２４の不純物濃度や、埋込領域２４間の距離と幅等を最適値に設定することにより、ベース拡散領域３２ａの底面と、埋込領域２４の底部との間の部分の導電層１２が全部空乏化したとき、埋込領域２４の内部も全部空乏化しているようにすると、ベース拡散領域３２ａの真下位置の電界強度が緩和され、活性領域の耐圧が向上する。
他方、耐圧領域内では、ガード溝充填領域２３ｂ1〜２３ｂ3と内周側及び外周側の各補助拡散領域３３1〜３３3、３４1〜３４3は浮遊電位に置かれており、ベース拡散領域３２ａや埋込領域２４等から横方向に広がった空乏層は、先ず、最内周の内周側補助拡散領域３３1に到達する。
そして、空乏層が到達することにより、最内周の内周側補助拡散領域３３1や、それに接続された最内周のガード溝充填領域２３ｂ1、及び外周側補助拡散領域３４1の電位が安定し、それらからも空乏層が広がり始める。
こうして、空乏層は、内側から外側に向け、順次ガード溝充填領域２３ｂ1〜２３ｂ3や内周側及び外周側の各補助拡散領域３３1〜３３3、３４1〜３４3に到達しながら広がる。
これにより、ガード溝充填領域２３ｂ1〜２３ｂ3が配置された領域の電界強度が緩和され、耐圧領域の耐圧が向上する。
ここで、各ガード溝充填領域２３ｂ1〜２３ｂ3の四辺は略直角に交わっており、四隅に丸みは付されていないが、丸みを有する外周側補助拡散領域３４1〜３４3が四隅の上部に接続されており、導電層１２は、浅い領域ではガード溝充填領域２３ｂ1〜２３ｂ3とはｐｎ接合を形成せず、外周側補助拡散領域３４1〜３４3との間にｐｎ接合が形成されている。
従って、ｐｎ接合の形状は、球状接合よりも円筒接合やプレーナ接合に近くなり、電界強度が大幅に緩和される。
なお、各活性溝２２ａやガード溝２２ｂ1〜２２ｂ3の底面や側面には、処理基板１０の｛１ ０ ０｝面が露出されており、活性溝充填領域２３ａやガード溝充填領域２３ｂ1〜２３ｂ3はその面から成長する。従って、埋込領域２４やガード溝充填領域２３ｂには欠陥が無く、耐圧が低下しないようになっている。
ガード溝２２ｂ1〜２２ｂ3の四隅は直角に交わっているから、｛１ １ １｝面等の｛１ ０ ０｝面以外の面が露出せず、四隅にボイドが生じないようになっている。
また、本発明の半導体装置は、ガード溝充填領域２３ｂ1〜２３ｂ3の上部は、処理基板１０表面(導電層１２や内周側及び外周側補助拡散領域３３1〜３３3、３４1〜３４3の表面)よりも高く、フィールド絶縁膜４３の内部に配置されている。この構造により、ガード溝充填領域の上端が処理基板１０の表面と同じ高さの場合に比べ、耐圧領域での電界強度が緩和され、耐圧が高くなる。
なお、以上は第一導電型をｎ型、第二導電型をｐ型として説明したが、上記実施例や後述する各実施例において、第一導電型をｐ型、第二導電型をｎ型としても良い。
＜他の例＞
また、上記実施形態の半導体装置１はＭＯＳＦＥＴであったが、本発明の半導体装置はこれに限られるものではなく、例えば、ｐｎ接合型のＩＧＢＴ(Insulated gate bipolar transistor)やショットキー接合型のＩＧＢＴも含まれる。
図２７(ａ)〜(ｃ)の符号２は、本発明の半導体装置のうちのｐｎ接合型のＩＧＢＴを示している。
この半導体装置２は、上記実施例ではドレイン層として用いた第１導電型の半導体単結晶層１１に替え、半導体単結晶層１１とは反対の導電型(第二導電型)の半導体単結晶から成るコレクタ層１１’が用いられている。それ以外の構成は、上記実施例の半導体装置１と同じ構造である。
このコレクタ層１１’は導電層１２とｐｎ接合を形成しており、半導体装置２が導通するときに、そのｐｎ接合が順バイアスされ、コレクタ層１１’から導電層１２内に少数キャリアが注入され、導電層１２の導通抵抗が低下するようになっている。
図２７(ａ)〜(ｃ)の符号７１'はコレクタ層１１’とオーミック接合を形成するコレクタ電極膜である。
次に図２８(ａ)〜(ｃ)の符号３は、ショットキーバリア型のＩＧＢＴの場合の本発明の半導体装置を示している。
この半導体装置３では、研磨工程等によって第１の実施例の半導体単結晶層１１が除去され、半導体単結晶層１１よりも低濃度の導電層１２が露出され、その表面にショットキー電極膜７２が形成されている。
ショットキー電極膜７２の少なくとも導電層１２と接触する部分は、導電層１２とショットキー接合を形成する材料であり、例えばクロム等である。他の構造は、第一例の半導体装置１と同じである。
ショットキー接合の極性は、導電層１２とベース拡散領域３２ａの間のｐｎ接合が逆バイアスされるときに順バイアスされる極性であり、従って、各電極膜５８ａ、５８ｂ、７２に半導体装置３が導通する極性の電圧が印加されるとショットキー接合は順バイアスされ、ショットキー電極膜７２から導電層１２内に少数キャリアが注入され、導電層１２の導通抵抗が低減される。
なお、半導体単結晶層１１が低濃度であり、ショットキー電極膜７２とショットキー接合を形成できる場合、半導体単結晶層１１表面にショットキー電極膜を形成することもできる。この場合も導通抵抗を小さくするために半導体単結晶層１１を研磨して厚みを薄くすることができる。
次に、図３６(ａ)〜(ｃ)の符号４は、低導通抵抗型の半導体装置を示している。
この半導体装置４は、第一の実施例の半導体装置１のベース拡散領域３２ａの下に、導電層１２よりも高濃度の第一導電型の低抵抗領域２９を有している。他の構造は、第一の実施例の半導体装置１と同じである。
低抵抗領域２９とベース拡散領域３２ａの位置関係を説明するために、この半導体装置４の製造工程を簡単に説明すると、先ず、導電層１２への第一導電型の不純物の注入と拡散により、活性領域の導電層１２の内部に、ベース拡散領域よりも小面積で、導電層１２よりも高濃度の第一導電型の低抵抗領域を形成する。図３７(ａ)、(ｂ)の符号２８は、その低抵抗領域を示しており、低抵抗領域２８は、耐圧領域内には形成しない(同図(ｃ))。図３７(ａ)〜(ｃ)は、低抵抗領域２８を含む導電層１２の表面を露出させた状態を示している。
次に、図３８(ａ)〜(ｃ)に示すように、処理基板１０表面に形成された第一のマスク層４１に正方形又は長方形のベース拡散用開口８０ａを形成し、ベース拡散用開口８０ａの底面に、低抵抗領域２８表面と、低抵抗領域２８から一定距離内にある導電層１２表面を露出させる。
また、ベース拡散用開口８０ａを同心状に取り囲む複数本(ここでは３本)の四角リング状の補助拡散用開口８０ｂ1〜８０ｂ3を形成し、底面に導電層１２表面を露出させる。
その状態で第二導電型の不純物を打ち込むと、各開口８０ａ、８０ｂ1〜８０ｂ3の底面下に位置する低抵抗領域２８や導電層１２の内部表面に第二導電型の不純物が注入される。
注入した第二導電型の不純物濃度は高く、低抵抗領域２８の表面は第二導電型になり、その結果、図３９(ａ)〜(ｂ)に示すように、ベース拡散用開口８０ａと補助拡散用開口８０ｂ1〜８０ｂ3の底面下には、第二導電型の高濃度不純物層３１ａ、３１ｂ1〜３１ｂ3がそれぞれ形成される。
そして、熱処理を行い、低抵抗領域２９よりも浅い位置まで第二導電型の高濃度不純物層３１ａ、３１ｂ1〜３１ｂ3を拡散すると、図４０(ａ)〜(ｃ)に示すように、ベース拡散領域３２ａは低抵抗領域２９上に形成され、それと同じ深さに補助拡散領域３２ｂ1〜３２ｂ3が形成される。
このように、低抵抗領域２８の上部はベース拡散領域３２ａによって第二導電型の拡散領域に置換されており、ベース拡散領域３２ａの直下位置に、低抵抗領域２８の残部から成る低抵抗領域２９が配置される。
この低抵抗領域２９の外周は、ベース拡散領域３２ａの縁よりも内側に位置しており、低抵抗領域２９は導電層１２の表面には露出していない。低抵抗領域２９は、補助拡散領域３２ｂ1〜３２ｂ3の下方には配置されない。
この半導体装置４(図３６(ａ)〜(ｃ))が導通したときには、電流は低抵抗領域２９を通って流れるため、導通抵抗が小さくなる。
図４０(ａ)〜(ｃ)以降の工程は、第一の実施例のベース拡散領域３２ａを形成した後の工程と同じであり、説明は省略する。
なお、上記各実施例では、主溝部２６の中央位置の両側に副溝部２７が配置され、活性溝充填領域２５が主溝部２６の中央位置の両側に配置されていたが、主溝部の端部に配置してもよいし、１つの主溝部２６に対し複数個配置してもよい。
また、上記各実施例では、各活性溝２２ａは分離されていたが、各活性溝２２ａの副溝部２７を長くし、図３５に示す半導体装置５のように、隣接する主溝部２６同士を副溝部２７で接続してもよい。
また、上記実施例では主溝部２６の両側に副溝部２７が配置されていたが、主溝部２６のどちらか片側に副溝部２７を配置してもよい。
要するに、本発明の半導体装置１〜４では、１個の活性溝２２ａ内に配置されるゲート電極プラグ４８を分断しないように活性溝充填領域２５が配置されている。１個の活性溝２２ａ内に複数個のゲート溝８３が形成され、１個の活性溝２２ａ内のゲート電極プラグ４８が活性溝充填領域２５によって分断されると、各ゲート電極プラグ４８間を接続するゲート電極膜５８ｂのパターンが複雑になるが、本発明では、ゲート電極膜５８ｂとソース電極膜５８ａのパターンを櫛状にし、櫛の歯部分をかみ合わせるように交互に配置することができる。
また、上記各実施では、ガード溝２２ｂ1〜２２ｂ3は四辺が直角に交わっていたが、本発明はそれに限定されるものではなく、ガード溝２２ｂ1〜２２ｂ3の四隅に丸みが付されたものも含まれる。また、多角形形状のものも含まれる。
なお、上記の活性溝充填領域２３ａとガード溝充填領域２３ｂは、活性溝２２ａやガード溝２２ｂ1〜２２ｂ3内にエピタキシャル成長させたシリコン単結晶で構成したが、単結晶ではなく、第二導電型の半導体の多結晶を成長させ、多結晶で構成された充填領域も本発明に含まれる。
本発明の一例の半導体装置の拡散構造を示す平面図であり、図２６のＧ−Ｇ線切断面図である (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(１) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(２) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(３) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(４) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(５) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(６) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(７) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(８) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(９) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(１０) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(１１) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(１２) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(１３) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(１４) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(１５) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(１６) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(１７) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(１８) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(１９) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(２０) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(２１) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(２２) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(２３) (ａ)〜(ｃ)：本発明の半導体装置の製造工程図を説明するための図(２４) (ａ)〜(ｃ)：本発明がＭＯＳＦＥＴである場合の構造を説明するための図 (ａ)〜(ｃ)：本発明がｐｎ接合型のＩＧＢＴである場合の構造を説明するための断面図 (ａ)〜(ｃ)：本発明がショットキー接合型のＩＧＢＴである場合の構造を説明するための断面図 本発明の半導体装置の拡散構造を示す平面図であり、図４(ａ)〜(ｃ)のＡ−Ａ線切断面図 本発明の半導体装置の拡散構造を示す平面図であり、図６(ａ)〜(ｃ)のＢ−Ｂ線切断面図 本発明の第一例の半導体装置の拡散構造を示す平面図であり、図７(ａ)〜(ｃ)のＣ−Ｃ線切断面図 本発明の半導体装置の拡散構造を示す平面図であり、図１１(ａ)〜(ｃ)のＤ−Ｄ線切断面図 本発明の半導体装置の拡散構造を示す平面図であり、図１３(ａ)〜(ｃ)のＥ−Ｅ線切断面図 本発明の半導体装置の拡散構造を示す平面図であり、図１５(ａ)〜(ｃ)のＦ−Ｆ線切断面図 隣接する主溝部が副溝部で接続された本発明の半導体装置の平面図 (ａ)〜(ｃ)：本発明が低抵抗領域を有する半導体装置である場合の拡散構造を説明するための断面図 (ａ)〜(ｃ)：その製造工程を説明するための断面図(１) (ａ)〜(ｃ)：その製造工程を説明するための断面図(２) (ａ)〜(ｃ)：その製造工程を説明するための断面図(３) (ａ)〜(ｃ)：その製造工程を説明するための断面図(４) 従来技術のＭＯＳＦＥＴの拡散構造を説明するための断面図 従来技術のＭＯＳＦＥＴを改良した場合の拡散構造を説明するための断面図
符号の説明
１〜５……半導体装置
１０……処理基板
１１……半導体単結晶層(ドレイン層)
１１’……コレクタ層
１２……導電層
２２ａ……活性溝
２２ｂ1〜２２ｂ3……ガード溝
２３ａ、２５……活性溝充填領域
２３ｂ1〜２３ｂ3……ガード溝充填領域
２４……埋込領域
２６……主溝部
２７……副溝部
３２ａ……ベース拡散領域
４３……フィールド絶縁膜
４５……ゲート絶縁膜
４８……ゲート電極プラグ
５８ａ……ソース電極膜
５８ｂ……ゲート電極膜
６４……ソース拡散領域
７１……ドレイン電極膜
７１'……コレクタ電極膜
７２……ショットキー電極膜
８３……ゲート溝

Claims (10)

  1. 第一導電型の導電層を有する処理基板と、
    前記導電層の内部表面に形成された第二導電型のベース拡散領域と、
    前記導電層の前記ベース拡散領域が配置された位置に形成され、底部が前記ベース拡散領域の底面よりも深くされた活性溝とを有し、
    前記活性溝は、細長の主溝部と、前記主溝部の長手方向側面に接続された副溝部とを有し、
    前記主溝部の底面上には、上部が前記ベース拡散領域よりも低い第２導電型の埋込領域が配置され、
    前記主溝部の前記埋込領域よりも上の部分でゲート溝が構成され、
    前記ゲート溝の側面にはゲート絶縁膜が配置され、
    前記ゲート溝内には前記ゲート絶縁膜と接触し前記埋込領域とは電気的に絶縁された導電性のゲート電極プラグが配置され、
    前記ベース拡散領域の内部表面の前記ゲート絶縁膜と接触する位置には、前記ベース拡散領域によって前記導電層から分離された第一導電型のソース拡散領域が配置され、
    前記副溝部の底面上には、上部が前記ベース拡散領域と接触し、下部が前記埋込領域と接触した第二導電型の活性溝充填領域が配置された半導体装置。
  2. 前記活性溝充填領域の上端は、前記導電層表面よりも高くされた請求項１記載の半導体装置。
  3. 前記ソース拡散領域表面に形成されたソース電極膜を有し、
    前記ソース電極膜は前記活性溝充填領域の表面と接触された請求項１又は請求項２のいずれか１項記載の半導体装置。
  4. 前記活性溝充填領域の表面の前記ソース電極膜と接触する部分には、第二導電型の不純物層が拡散によって形成された請求項１乃至請求項３のいずれか１項記載の半導体装置。
  5. 前記ソース電極膜は前記ベース拡散領域に接触され、
    前記活性溝充填領域は、前記ベース拡散領域に接触された請求項１乃至請求項４のいずれか１項記載の半導体装置。
  6. 前記活性溝を同心状に取り囲み、所定間隔で互いに離間された複数本のリング状のガード溝と、
    前記ガード溝内に配置された第二導電型のガード溝充填領域とを有する請求項１乃至請求項５のいずれか１項記載の半導体装置。
  7. 前記処理基板の裏面には、前記導電層に電気的に接続されたドレイン電極膜が配置された請求項１乃至請求項６のいずれか１項記載の半導体装置。
  8. 前記処理基板の裏面には、前記導電層と接触してｐｎ接合を形成する第二導電型のコレクタ層と、
    前記コレクタ層と電気的に接続されたコレクタ電極膜が配置された請求項１乃至請求項６のいずれか１項記載の半導体装置。
  9. 前記処理基板の裏面には、前記導電層とショットキー接合を形成するショットキー電極膜が配置された請求項１乃至請求項６のいずれか１項記載の半導体装置。
  10. 第一導電型の導電層を有する処理基板と、
    前記導電層の内部表面に形成された第二導電型のベース拡散領域と、
    前記導電層の前記ベース拡散領域が配置された位置に形成され、底部が前記ベース拡散領域の底面よりも深くされた活性溝とを有し、
    前記活性溝は、細長の主溝部と、前記主溝部の長手方向側面に接続された副溝部とを有し、
    前記主溝部の底面上には、上部が前記ベース拡散領域よりも低い第２導電型の埋込領域が配置され、
    前記活性溝の前記埋込領域よりも上の部分でゲート溝が構成され、
    前記ゲート溝の側面にはゲート絶縁膜が配置され、
    前記ゲート溝内には前記ゲート絶縁膜と接触し前記埋込領域とは電気的に絶縁された導電性のゲート電極プラグが配置され、
    前記ベース拡散領域の内部表面の前記ゲート絶縁膜と接触する位置には、前記ベース拡散領域によって前記導電層から分離された第一導電型のソース拡散領域が配置され、
    前記副溝部の底面上には、上部が前記ベース拡散領域と接触し、下部が前記埋込領域と接触した第二導電型の活性溝充填領域が配置された半導体装置を製造する半導体装置の製造方法であって、
    前記活性溝は、前記ベース拡散領域を形成した後、上部側面に前記ベース拡散領域が露出し、下部側面に前記導電層が露出するように形成し、
    前記活性溝内に第二導電型の半導体充填物を成長させた後、前記副溝部内の前記半導体充填物表面にマスク膜を配置した状態でエッチングし、前記主溝部内に位置する前記半導体充填物の上部を前記ベース拡散領域の底面よりも低い位置まで除去し、残された下部によって前記埋込領域を形成し、前記半導体充填物が除去された部分によって前記ゲート溝を構成させる半導体装置の製造方法。
JP2004095753A 2004-03-29 2004-03-29 半導体装置、半導体装置の製造方法 Expired - Fee Related JP3689419B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004095753A JP3689419B1 (ja) 2004-03-29 2004-03-29 半導体装置、半導体装置の製造方法
EP05720448A EP1748492A4 (en) 2004-03-29 2005-03-10 SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR COMPONENT MANUFACTURING METHOD
CN2005800098278A CN1938860B (zh) 2004-03-29 2005-03-10 半导体装置、半导体装置的制造方法
PCT/JP2005/004177 WO2005093843A1 (ja) 2004-03-29 2005-03-10 半導体装置、半導体装置の製造方法
US11/528,637 US7365391B2 (en) 2004-03-29 2006-09-28 Semiconductor device and method for manufacturing thereof
KR1020067020373A KR101098208B1 (ko) 2004-03-29 2006-09-29 반도체 장치, 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004095753A JP3689419B1 (ja) 2004-03-29 2004-03-29 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP3689419B1 true JP3689419B1 (ja) 2005-08-31
JP2005285983A JP2005285983A (ja) 2005-10-13

Family

ID=35004113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004095753A Expired - Fee Related JP3689419B1 (ja) 2004-03-29 2004-03-29 半導体装置、半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7365391B2 (ja)
EP (1) EP1748492A4 (ja)
JP (1) JP3689419B1 (ja)
KR (1) KR101098208B1 (ja)
CN (1) CN1938860B (ja)
WO (1) WO2005093843A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4721653B2 (ja) * 2004-05-12 2011-07-13 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP5096739B2 (ja) * 2006-12-28 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5315638B2 (ja) * 2007-07-24 2013-10-16 サンケン電気株式会社 半導体装置
JP5298565B2 (ja) * 2008-02-22 2013-09-25 富士電機株式会社 半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2314206A (en) * 1996-06-13 1997-12-17 Plessey Semiconductors Ltd Preventing voltage breakdown in semiconductor devices
US6194741B1 (en) * 1998-11-03 2001-02-27 International Rectifier Corp. MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance
JP3940518B2 (ja) * 1999-03-10 2007-07-04 株式会社東芝 高耐圧半導体素子
JP2001345444A (ja) * 1999-10-25 2001-12-14 Seiko Instruments Inc 半導体装置とその製造方法
JP4738562B2 (ja) * 2000-03-15 2011-08-03 三菱電機株式会社 半導体装置の製造方法
TW512526B (en) * 2000-09-07 2002-12-01 Sanyo Electric Co Semiconductor integrated circuit device and manufacturing method thereof
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
JP4865166B2 (ja) * 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法
US6700156B2 (en) * 2002-04-26 2004-03-02 Kabushiki Kaisha Toshiba Insulated gate semiconductor device
JP4133565B2 (ja) * 2002-06-05 2008-08-13 新電元工業株式会社 トランジスタとその製造方法、及びダイオード
US6841825B2 (en) * 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP3971670B2 (ja) * 2002-06-28 2007-09-05 新電元工業株式会社 半導体装置
KR100958561B1 (ko) * 2002-10-04 2010-05-17 신덴겐코교 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR20070006815A (ko) 2007-01-11
US20070045726A1 (en) 2007-03-01
US7365391B2 (en) 2008-04-29
EP1748492A4 (en) 2009-11-04
JP2005285983A (ja) 2005-10-13
CN1938860B (zh) 2010-05-12
KR101098208B1 (ko) 2011-12-23
EP1748492A1 (en) 2007-01-31
WO2005093843A1 (ja) 2005-10-06
CN1938860A (zh) 2007-03-28

Similar Documents

Publication Publication Date Title
US7196376B2 (en) Trench-type power MOSFET with embedded region at the bottom of the gate and increased breakdown voltage
JP4892172B2 (ja) 半導体装置およびその製造方法
JP2006319218A (ja) 半導体装置
JP4274771B2 (ja) 半導体装置
JP3971670B2 (ja) 半導体装置
JP2005322949A (ja) 半導体装置
US7282764B2 (en) Semiconductor device
US7365391B2 (en) Semiconductor device and method for manufacturing thereof
JP3689420B1 (ja) 半導体装置
JP5134746B2 (ja) 電界効果トランジスタの製造方法
EP1184908B1 (en) Field effect transistor
JP4133565B2 (ja) トランジスタとその製造方法、及びダイオード
JP4133548B2 (ja) 半導体装置
JP2007109712A (ja) トランジスタ、ダイオード
JP4395301B2 (ja) 半導体装置
JP4632797B2 (ja) 半導体装置、半導体装置の製造方法
JP2005093479A (ja) 半導体装置、半導体装置の製造方法
JP2686125B2 (ja) 静電誘導型スイッチング素子及びその製造方法
JP4851075B2 (ja) 半導体装置の製造方法
JP2006066609A (ja) 半導体装置
JP2003152181A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050610

R150 Certificate of patent or registration of utility model

Ref document number: 3689419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080617

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees