JP2006319218A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006319218A JP2006319218A JP2005141885A JP2005141885A JP2006319218A JP 2006319218 A JP2006319218 A JP 2006319218A JP 2005141885 A JP2005141885 A JP 2005141885A JP 2005141885 A JP2005141885 A JP 2005141885A JP 2006319218 A JP2006319218 A JP 2006319218A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- region
- semiconductor
- conductivity type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 261
- 239000004020 conductor Substances 0.000 claims abstract description 34
- 230000015556 catabolic process Effects 0.000 claims description 85
- 230000002441 reversible effect Effects 0.000 claims description 70
- 230000002457 bidirectional effect Effects 0.000 claims description 26
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 239000000758 substrate Substances 0.000 abstract description 42
- 230000000694 effects Effects 0.000 description 17
- 108091006146 Channels Proteins 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 15
- 238000002955 isolation Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Abstract
【課題】 ＩＧＢＴ等の半導体装置のｐｎ接合の耐圧向上を容易に達成することが困難であった。
【解決手段】 ｐ+型コレクタ領域８とｎ-型ベース領域９とｐ型べース領域１０とｎ+型エミッタ領域１１とを有するＩＧＢＴ用半導体基板１の外周にトレンチ１７を設ける。このトレンチ１７はｎ-型ベース領域を貫通してｐ型コレクタ領域８に至るように形成する。トレンチ１７の壁面に誘電体膜２３を介してｎ-型ベース領域８の側面に対向し且つｐ+型コレクタ領域８に接続されるように導電体層２４を設ける。導電体層２４のフィールドプレート効果で耐圧を向上させる。
【選択図】 図１
【解決手段】 ｐ+型コレクタ領域８とｎ-型ベース領域９とｐ型べース領域１０とｎ+型エミッタ領域１１とを有するＩＧＢＴ用半導体基板１の外周にトレンチ１７を設ける。このトレンチ１７はｎ-型ベース領域を貫通してｐ型コレクタ領域８に至るように形成する。トレンチ１７の壁面に誘電体膜２３を介してｎ-型ベース領域８の側面に対向し且つｐ+型コレクタ領域８に接続されるように導電体層２４を設ける。導電体層２４のフィールドプレート効果で耐圧を向上させる。
【選択図】 図１
Description
本発明は高耐圧化された例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体装置に関する。
例えば特許文献１等で公知のＩＧＢＴは自己消弧型半導体スイッチであるので、交流波形の任意の点でオン・オフ制御することができる。従って、ＩＧＢＴは、誘導電動機の速度制御のためのマトリックスコンバータの交流スイッチ、及び交流電源をオン・オフするための交流スイッチ等に使用することができる。
ところで、交流スイッチには交流の正の半波と負の半波との両方が印加されるので、正方向耐圧と逆方向耐圧との両方が要求される。一般的なＩＧＢＴは逆方向耐圧が低いので、交流スイッチを構成する場合には、例えば正方向電流を流すためのＩＧＢＴと逆方向電流を流すためのＩＧＢＴとが並列に接続され、且つそれぞれのＩＧＢＴに逆阻止用ダイオードが直列に接続される。しかし、この場合には、逆阻止用ダイオードの導通損失のためにＩＧＢＴを使用した回路の効率の低下を招く。
上記の逆阻止用ダイオードを不要にするためにＩＧＢＴの逆方向耐圧の向上が要求されている。ＩＧＢＴの逆方向耐圧の低下は、主に半導体ウエハーをダイヤモンドカッター等で切断した時に生じる半導体チップ（ＩＧＢＴチップ）の側面（ダイシング面）のリーク電流によって生じる。そこで、ＩＧＢＴチップの側面に分離用拡散層を設ける構造が知られている。この分離用拡散層は、ＩＧＢＴのコレクタ領域（例えばｐ+型半導体領域）と同一導電型を有し且つコレクタ領域に連続している。このため、ベース領域（ドリフト領域）がコレクタ領域と分離用拡散層とで囲まれ、コレクタ領域とベース領域（ドリフト領域）との間のｐｎ接合の端がＩＧＢＴチップの側面に露出しなくなり、側面のリーク電流が抑制され、逆方向の耐圧が向上する。
しかしながら、例えば耐圧１２００Ｖのような高耐圧のＩＧＢＴを構成する場合には、ベース領域（ドリフト領域）を例えば１３０μｍ程度と厚く形成することが要求される。この結果、分離用拡散層を深く形成しなければならない。分離用拡散領域を深く形成すると、拡散時間が長くなるばかりでなく、半導体基板内に結晶欠陥が生じる恐れがあり、また、横方向拡散によって分離用拡散層の幅が広くなり、半導体基板即ちＩＧＢＴチップの表面における分離用拡散層の占有面積が大きくなり、ＩＧＢＴチップのサイズが大きくなる。
半導体基板内の複数の半導体素子の相互間にトレンチを形成し、ここに絶縁物を充填して絶縁分離領域を形成することが知られている。しかし、単にトレンチを伴なった絶縁分離領域を形成してもｐｎ接合の端部分の耐圧を向上させることはできない。
なお、高耐圧化は、ＩＧＢＴ以外の双方向サイリスタ等の別の半導体装置においても要求されている。
特開平６−６９５０９号公報
なお、高耐圧化は、ＩＧＢＴ以外の双方向サイリスタ等の別の半導体装置においても要求されている。
本発明が解決しようとする課題は、ｐｎ接合の外周部分の耐圧向上が困難なことである。
上記課題を解決するための本発明は、第１導電型を有する第１の半導体領域と、 前記第１の半導体領域に隣接配置され且つ平面的に見て前記第１の半導体領域の外周縁よりも内側に配置された外周縁を有し且つ前記第１導電型と反対の第２導電型を有している第２の半導体領域と、前記第２の半導体領域に直接に又は別の半導体領域を介して接続された第１の電極と、前記第１の半導体領域に直接に又は別の半導体領域を介して接続された第２の電極と、前記第２の半導体領域の側面に形成された誘電体膜と、前記誘電体膜を介して前記第２の半導体領域の側面に対向配置され且つ前記第１の半導体領域に接続された導電体層とを備えていることを特徴とする半導体装置に係わるものである。
なお、請求項２に示すように、更に、前記第２の半導体領域の側面に沿って第２導電型を有する少なくとも１個の耐圧改善半導体領域を配置することが望ましい。
また、請求項３に示すように、更に、平面的に見て前記第２の半導体領域をトレンチを介して囲むように配置され且つ第２の導電型を有している外周半導体領域を設けることが望ましい。この場合には、前記トレンチは前記第１の半導体領域に至る深さを有し、前記誘電体膜は前記トレンチの壁面に形成され、前記導電体層は前記トレンチの中に配置されていることが望ましい。
また、請求項４に示すように、本発明をＩＧＢＴに適用することができる。ＩＧＢＴの場合には、前記第１の半導体領域をＩＧＢＴのコレクタ領域とし、前記第２の半導体領域をＩＧＢＴの第２導電型ベース領域とし、更に、前記第２導電型ベース領域に隣接配置されたＩＧＢＴの第１導電型ベース領域と、前記第１導電型ベース領域の中に島状に配置されたＩＧＢＴのエミッタ領域と、前記第１導電型ベース領域のチャネル形成部分の上に配置されたゲート絶縁膜と、前記ゲート絶縁膜の上に配置されたＩＧＢＴのゲート電極とを設ける。また、前記第１の電極を前記エミッタ領域と前記第１導電型ベース領域とに接続されたＩＧＢＴのエミッタ電極とし、前記第２の電極をＩＧＢＴのコレクタ電極とする。
また、請求項５に示すように、本発明を双方向サイリスタに適用することができる。双方向サイリスタの場合には、前記第１の半導体領域を双方向サイリスタのための第１導電型半導体領域とし、前記第２の半導体領域を双方向サイリスタのための第２導電型半導体領域とし、更に、第１導電型を有し且つ第２導電型半導体領域の中に島状に形成されている双方向サイリスタのための第３の半導体領域と、第２導電型を有し且つ前記第３の半導体領域の中に島状に形成されている双方向サイリスタのための第４の半導体領域と、第２導電型を有し且つ前記第１の半導体領域の中に島状に形成されている双方向サイリスタのための第５の半導体領域とを設ける。また、前記第１の電極は前記第３及び第４の半導体領域に接続され、前記第２の電極は前記第１及び第５の半導体領域に接続される。
また、請求項６に示すように、双方向サイリスタの場合には、更に、第２導電型を有し且つ前記第３の半導体領域の中に島状に形成されている双方向サイリスタのための第７の半導体領域と、前記第３及び第７の半導体領域に接続されたゲート電極とを有することが望ましい。
また、請求項７に示すように、複数のトレンチを設けることができる。この場合には、第１導電型を有する第１の半導体領域と、前記第１の半導体領域の上に配置され、且つ前記第１導電型と反対の第２導電型を有している第２の半導体領域とを設ける。前記複数のトレンチは前記第２の半導体領域の平面的に見て内側部分とこの内側部分を囲む外側部分との間に配置され、且つ前記第１の半導体領域に至るように形成される。また、前記第２の半導体領域の前記内側部分に直接に又は別の半導体領域を介して接続された第１の電極と、前記第１の半導体領域に直接に又は別の半導体領域を介して接続された第２の電極と、前記複数のトレンチのそれぞれの壁面に形成された誘電体膜と、前記誘電体膜を介して前記第２の半導体領域に対向するように前記複数のトレンチの中にそれぞれ形成され且つ前記第１の半導体領域に接続されている導電体層とを設ける。また、前記複数のトレンチの相互間隔は前記第１の半導体領域と前記第２の半導体領域との間に所定値以上の逆バイアス電圧が印加された時に生じる空乏層で埋められる値に決定される。
また、請求項３に示すように、更に、平面的に見て前記第２の半導体領域をトレンチを介して囲むように配置され且つ第２の導電型を有している外周半導体領域を設けることが望ましい。この場合には、前記トレンチは前記第１の半導体領域に至る深さを有し、前記誘電体膜は前記トレンチの壁面に形成され、前記導電体層は前記トレンチの中に配置されていることが望ましい。
また、請求項４に示すように、本発明をＩＧＢＴに適用することができる。ＩＧＢＴの場合には、前記第１の半導体領域をＩＧＢＴのコレクタ領域とし、前記第２の半導体領域をＩＧＢＴの第２導電型ベース領域とし、更に、前記第２導電型ベース領域に隣接配置されたＩＧＢＴの第１導電型ベース領域と、前記第１導電型ベース領域の中に島状に配置されたＩＧＢＴのエミッタ領域と、前記第１導電型ベース領域のチャネル形成部分の上に配置されたゲート絶縁膜と、前記ゲート絶縁膜の上に配置されたＩＧＢＴのゲート電極とを設ける。また、前記第１の電極を前記エミッタ領域と前記第１導電型ベース領域とに接続されたＩＧＢＴのエミッタ電極とし、前記第２の電極をＩＧＢＴのコレクタ電極とする。
また、請求項５に示すように、本発明を双方向サイリスタに適用することができる。双方向サイリスタの場合には、前記第１の半導体領域を双方向サイリスタのための第１導電型半導体領域とし、前記第２の半導体領域を双方向サイリスタのための第２導電型半導体領域とし、更に、第１導電型を有し且つ第２導電型半導体領域の中に島状に形成されている双方向サイリスタのための第３の半導体領域と、第２導電型を有し且つ前記第３の半導体領域の中に島状に形成されている双方向サイリスタのための第４の半導体領域と、第２導電型を有し且つ前記第１の半導体領域の中に島状に形成されている双方向サイリスタのための第５の半導体領域とを設ける。また、前記第１の電極は前記第３及び第４の半導体領域に接続され、前記第２の電極は前記第１及び第５の半導体領域に接続される。
また、請求項６に示すように、双方向サイリスタの場合には、更に、第２導電型を有し且つ前記第３の半導体領域の中に島状に形成されている双方向サイリスタのための第７の半導体領域と、前記第３及び第７の半導体領域に接続されたゲート電極とを有することが望ましい。
また、請求項７に示すように、複数のトレンチを設けることができる。この場合には、第１導電型を有する第１の半導体領域と、前記第１の半導体領域の上に配置され、且つ前記第１導電型と反対の第２導電型を有している第２の半導体領域とを設ける。前記複数のトレンチは前記第２の半導体領域の平面的に見て内側部分とこの内側部分を囲む外側部分との間に配置され、且つ前記第１の半導体領域に至るように形成される。また、前記第２の半導体領域の前記内側部分に直接に又は別の半導体領域を介して接続された第１の電極と、前記第１の半導体領域に直接に又は別の半導体領域を介して接続された第２の電極と、前記複数のトレンチのそれぞれの壁面に形成された誘電体膜と、前記誘電体膜を介して前記第２の半導体領域に対向するように前記複数のトレンチの中にそれぞれ形成され且つ前記第１の半導体領域に接続されている導電体層とを設ける。また、前記複数のトレンチの相互間隔は前記第１の半導体領域と前記第２の半導体領域との間に所定値以上の逆バイアス電圧が印加された時に生じる空乏層で埋められる値に決定される。
本発明は次の効果を有する。
（１） 第２の半導体領域の側面に誘電体膜を介して導電体層が配置され、この導電体層が第１の半導体領域に接続されているので、第１及び第２の半導体領域間のｐｎ接合に逆バイアス電圧が印加された時に、導電体層がフィールドプレートとして機能し、第２の半導体領域の外周部分に空乏層が生じる。この外周部分の空乏層は、第２の半導体領域の外周部分よりも内側に生じるｐｎ接合に基づく空乏層と連続する。従って、第２の半導体領域の外周部分（側面部分）が空乏層によって高抵抗状態となり、ここでのリーク電流が減少し、耐圧が向上する。
（２） 従来の分離用拡散層を設ける場合に比べて、誘電体膜と導電体層との合計の幅を狭くすることができ、半導体装置を小型化することができる。
（１） 第２の半導体領域の側面に誘電体膜を介して導電体層が配置され、この導電体層が第１の半導体領域に接続されているので、第１及び第２の半導体領域間のｐｎ接合に逆バイアス電圧が印加された時に、導電体層がフィールドプレートとして機能し、第２の半導体領域の外周部分に空乏層が生じる。この外周部分の空乏層は、第２の半導体領域の外周部分よりも内側に生じるｐｎ接合に基づく空乏層と連続する。従って、第２の半導体領域の外周部分（側面部分）が空乏層によって高抵抗状態となり、ここでのリーク電流が減少し、耐圧が向上する。
（２） 従来の分離用拡散層を設ける場合に比べて、誘電体膜と導電体層との合計の幅を狭くすることができ、半導体装置を小型化することができる。
次に、図１〜図７を参照して本発明の実施形態を説明する。
図１に本発明の実施例１に従う半導体装置としてのＩＧＢＴの一部の断面が示されている。図２にＩＧＢＴを構成する半導体基板の表面が概略的又は原理的に示されている。このＩＧＢＴは、ＩＧＢＴを構成するための複数の半導体領域を含む例えばシリコンから成る半導体基板１と、この半導体基板１の一方の主面２に形成された第１の電極としてのエミッタ電極３と、半導体基板１の他方の主面４に形成された第２の電極としてのコレクタ電極５と、ゲート絶縁膜６を介して半導体基板１の一方の主面２に対向配置された制御電極即ちゲート電極７とを有する。ＩＧＢＴは、更に、順方向耐圧を向上させる部分及び本発明に従って逆方向耐圧を向上させる部分を有する。
半導体基板１は、その他方の主面４に露出するように配置されたｐ+型（第１導電型）の第１の半導体領域としてのコレクタ領域８と、ｎ-型（第２導電型）の第２の半導体領域としてのｎ-型ベース領域９と、第３の半導体領域としてのｐ型ベース領域１０と、第４の半導体領域としてのｎ+型エミッタ領域１１と、ｐ型の複数の正方向耐圧改善半導体領域１２と、ｎ型チャネルストッパ領域１３と、ｐ型の逆方向耐圧改善半導体領域１４とを有する。なお、ｐ+型コレクタ領域８をｐ型半導体領域に置き換えること、又はｐ+型コレクタ領域８をコレクタ電極５側に配置したｐ+型コレクタ領域とｎ-型ベース領域９側に配置したｐ型コレクタ領域との組み合せに置き換えることができる。また、半導体基板１中のｐ型ベース領域１０、正方向耐圧改善半導体領域１２、逆方向耐圧改善半導体領域１４をｐ+型半導体領域に置き換えることができる。
ｐ+型コレクタ領域８は半導体基板１の他方の主面４に露出し、その下面に配置されている金属層から成るコレクタ電極５に電気的に接続されている。このｐ+型コレクタ領域８は、ｐ+型コレクタ領域８とｎ-型ベース領域９との間のｐｎ接合１５が順方向バイアス状態の時に正孔をｎ-型ベース領域９に供給し、ｎ-型ベース領域９に周知の伝導度変調を起こさせる機能を有する。このｐ+型コレクタ領域８は、ｎ-型ベース領域９をエピタキシャル成長等させるための基板としての機能も有する。図１の実施例１のｐ+型コレクタ領域８は、図１で破線１６よりも内側（左側）の中央部分８ａとこの中央部分８ａを囲む外周部分８ｂとから成る。外周部分８ｂは、本発明に従う逆方向の耐圧向上に使用されている。
ｎ-型ベース領域９は、ドリフト領域と呼ぶこともできる部分であって、ｐ+型コレクタ領域８のアクセプタ不純物濃度より低いドナー不純物濃度を有する。このｎ-型ベース領域９の一方の主面は半導体基板１の一方の主面２に露出し、この他方の主面はｐ+型コレクタ領域８に接触している。ｎ-型ベース領域９は、ＩＧＢＴの正方向及び逆方向の耐圧を高めるために例えば１３０μｍのように比較的厚く形成されている。
半導体基板１は、その外周縁のｎ-型ベース領域９との間に溝即ちトレンチ１７を有する。トレンチ１７は、図２から明らかなように平面的に見て、即ち半導体基板１の一方の主面２に対して垂直な方向から見て、ｎ-型ベース領域９を囲むように形成され、且つ半導体基板１の一方の主面２からｐ+型コレクタ領域８に至る深さを有する。トレンチ１７は周知の異方性エッチングによって形成されている。従って、トレンチ１７の壁面は半導体基板１の２つの主面２、４に対してほぼ垂直である。トレンチ１７の底面にｐ+ 型コレクタ領域８を完全に露出させるために、ｐ+型コレクタ領域８の一部もエッチングされ、トレンチ１７がｐ+ 型コレクタ領域８の中に延在している。勿論、トレンチ１７をｐ+ 型コレクタ領域８の中に延在させない構成にすることもできる。トレンチ１７はｐ+型コレクタ領域８の外周部分８ｂの上に形成されている。従って、ｎ-型ベース領域９の側面即ちトレンチ１７の内周側壁面は、平面的に見てｐ+型コレクタ領域８の外周縁よりも内側に位置している。トレンチ１７の内部構造は追って説明する。
半導体基板１はトレンチ１７の外側にｎ-型の外周半導体領域１８を有する。この外周半導体領域１８は、トレンチ１７を形成する前はｎ-型ベース領域９に連続していた部分である。この外周半導体領域１８は、トレンチ１７を介してｎ-型ベース領域９に対向しており、トレンチ１７及びｎ-型ベース領域９の機械的保護機能を有する。
ｎ-型ベース領域９の中央部分に複数のＩＧＢＴセルを構成するための複数のｐ型ベース領域１０が島状に形成されている。即ち、ｐ型ベース領域１０の底面及び側面はｎ-型ベース領域９に隣接し、その主面の一部が半導体基板１の一方の主面２に露出している。
ｎ+型エミッタ領域１１は、ｐ型ベース領域１０の中に島状に形成され、且つ半導体基板１の主面２に露出している。
第１の電極としての金属層から成るエミッタ電極３は、ｎ+ 型エミッタ領域１１に接続されていると共に、ｐ型ベース領域１０のｎ+ 型エミッタ領域１１で囲まれた中央部分にも接続されている。
ゲート電極７は例えばポリシンコンから成り、ゲート絶縁膜６を介してｐ型ベース領域１０の外周側のチャネル形成部分に対向している。即ち、ゲート電極７は、少なくとも、ｐ型ベース領域１０におけるｎ+ 型エミッタ領域１１とｎ- 型ベース領域９との間の部分の表面に対向している。ゲート電極７とエミッタ電極３との間に絶縁性保護膜１９が配置されている。
正方向耐圧改善半導体領域１２は、ガードリングとも呼ぶことができるものであって、図２から明らかなように、複数（１６個）のＩＧＢＴ用セルを構成する複数のｐ型ベース領域１０を平面的に見て囲むように配置され、半導体基板１の一方の主面２に露出している。正方向耐圧改善半導体領域１２によって周知のガードリング効果を得るために、正方向耐圧改善半導体領域１２の上に電極２０が配置されている。この電極２０に所定の電位を与えることができる。図１のＩＧＢＴにおいて、エミッタ電極３の電位がコレクタ電極５の電位よりも低く且つゲート電極７にＩＧＢＴをオンにするための電圧が印加されていない時には、ｎ-型ベース領域９とｐ型ベース領域１０との間のｐｎ接合に逆バイアス電圧が印加され、図１で点線で概略的に示す空乏層２１がｐ型ベース領域１０からｎ-型ベース領域９の方向に広がるように生じる。この空乏層２１の外周側において電界集中による破壊が生じ易い。しかし、ガードリング効果を有する正方向耐圧改善半導体領域１２を設けると、空乏層２１の外周側が緩やかに変化し、電界集中が発生し難くなり、ＩＧＢＴの順方向動作時の耐圧が向上する。
ｎ+型チャネルストッパ領域１３は、空乏層が必要以上に延びることを防ぐものであって、正方向耐圧改善半導体領域１２を囲むように配置され、半導体基板１の一方の主面２に露出している。ｎ+型チャネルストッパ領域１３の上に、この電位を安定化するための電極２２が配置されている。この電極２２に対して必要に応じて電圧を印加することができる。
半導体基板１の一方の主面２における電極３，２０，２２が形成されていない部分に、表面を保護するための絶縁性保護膜１９が配置されている。
ｐ型逆方向耐圧改善半導体領域１４は、ガードリングと呼ぶこともできるものであって、トレンチ１７の入口を囲むように形成されている。即ち、ｐ型逆方向耐圧改善半導体領域１４の底面及び内側面はｎ 型ベース領域９に隣接し、上面が半導体基板１の一方の主面２に露出している。この逆方向耐圧改善半導体領域１４は、ｐ型ベース領域１０及び正方向耐圧改善半導体領域１２と同時の拡散工程で形成することができる。
なお、図１ではトレンチ１７の内側のみに逆方向耐圧改善半導体領域１４を形成したが、この逆方向耐圧改善半導体領域１４の拡散を容易に行うために、点線１４′で示すようにトレンチ１７の外側にｐ型半導体領域が残存しても差し支えない。
トレンチ１７の壁面即ちｎ-型ベース領域９の側面に本発明に従う誘電体膜２３が形成されている。この誘電体膜２３はＳｉＯ2 等の絶縁物を被着させることによって形成されている。この誘電体膜２３の厚さは、フィールドプレート効果によって所望の逆方向電圧を得ることができるように決定される。誘電体膜２３を形成する時には、例えばＳｉＯ2 （シリコン酸化物）等の絶縁材料をトレンチ１７の壁面及び底面に被着させるか、又はトレンチ１７の壁面及び底面を酸化させ、その後異方性エッチングによってトレンチ１７の底面の誘電体膜を除去する。なお、誘電体膜２３を、ゲート絶縁膜６と同一材料且つ同一工程で形成することもできる。
トレンチ１７の中及び半導体基板１の一方の主面２のトレンチ１７の入口の周りに導電体層２４が形成されている。この導電体層２４は、フィールドプレート効果を得るためのものであって、誘電体膜２３を介してトレンチ１７の壁面即ちｎ-型ベース領域９の側面に対向配置されている部分と、ｐ+型コレクタ領域８に接続されている部分と、ｐ型の逆方向耐圧改善半導体領域１４に接続されている部分とを有し、金属膜又は導電性を有するポリシリコン膜（例えばボロンを含むポリシリコン膜）で形成されている。この導電体層２４を、ゲート電極７と同一材料及び同一工程で形成することができる。また、導電体層２４とｐ+型コレクタ領域８との電気的接続を保った状態で導電体層２４の底面の一部を除去することもできる。
導電体層２４の内側には高抵抗物質又はポリシリコン誘電体等から成る充填体２５が配置されている。この充填体２５は、トレンチ１７を機械的に保護し、且つ導電体層２４を化学的に保護する機能を有する。なお、導電体層２４を誘電体膜２３の内側全体に充填し、充填体２５を省くこともできる。また、充填体２５を絶縁性保護膜１９と同一材料且つ同一工程で形成することもできる。
図１のＩＧＢＴを交流回路で使用する場合には、コレクタ電極５の電位がエミッタ電極３の電位よりも高い正方向動作期間、コレクタ電極５の電位がエミッタ電極３の電位よりも低くなる逆方向動作期間とが生じる。
コレクタ電極５の電位がエミッタ電極３の電位よりも高く且つゲート電極７にＩＧＢＴをオン状態にする制御信号が印加されている時には、ｐ型ベース領域１０の表面にチャネル即ち電流通路が形成され、コレクタ電極５、ｐ+型コレクタ領域８、ｎ-型ベース領域９、ｐ型ベース領域１０のチャネル、ｎ+型エミッタ領域１１及びエミッタ電極３の経路で電流が流れる。
正方向動作期間においてゲート電極７にＩＧＢＴをオンにする制御信号が供給されていない時には、ｐ型ベース領域１０にチャネルが形成されない。この結果、ｐ型ベース領域１０とｎ- 型ベース領域９との間のｐｎ接合に比較的高い逆バイアス電圧が印加され、このｐｎ接合からｎ- 型ベース領域９の中に延びるように空乏層２１が形成される。図１のＩＧＢＴは、ガードリングとして機能する正方向耐圧改善半導体領域１２を有するので、既に説明したように空乏層２１の外周部分が緩やかに変化し、電界集中による破壊が生じ難く、比較的高い正方向耐圧を有する。
コレクタ電極５の電位がエミッタ電極３の電位よりも低い逆方向動作期間には、ｐ+型コレクタ領域８とｎ-型ベース領域９との間のｐｎ接合１５が逆バイアス状態となる。これにより、図１で点線で概略的に示す空乏層２６が生じる。この空乏層２６は、ｐｎ接合１５に基づいてここからｎ-型ベース領域９の中に延びる部分と、トレンチ１７の中の誘電体膜２３と導電体層２４とに基づくフィールドプレート効果に基づいてトレンチ１７の壁面、即ちトレンチ１７に接しているｎ-型ベース領域９の側面からｎ-型ベース領域９内に延びる部分と、逆方向耐圧改善半導体領域１４に基づいてここからｎ-型ベース領域９の中に延びる部分とを連続させたものに相当する。ｐｎ接合１５の端縁は、トレンチ１７に露出しているが、空乏層２６の端はトレンチ１７に露出せず、トレンチ１７の中の誘電体膜２３と導電体層２４とに基づくフィールドプレート効果によって半導体基板１の一方の主面２まで延びている。また、逆方向耐圧改善半導体領域１４はトレンチ１７中の導電体層２４によってｐ+型コレクタ領域８に電気的に接続されているので、ｐ+型コレクタ領域８とほぼ同一の電位を有する。従って、逆方向耐圧改善半導体領域１４からｎ-型ベース領域９の中に空乏層２６が安定的且つなめらかに良好に広がる。
本実施例は次の効果を有する。
（１） ｎ-型ベース領域９の側面に誘電体膜２３を介して導電体層２４を配置したので、フィールドプレート効果が得られ、逆方向動作期間に生じる空乏層２６の端がｎ-型ベース領域９の側面に露出せずにｎ-型ベース領域９の主面即ち半導体基板１の一方の主面２に露出する。空乏層２６が露出する一方の主面２は、従来のＩＧＢＴチップの側面（ダイシング面）よりも安定した面であるから、リーク電流による耐圧低下を抑えることができ、逆方向耐圧を向上させることができる。
（２） 逆方向耐圧改善半導体領域１４がガードリング機能を有するので、空乏層２６の広がりを調整することができ、逆方向の耐圧向上が良好に達成される。
（３） 誘電体膜２３及び導電体層２４の幅、及び逆方向耐圧改善半導体領域１４から半導体基板１の側面までの幅Ｗ1 を、従来の分離用拡散層の幅よりも狭くすることが可能になり、ＩＧＢＴチップの小型化が可能になる。即ち、小型化されているにも拘わらず、高い逆方向耐圧を有するＩＧＢＴチップを提供することができる。
（４） トレンチ１７、誘電体膜２３、及び導電体層２４の形成所要時間は、従来の分離用拡散層の形成に比べて短い。
（５） トレンチ１７、誘電体膜２３、及び導電体層２４の形成に基づく半導体基板１内の結晶欠陥の発生量は、従来の分離用拡散層を形成する場合に比べて少ない。
（６） 図１のＩＧＢＴは、正方向耐圧改善半導体領域１２を有するので、高い正方向耐圧を有し、且つ逆方向耐圧改善半導体領域１４、誘電体膜２３及び導電体層２４を有するので、高い逆方向耐圧を有する。従って、交流スイッチ回路を２つのＩＧＢＴを互いに逆方向に並列接続することによって構成する場合、逆流阻止用ダイオードを省くことができる。
（１） ｎ-型ベース領域９の側面に誘電体膜２３を介して導電体層２４を配置したので、フィールドプレート効果が得られ、逆方向動作期間に生じる空乏層２６の端がｎ-型ベース領域９の側面に露出せずにｎ-型ベース領域９の主面即ち半導体基板１の一方の主面２に露出する。空乏層２６が露出する一方の主面２は、従来のＩＧＢＴチップの側面（ダイシング面）よりも安定した面であるから、リーク電流による耐圧低下を抑えることができ、逆方向耐圧を向上させることができる。
（２） 逆方向耐圧改善半導体領域１４がガードリング機能を有するので、空乏層２６の広がりを調整することができ、逆方向の耐圧向上が良好に達成される。
（３） 誘電体膜２３及び導電体層２４の幅、及び逆方向耐圧改善半導体領域１４から半導体基板１の側面までの幅Ｗ1 を、従来の分離用拡散層の幅よりも狭くすることが可能になり、ＩＧＢＴチップの小型化が可能になる。即ち、小型化されているにも拘わらず、高い逆方向耐圧を有するＩＧＢＴチップを提供することができる。
（４） トレンチ１７、誘電体膜２３、及び導電体層２４の形成所要時間は、従来の分離用拡散層の形成に比べて短い。
（５） トレンチ１７、誘電体膜２３、及び導電体層２４の形成に基づく半導体基板１内の結晶欠陥の発生量は、従来の分離用拡散層を形成する場合に比べて少ない。
（６） 図１のＩＧＢＴは、正方向耐圧改善半導体領域１２を有するので、高い正方向耐圧を有し、且つ逆方向耐圧改善半導体領域１４、誘電体膜２３及び導電体層２４を有するので、高い逆方向耐圧を有する。従って、交流スイッチ回路を２つのＩＧＢＴを互いに逆方向に並列接続することによって構成する場合、逆流阻止用ダイオードを省くことができる。
次に、図３を参照して実施例２のＩＧＢＴを説明する。但し、図３及び後述する図４〜図７において、図１及び図２と実質的に同一の部分には同一の符号を付してその説明を省略する。
図３のＩＧＢＴは、図１のＩＧＢＴに複数（４つ）のｐ型逆方向耐圧改善半導体領域２７を追加し、その他は図１と実質的に同一に構成したものである。追加された４つのｐ型逆方向耐圧改善半導体領域２７は、半導体基板１の一方の主面２においてチャネルストッパ領域１３とトレンチ１７との間に配置され、一方の主面２からｎ-型ベース領域９の中に延びている。また、追加された複数のｐ型逆方向耐圧改善半導体領域２７は、正方向耐圧改善半導体領域１２及びチャネルストッパ領域１３と同様に、平面的に見てｐ型ベース領域１０及びｎ+型エミッタ領域１１から成るＩＧＢＴセル領域を囲むようにリング状に形成され、且つ相互間隔がトレンチ１７からチャネルストッパ領域１３に向うに従って徐々に広くなるように配置されている。また、チャネルストッパ領域１３に最も近いｐ型逆方向耐圧改善半導体領域２７は、他のものよりも最も浅い深さを有する。なお、複数のｐ型逆方向耐圧改善半導体領域２７の深さをトレンチ１７からチャネルストッパ領域１３に向って徐々に浅くすること、又は全てのｐ型逆方向耐圧改善半導体領域２７を同一の深さに形成すること、ｐ型逆方向耐圧改善半導体領域２７の数を増減することができる。また、複数のｐ型逆方向耐圧改善半導体領域２７の相互間隔を同一にすることができる。
追加されたｐ型逆方向耐圧改善半導体領域２７は、フィールドリミッティングリング（ＦＬＲ）の効果、即ち、空乏層２６の終端部の電界集中の緩和効果を有し、耐圧向上に寄与する。
図３のｐ型逆方向耐圧改善半導体領域２７には電極が接続されていないが、必要に応じて電極を設け、この電極を直接に又は誘電体膜２３を介してｐ型逆方向耐圧改善半導体領域２７に接続し、ここに所望の電位を与えることもできる。
図４の実施例３のＩＧＢＴは、図１のＩＧＢＴにｐ型の逆方向耐圧改善半導体領域１４ａを追加し、この他は図１と同一に形成したものである。
図４の追加された逆方向耐圧改善半導体領域１４ａは、逆方向耐圧改善半導体領域１４とｐ+型コレクタ領域８との間のトレンチ１７の側壁、即ちトレンチ１７の深さ方向のほぼ中間位置の側壁、からｎ-型ベース領域９の中に延び、その表面が誘電体膜２３に接し、これによって覆われている。この逆方向耐圧改善半導体領域１４ａを形成する時には、例えば、この逆方向保護半導体領域１４ａの形成予定位置まで第１のトレンチを形成し、次に、この第１のトレンチの底部からｐ型不純物を深さ方向と横方向との両方に拡散させ、次に、第１のトレンチに連続させて第２のトレンチを形成して図４に示す最終的なトレンチ１７を得る。なお、図４で点線１４ａ′で示すようにトレンチ１７の外周側部分にもｐ型逆方向耐圧改善領域を配置することができる。
図４の追加の逆方向耐圧改善半導体領域１４ａは、トレンチ１７の入口の逆方向耐圧改善半導体領域１４と同様にトレンチ１７の側面の所定値の電位を固定する機能、又はガードリング効果を有し、ｐｎ接合１５に基づく空乏層を半導体基板１の一方の主面２まで連続的に確実に所定の幅以上に広げる効果を有する。
図４のトレンチ１７の側壁に逆方向耐圧改善半導体領域１４ａと同様な機能を有するものを更に追加して設けることもできる。また、図４のチャネルストッパ領域１３とトレンチ１７との間の一方の主面２上に、図３の逆方向耐圧改善半導体領域２７と同様なものを設けることもできる。
図５は実施例４に従うＩＧＢＴのトレンチ及びその近傍を図１及び図４と同様に示す。実施例４のＩＧＢＴは図４のトレンチ１７の代りに径の異なる第１及び第２のトレンチ１７ａ、１７ｂを設け、また、図４の誘電体膜２３の代りに第１及び第２の誘電体膜２３ａ、２３ｂを設け、ｐ型の逆方向耐圧改善半導体領域１４ａに接続された導電体層２４′を設けた他は、図４と実質的に同一に構成したものである。
図５のＩＧＢＴのトレンチ１７ａ、１７ｂ及びその近傍を形成する時には、まず、径の大きい第１のトレンチ１７ａを形成し、次にｐ型不純物を拡散して逆方向耐圧改善半導体領域１４ａを得る。次に、第１のトレンチ１７ａよりも径の小さい第２のトレンチ１７ｂをｐ+型コレクタ領域８に至るように形成する。次に、第１及び第２のトレンチ１７ａ、１７ｂの壁面に第１及び第２の誘電体膜２３ａ、２３ｂを形成する。第１及び第２のトレンチ１７ａ、１７ｂの内部の全体に誘電体を被着されると、第１及び第２のトレンチ１７ａ、１７ｂとの境界の段部及び第２のトレンチ１７ｂの底面にも誘電体が被着するので、これ等を選択的に除去する。次に、第１及び第２の誘電体膜２３ａ、２３ｂを覆うように導電体層２４′を形成すると共に、導電体層２４′によってｐ型逆方向耐圧改善半導体領域１４及び１４ａをｐ+型コレクタ領域８に電気的に接続する。
図５に示す逆方向耐圧向上半導体領域１４ａは、導電体層２４′を介してｐ+型コレクタ領域８に接続されているので、この電位が固定され、図４よりも良好なガードリング効果を得ることができる。
図５の第１及び第２のトレンチ１７ａ、１７ｂを有する耐圧向上構造を、図４のＩＧＢＴに限らず、図３の逆方向保護半導体領域２７を有するＩＧＢＴ等にも適用することができる。
図６は実施例５に従うＩＧＢＴの半導体基板１を概略的に示すものである。実施例５のＩＧＢＴは、図１及び図２に示すＩＧＢＴの主半導体領域即ち複数のＩＧＢＴセルの群を囲む１つのトレンチ１７の代わりにこれと等価に機能する平面形状が円形の複数のトレンチ１７´を設け、この他は図１及び図２と同一に構成したものである。従って、図６のＩＧＢＴの説明においても図１及び図２を参照する。
複数のトレンチ１７´は、図２の１つのトレンチ１７と実質的に同一機能を得るために図２の１つのトレンチ１７と実質的に同一位置に配列されている。即ち、半導体基板１の一方の主面２即ちｎ-型ベース領域９の主面の複数のＩＧＢＴセル（図示せず）を形成するための内側部分３１と外側部分３２との間に配置されている。複数のトレンチ１７´のそれぞれには、図１と同様に誘電体膜２３と導電体層２４と充填体２５とが設けられる。また、トレンチ１７´の入口外周に図1のｐ型の逆方向用ガードリング領域14が設けられる。
図6の複数のトレンチ１７´の相互間隔はｐｎ接合15に所定値以上の逆バイアス電圧が印加された時にｎ-型ベース領域９のトレンチ17´の相互間が空乏層２６によって埋められるように決定されている。これにより、図6の複数のトレンチ17´は、図1及び図2に1つのトレンチ17と実質的に同一に機能する。
図6のトレンチ１７´の平面形状を正方形、長方形等の任意の形状に変形することができる。また、トレンチ17´及びその近傍を図3、図4及び図5と同様な構造に変形することができる。
図７は、本発明の実施例6に従う３端子双方向サイリスタ（トライアック）の一部を図１と同様に概略的に示す。図7の３端子双方向サイリスタは、図1のＩＧＢＴセルの中央のＩＧＢＴセル部分を３端子双方向サイリスタの主半導体領域に置き換え、この他は図1と同一に構成したものである。従って、図7において図1と実質的に同一の部分には同一の符号を付してその説明を省略する。
図7の３端子双方向サイリスタは、ｐ+型の第1の半導体領域８´と、ｎ-型の第２の半導体領域９´と、ｐ型の第３の半導体領域１０´と、ｎ+型の第４の半導体領域１１´と、ｎ+型の第５の半導体領域４１と、ｎ+型の第６の半導体領域４２とを有する。
図７のｐ+型の第１の半導体領域８´は、図１のｐ+型のコレクタ領域８と同様に半導体基板１の他方の主面４に露出するように形成されている。図７のｎ型の第２の半導体領域９´は図１のｎ-型ベース領域８と同様に形成されている。図７のｐ型の第３の半導体領域１０´は、図１のｐ型ベース領域１０と同様にｎ-型の第２の半導体領域９の中に島状に形成されている。図７のｎ+型の第４の半導体領域１１´は、図１のｎ+型エミッタ領域１１と同様にｐ型の第３の半導体領域１０の中に島状に形成されている。図７のｎ+型の第５の半導体領域４１は、ｎ+型の第４の半導体領域に対して一部又は全部が対向しないようにｐ+型の第１の半導体領域８´の中に島状に形成され、他方の主面４に露出している。ｎ+型の第６の半導体領域４２は、ｐ型の第３の半導体領域１０´の中に島状に形成され、且つ正方向導通のためのトリガ及び逆方向導通のためのトリガとの両方が可能な位置に配置されている。
第１の主電極３´は一方の主面２においてｎ+型の第４の半導体領域１１´とｐ型の第３の半導体領域１０´とに電気的に接続されている。第２の主電極５´は他方の主面４においてｐ+型の第１の半導体領域８´とｎ+型の第５の半導体領域４１とに電気的に接続されている。ゲート電極７´はｎ+型の第６の半導体領域４２とｐ型の第３の半導体領域１０´との接続されている。
図７の３端子双方向サイリスタの主半導体領域の動作は従来の３端子双方向サイリスタと同一である。図７において従来の３端子双方向サイリスタと異なる点は、ｎ-型の第２の半導体領域９´とｐ型の第３の半導体領域１０´との間のｐｎ接合４３の端が半導体基板１の側面に露出しないで、一方の主面２に露出していること、ｐ+型の第１の半導体領域８´とｎ-型の第２の半導体領域９´との間のｐｎ接合１５の耐圧を向上させるために図１と同様のトレンチ１７に基づく逆方向耐圧向上手段が設けられていること、ｐｎ接合４３の耐圧を向上させるためのｐ型の正方向耐圧改善半導体用領域１２及びｎ+型のチャネルストッパ領域１３とが設けられていることである。図７の正方向及び逆方向の耐圧向上構造は、図１と同一であるので、図７の実施例６によっても図１の実施例１と同一の効果を得ることができる。
なお、図７の３端子双方向サイリスタの耐圧向上構成部分を、図３又は図４又は図５又は図６のものに置き換えることができる。
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１） 図１〜図６のＩＧＢＴにおいて、ｐ+型コレクタ領域８とｎ-型ベース領域９との間に破線で示すようにｎ+型バッファ領域２８を配置することができる。なお、ｎ+型バッファ領域２８はｎ-型ベース領域よりも十分に薄く形成する。
また、ＩＧＢＴを複数のセルで構成する場合に、例えば特開２００３−２４３６５５号に示すように正方向耐圧を向上させる目的で各セルのｎ-ベース領域の相互間を分離するためのトレンチを設けることもできる。
（２） 本発明をＩＧＢＴ、３端子双方向サイリスタ以外の半導体装置にも適用可能である。例えば、図７の３端子双方向サイリスタからゲート電極７´とｎ+型の第６の半導体領域４２とを省いた構成の２端子双方向サイリスタにも本発明を適用することができる。
（３） 図１、図３〜図７の電極２０を省き、ｐ+型正方向耐圧改善半導体領域１２をフィールドリミッテイングリングとして機能させることができる。また、正方向耐圧をガードリング効果、又はフィールドリミッテイング効果で向上させる代わりに、フィールドプレート効果で向上させることもできる。
（４） トレンチ１７の断面形状をＶ字状のように深さ方向に徐々に径が狭くなる構造とすることができる。
（５） 図１、図３、図４、図７のＢ−Ｂ線よりも外側を除去した構成にする
ことができる、また、図６の複数のトレンチ１７´の中心を相互に結ぶ仮想中心線又はこの近傍よりも外側を除去することができる。
（６） 各実施例において、逆方向耐圧改善半導体領域１４に対して導電体層
２４を接続しない構造とすることもできる。
（７） 導電体層２４を所定の抵抗値を有するように構成し、この抵抗値を有する導電体層２４に微弱な電流を流すことによって抵抗性フィールドプレートとすることができる。
（８） 本発明のトレンチ１７を使用した耐圧向上構造を集積回路の素子間分離にも適用できる。
（１） 図１〜図６のＩＧＢＴにおいて、ｐ+型コレクタ領域８とｎ-型ベース領域９との間に破線で示すようにｎ+型バッファ領域２８を配置することができる。なお、ｎ+型バッファ領域２８はｎ-型ベース領域よりも十分に薄く形成する。
また、ＩＧＢＴを複数のセルで構成する場合に、例えば特開２００３−２４３６５５号に示すように正方向耐圧を向上させる目的で各セルのｎ-ベース領域の相互間を分離するためのトレンチを設けることもできる。
（２） 本発明をＩＧＢＴ、３端子双方向サイリスタ以外の半導体装置にも適用可能である。例えば、図７の３端子双方向サイリスタからゲート電極７´とｎ+型の第６の半導体領域４２とを省いた構成の２端子双方向サイリスタにも本発明を適用することができる。
（３） 図１、図３〜図７の電極２０を省き、ｐ+型正方向耐圧改善半導体領域１２をフィールドリミッテイングリングとして機能させることができる。また、正方向耐圧をガードリング効果、又はフィールドリミッテイング効果で向上させる代わりに、フィールドプレート効果で向上させることもできる。
（４） トレンチ１７の断面形状をＶ字状のように深さ方向に徐々に径が狭くなる構造とすることができる。
（５） 図１、図３、図４、図７のＢ−Ｂ線よりも外側を除去した構成にする
ことができる、また、図６の複数のトレンチ１７´の中心を相互に結ぶ仮想中心線又はこの近傍よりも外側を除去することができる。
（６） 各実施例において、逆方向耐圧改善半導体領域１４に対して導電体層
２４を接続しない構造とすることもできる。
（７） 導電体層２４を所定の抵抗値を有するように構成し、この抵抗値を有する導電体層２４に微弱な電流を流すことによって抵抗性フィールドプレートとすることができる。
（８） 本発明のトレンチ１７を使用した耐圧向上構造を集積回路の素子間分離にも適用できる。
１ 半導体基板
２ 一方の主面
３ エミッタ電極（第１の電極）
４ 他方の主面
５ コレクタ電極（第２の電極）
６ ゲート絶縁膜
７ ゲート電極
８ ｐ＋型コレクタ領域（第１の半導体領域）
９ ｎ-型ベース領域（第２の半導体領域）
１０ ｐ型ベース領域
１１ ｎ+型エミッタ領域
１２ 正方向耐圧改善半導体領域
１３ チャネルストッパ領域
１４ 逆方向耐圧改善半導体領域
１５ ｐｎ接合
１７ トレンチ
２３ 誘電体膜
２４ 導電体層
２ 一方の主面
３ エミッタ電極（第１の電極）
４ 他方の主面
５ コレクタ電極（第２の電極）
６ ゲート絶縁膜
７ ゲート電極
８ ｐ＋型コレクタ領域（第１の半導体領域）
９ ｎ-型ベース領域（第２の半導体領域）
１０ ｐ型ベース領域
１１ ｎ+型エミッタ領域
１２ 正方向耐圧改善半導体領域
１３ チャネルストッパ領域
１４ 逆方向耐圧改善半導体領域
１５ ｐｎ接合
１７ トレンチ
２３ 誘電体膜
２４ 導電体層
Claims (7)
- 第１導電型を有する第１の半導体領域と、
前記第１の半導体領域に隣接配置され且つ平面的に見て前記第１の半導体領域の外周縁よりも内側に配置された外周縁を有し且つ前記第１導電型と反対の第２導電型を有している第２の半導体領域と、
前記第２の半導体領域に直接に又は別の半導体領域を介して接続された第１の電極と、
前記第１の半導体領域に直接に又は別の半導体領域を介して接続された第２の電極と、
前記第２の半導体領域の側面に形成された誘電体膜と、
前記誘電体膜を介して前記第２の半導体領域の側面に対向配置され且つ前記第１の半導体領域に接続された導電体層と
を備えていることを特徴とする半導体装置。 - 更に、前記第２の半導体領域の側面に沿って第２導電型を有する少なくとも１個の耐圧改善半導体領域が配置されていることを特徴とする請求項１記載の半導体装置。
- 更に、平面的に見て前記第２の半導体領域をトレンチを介して囲むように配置され且つ第２の導電型を有している外周半導体領域を有し、
前記トレンチは前記第１の半導体領域に至る深さを有し、
前記誘電体膜は前記トレンチの壁面に形成され、
前記導電体層は前記トレンチの中に配置されていることを特徴とする請求項１又は２記載の半導体装置。 - 前記第１の半導体領域はＩＧＢＴのコレクタ領域であり、前記第２の半導体領域はＩＧＢＴの第２導電型ベース領域であり、
更に、前記第２導電型ベース領域に隣接配置されたＩＧＢＴの第１導電型ベース領域と、前記第１導電型ベース領域の中に島状に配置されたＩＧＢＴのエミッタ領域と、前記第１導電型ベース領域のチャネル形成部分の上に配置されたゲート絶縁膜と、前記ゲート絶縁膜の上に配置されたＩＧＢＴのゲート電極とを有し、
前記第１の電極は前記エミッタ領域と前記第１導電型ベース領域とに接続されたＩＧＢＴのエミッタ電極であり、
前記第２の電極はＩＧＢＴのコレクタ電極であることを特徴とする請求項１乃至４のいずれか１つに記載の半導体装置。 - 前記第１の半導体領域は、双方向サイリスタのための第１導電型半導体領域であり、前記第２の半導体領域は双方向サイリスタのための第２導電型半導体領域であり、
更に、第１導電型を有し且つ第２導電型半導体領域の中に島状に形成されている双方向サイリスタのための第３の半導体領域と、第２導電型を有し且つ前記第３の半導体領域の中に島状に形成されている双方向サイリスタのための第４の半導体領域と、第２導電型を有し且つ前記第１の半導体領域の中に島状に形成されている双方向サイリスタのための第５の半導体領域とを有し、
前記第１の電極は前記第３及び第４の半導体領域に接続され、
前記第２の電極は前記第１及び第５の半導体領域に接続されていることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。 - 更に、第２導電型を有し且つ前記第３の半導体領域の中に島状に形成されている双方向サイリスタのための第７の半導体領域と、前記第３及び第７の半導体領域に接続されたゲート電極とを有していることを特徴とする請求項５記載の半導体装置。
- 第１導電型を有する第１の半導体領域と、
前記第１の半導体領域の上に配置され、且つ平面的に見て内側部分とこの内側部分を囲む外側部分とを有し、且つ前記内側部分を囲むように配置され且つ前記第１の半導体領域に至るように形成されたトレンチを有し、且つ前記第１導電型と反対の第２導電型を有している第２の半導体領域と、
前記第２の半導体領域の前記内側部分に直接に又は別の半導体領域を介して接続された第１の電極と、
前記第１の半導体領域に直接に又は別の半導体領域を介して接続された第２の電極と、
前記複数のトレンチのそれぞれの壁面に形成された誘電体膜と、
前記誘電体膜を介して前記第２の半導体領域に対向するように前記複数のトレンチの中にそれぞれ形成され且つ前記第１の半導体領域に接続されている導電体層と
を備え、且つ前記複数のトレンチの相互間隔は前記第１の半導体領域と前記第２の半導体領域との間に所定値以上の逆バイアス電圧が印加された時に生じる空乏層で埋められる値に決定されていることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005141885A JP4930894B2 (ja) | 2005-05-13 | 2005-05-13 | 半導体装置 |
| US11/432,907 US7304356B2 (en) | 2005-05-13 | 2006-05-12 | IGBT or like semiconductor device of high voltage-withstanding capability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005141885A JP4930894B2 (ja) | 2005-05-13 | 2005-05-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006319218A true JP2006319218A (ja) | 2006-11-24 |
| JP4930894B2 JP4930894B2 (ja) | 2012-05-16 |
Family
ID=37462275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005141885A Active JP4930894B2 (ja) | 2005-05-13 | 2005-05-13 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7304356B2 (ja) |
| JP (1) | JP4930894B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007234931A (ja) * | 2006-03-02 | 2007-09-13 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2011077202A (ja) * | 2009-09-29 | 2011-04-14 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| DE102011076269A1 (de) | 2010-05-27 | 2011-12-01 | Fuji Electric Co., Ltd. | Halbleiterbauelement |
| JP2013065719A (ja) * | 2011-09-16 | 2013-04-11 | Toshiba Corp | 電力用半導体装置 |
| JP2014187226A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 半導体装置 |
| US9406543B2 (en) | 2013-12-10 | 2016-08-02 | Samsung Electronics Co., Ltd. | Semiconductor power devices and methods of manufacturing the same |
| JP7334678B2 (ja) | 2020-06-04 | 2023-08-29 | 三菱電機株式会社 | 半導体装置 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004017723B4 (de) * | 2003-04-10 | 2011-12-08 | Fuji Electric Co., Ltd | In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung |
| US7557386B2 (en) * | 2006-03-30 | 2009-07-07 | Infineon Technologies Austria Ag | Reverse conducting IGBT with vertical carrier lifetime adjustment |
| US8008734B2 (en) * | 2007-01-11 | 2011-08-30 | Fuji Electric Co., Ltd. | Power semiconductor device |
| US7541247B2 (en) * | 2007-07-16 | 2009-06-02 | International Business Machines Corporation | Guard ring structures for high voltage CMOS/low voltage CMOS technology using LDMOS (lateral double-diffused metal oxide semiconductor) device fabrication |
| US7859212B2 (en) * | 2008-03-03 | 2010-12-28 | Direct Drive Systems, Inc. | Electric drive system with redundancy |
| US8809966B2 (en) * | 2008-03-12 | 2014-08-19 | Infineon Technologies Ag | Semiconductor device |
| US8866255B2 (en) * | 2008-03-12 | 2014-10-21 | Infineon Technologies Austria Ag | Semiconductor device with staggered oxide-filled trenches at edge region |
| US8008719B2 (en) * | 2008-10-09 | 2011-08-30 | Hvvi Semiconductors, Inc. | Transistor structure having dual shield layers |
| US10566462B2 (en) * | 2009-07-30 | 2020-02-18 | Infineon Technologies Austria Ag | Bipolar semiconductor device and manufacturing method |
| CN102473721B (zh) * | 2009-07-31 | 2015-05-06 | 富士电机株式会社 | 半导体装置 |
| JP5432751B2 (ja) * | 2010-02-01 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| IT1398204B1 (it) | 2010-02-16 | 2013-02-14 | St Microelectronics Srl | Sistema e metodo per eseguire il test elettrico di vie passanti nel silicio (tsv - through silicon vias). |
| FR2956923A1 (fr) * | 2010-03-01 | 2011-09-02 | St Microelectronics Tours Sas | Composant de puissance vertical haute tension |
| DE102010012231A1 (de) * | 2010-03-19 | 2011-09-22 | Danfoss Silicon Power Gmbh | Verfahren zum NTV-Sintern eines Halbleiterbausteins |
| TWI424564B (zh) * | 2011-01-13 | 2014-01-21 | Anpec Electronics Corp | Insulator gate with high operational response speed |
| JP5757103B2 (ja) * | 2011-02-21 | 2015-07-29 | 富士電機株式会社 | ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置 |
| US8884360B2 (en) * | 2012-02-24 | 2014-11-11 | Infineon Technologies Austria Ag | Semiconductor device with improved robustness |
| KR101454110B1 (ko) | 2012-12-13 | 2014-10-27 | 삼성전기주식회사 | 반도체 소자 및 반도체 소자 제조 방법 |
| US9530844B2 (en) | 2012-12-28 | 2016-12-27 | Cree, Inc. | Transistor structures having reduced electrical field at the gate oxide and methods for making same |
| US10115815B2 (en) * | 2012-12-28 | 2018-10-30 | Cree, Inc. | Transistor structures having a deep recessed P+ junction and methods for making same |
| JP6094392B2 (ja) * | 2013-06-11 | 2017-03-15 | 株式会社デンソー | 半導体装置 |
| DE102014005879B4 (de) * | 2014-04-16 | 2021-12-16 | Infineon Technologies Ag | Vertikale Halbleitervorrichtung |
| US10424635B2 (en) * | 2016-04-06 | 2019-09-24 | Littelfuse, Inc. | High voltage semiconductor device with guard rings and method associated therewith |
| CN107611165A (zh) * | 2016-07-12 | 2018-01-19 | 北大方正集团有限公司 | 分压环的制备方法、分压环和功率晶体管 |
| US9741570B1 (en) * | 2016-07-29 | 2017-08-22 | Infineon Technologies Austria Ag | Method of manufacturing a reverse-blocking IGBT |
| US9966318B1 (en) * | 2017-01-31 | 2018-05-08 | Stmicroelectronics S.R.L. | System for electrical testing of through silicon vias (TSVs) |
| US11489069B2 (en) | 2017-12-21 | 2022-11-01 | Wolfspeed, Inc. | Vertical semiconductor device with improved ruggedness |
| US10615274B2 (en) | 2017-12-21 | 2020-04-07 | Cree, Inc. | Vertical semiconductor device with improved ruggedness |
| CN110419111B (zh) | 2018-01-16 | 2023-08-15 | 艾鲍尔半导体 | 自对准且稳健的绝缘栅双极晶体管器件 |
| DE102018102279A1 (de) | 2018-02-01 | 2019-08-01 | Infineon Technologies Ag | Halbleiterbauelement mit randabschlussbereich |
| DE102018106967B3 (de) * | 2018-03-23 | 2019-05-23 | Infineon Technologies Ag | SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode |
| CN114023814B (zh) * | 2021-09-24 | 2023-09-29 | 西安电子科技大学 | 一种半垂直GaN基场截止型IGBT器件及其制备方法 |
| CN114335164A (zh) * | 2022-01-17 | 2022-04-12 | 中国电子科技集团公司第二十四研究所 | 功率半导体器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02211668A (ja) * | 1989-02-11 | 1990-08-22 | Takehide Shirato | 半導体装置 |
| JPH03192770A (ja) * | 1989-12-21 | 1991-08-22 | Sanken Electric Co Ltd | 双方向サイリスタ |
| JP2004319974A (ja) * | 2003-04-02 | 2004-11-11 | Yokogawa Electric Corp | 半導体装置及び半導体装置の製造方法 |
| JP2004336008A (ja) * | 2003-04-16 | 2004-11-25 | Fuji Electric Holdings Co Ltd | 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法 |
| JP2005093972A (ja) * | 2003-08-08 | 2005-04-07 | Mitsubishi Electric Corp | 縦型半導体装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2984478B2 (ja) | 1992-08-15 | 1999-11-29 | 株式会社東芝 | 伝導度変調型半導体装置及びその製造方法 |
| KR100223198B1 (ko) * | 1996-04-11 | 1999-10-15 | 다니구찌 이찌로오, 기타오카 다카시 | 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법 |
| US6057558A (en) * | 1997-03-05 | 2000-05-02 | Denson Corporation | Silicon carbide semiconductor device and manufacturing method thereof |
| US6180966B1 (en) * | 1997-03-25 | 2001-01-30 | Hitachi, Ltd. | Trench gate type semiconductor device with current sensing cell |
| GB0003185D0 (en) * | 2000-02-12 | 2000-04-05 | Koninkl Philips Electronics Nv | An insulated gate field effect device |
| JP4357753B2 (ja) * | 2001-01-26 | 2009-11-04 | 株式会社東芝 | 高耐圧半導体装置 |
| US6777747B2 (en) * | 2002-01-18 | 2004-08-17 | Fairchild Semiconductor Corporation | Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability |
| TW587338B (en) * | 2003-05-06 | 2004-05-11 | Mosel Vitelic Inc | Stop structure of trench type DMOS device and its formation method |
| JP4813762B2 (ja) * | 2003-12-25 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
-
2005
- 2005-05-13 JP JP2005141885A patent/JP4930894B2/ja active Active
-
2006
- 2006-05-12 US US11/432,907 patent/US7304356B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02211668A (ja) * | 1989-02-11 | 1990-08-22 | Takehide Shirato | 半導体装置 |
| JPH03192770A (ja) * | 1989-12-21 | 1991-08-22 | Sanken Electric Co Ltd | 双方向サイリスタ |
| JP2004319974A (ja) * | 2003-04-02 | 2004-11-11 | Yokogawa Electric Corp | 半導体装置及び半導体装置の製造方法 |
| JP2004336008A (ja) * | 2003-04-16 | 2004-11-25 | Fuji Electric Holdings Co Ltd | 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法 |
| JP2005093972A (ja) * | 2003-08-08 | 2005-04-07 | Mitsubishi Electric Corp | 縦型半導体装置及びその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007234931A (ja) * | 2006-03-02 | 2007-09-13 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2011077202A (ja) * | 2009-09-29 | 2011-04-14 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| DE102011076269A1 (de) | 2010-05-27 | 2011-12-01 | Fuji Electric Co., Ltd. | Halbleiterbauelement |
| US8278682B2 (en) | 2010-05-27 | 2012-10-02 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2013065719A (ja) * | 2011-09-16 | 2013-04-11 | Toshiba Corp | 電力用半導体装置 |
| JP2014187226A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 半導体装置 |
| US9406543B2 (en) | 2013-12-10 | 2016-08-02 | Samsung Electronics Co., Ltd. | Semiconductor power devices and methods of manufacturing the same |
| JP7334678B2 (ja) | 2020-06-04 | 2023-08-29 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7304356B2 (en) | 2007-12-04 |
| US20060267091A1 (en) | 2006-11-30 |
| JP4930894B2 (ja) | 2012-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4930894B2 (ja) | 半導体装置 | |
| US10109725B2 (en) | Reverse-conducting semiconductor device | |
| WO2017010393A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5701913B2 (ja) | 半導体装置 | |
| US10600897B2 (en) | Semiconductor device | |
| JP6415749B2 (ja) | 炭化珪素半導体装置 | |
| JP6561611B2 (ja) | 半導体装置 | |
| KR20090007327A (ko) | 전력 디바이스를 위한 전하 균형 기술 | |
| JP2011124464A (ja) | 半導体装置及びその製造方法 | |
| JP6637012B2 (ja) | 半導体装置 | |
| JP2005136099A (ja) | 半導体装置 | |
| JP2019149581A (ja) | 半導体装置 | |
| JP2020136472A (ja) | 半導体装置 | |
| JP2020191441A (ja) | 超接合半導体装置および超接合半導体装置の製造方法 | |
| WO2005093844A1 (ja) | 半導体装置 | |
| JP2003174169A (ja) | 半導体装置 | |
| JP2011243915A (ja) | 半導体装置及びその製造方法 | |
| JP5694285B2 (ja) | 半導体装置 | |
| JP2017174840A (ja) | 半導体装置 | |
| JP2017183346A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20200328301A1 (en) | Silicon carbide semiconductor device | |
| JP7028093B2 (ja) | 半導体装置 | |
| JP6173987B2 (ja) | 半導体装置 | |
| JP2014154739A (ja) | 半導体装置 | |
| JP2010093080A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120123 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4930894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |