CN114023814B - 一种半垂直GaN基场截止型IGBT器件及其制备方法 - Google Patents

一种半垂直GaN基场截止型IGBT器件及其制备方法 Download PDF

Info

Publication number
CN114023814B
CN114023814B CN202111122654.8A CN202111122654A CN114023814B CN 114023814 B CN114023814 B CN 114023814B CN 202111122654 A CN202111122654 A CN 202111122654A CN 114023814 B CN114023814 B CN 114023814B
Authority
CN
China
Prior art keywords
region
layer
gan
semi
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111122654.8A
Other languages
English (en)
Other versions
CN114023814A (zh
Inventor
张鹏
李萌迪
马晓华
郝跃
王凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202111122654.8A priority Critical patent/CN114023814B/zh
Publication of CN114023814A publication Critical patent/CN114023814A/zh
Application granted granted Critical
Publication of CN114023814B publication Critical patent/CN114023814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半垂直GaN基场截止型IGBT器件及其制备方法，该器件包括：衬底，依次设置在衬底上的缓冲层、场截止层、n‑漂移区以及p型GaN层；其中，p型GaN层两侧各设有一深沟槽结构，深沟槽结构起始于p型GaN层上表面，并向下延伸至场截止层的上表面，以将p型GaN层划分成两侧的p+集电区和中间的p基区，从而形成U型半垂直结构；p基区上方形成有n+GaN层，作为器件的n+发射区；n+GaN层中间设有沟槽栅结构；p+集电区和n+发射区上方分别淀积有金属电极，以形成器件的集电极和发射极。本发明提供的器件克服了采用传统IGBT结构制作垂直GaN IGBT器件时，内层p‑GaN无法激活的问题，并且将集电极从背部转移到正面，使IGBT器件的制造工艺变得简单，节省了成本并易于商业化。

Description

一种半垂直GaN基场截止型IGBT器件及其制备方法
技术领域
本发明属于功率半导体技术领域，具体涉及一种半垂直GaN基场截止型IGBT器件及其制备方法。
背景技术
功率半导体器件又被称为电力电子器件，是电力电子技术的基础，也是构成电力电子变换装置的核心器件。IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)作为一种由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFTE与BJT两者的优势，具有高输入阻抗、驱动电流小、开关损耗小、开关速度快、高开关频率、低导通压降、高击穿电压、控制电路简单、工作温度高和热稳定性好等优点，并且不会有二次击穿现象，安全工作区宽，因而被广泛应用在新能源汽车、轨道交通、国家电网和航天航空等领域。
传统的IGBT可以按照器件在关断耐压状态下，漂移区内电场是否在集电极区附近截止，分为穿通型(Punch Through)和非穿通型(Non-Punch Through)两类。近年来，出现了一种场截止型IGBT(Field Stop IGBT)，其综合了PT-IGBT和NPT-IGBT的优势，它同NPT-IGBT一样采用背面工艺形成P+集电极区，还在P+集电极区和N-漂移区之间通过注入形成了高浓度的N型场截止层，既控制了集电极空穴注入效率，同时也不需要过长的漂移区来维持耐压，在导通压降和关断损耗之间取得了较好的折中。请参见图1，图1是传统型IGBT器件结构示意图。
随着半导体技术的发展，以GaN材料为代表的第三代半导体材料，凭借其出色的材料特性，逐渐取代了传统的第一代半导体Si材料，迅速成为高频大功率电子产品的首选材料。GaN材料相比于第一代和第二代半导体材料，其特点是禁带宽度大、击穿场强高、电子迁移率高、电子饱和速度高等。尽管基于GaN同质外延的垂直结构功率器件具有很好的器件性能，GaN本身熔点(2791K)和离解压(6GPa以上)比较高，导致制备GaN单晶比较困难。出于其成本及其商业化的考虑，在大尺寸、低成本衬底上进行异质外延GaN基垂直功率器件可大幅降低器件的制造成本。
然而，由于IGBT结构复杂，不管是对于GaN异质外延材料，其衬底一般为硅、碳化硅或蓝宝石，还是对于GaN体材料，其衬底一般为高掺杂的N+GaN，这些衬底材料均不易制作垂直结构的IGBT。加之全垂直GaN基IGBT器件需要在衬底上生长出PNPN(从下至上)四层材料结构，不仅生长难度大而且内层P-GaN的激活难度大，浅层的P-base层(基区)还可以通过刻蚀开孔后快速退火来激活，而深层的P-collector(集电区)则需要在制作背电极前开孔激活，从而导致激活难度非常大，甚至出现内层p-GaN无法激活的问题，从而导致器件无法正常工作。
此外，由于GaN基IGBT的背电极制作本身就存在一定难度，首先需要进行衬底减薄，降低衬底厚度，其次需要背部光刻、深孔刻蚀以及深孔金属填充工艺制作背面集电极。这些复杂的工艺进一步阻碍了GaN基IGBT器件的应用与发展。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种半垂直GaN基场截止型IGBT器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
一种半垂直GaN基场截止型IGBT器件，其特征在于，包括：衬底，依次设置在所述衬底上的缓冲层、场截止层、n-漂移区以及p型GaN层；其中，
所述p型GaN层两侧各设有一深沟槽结构，所述深沟槽结构起始于所述p型GaN层上表面，并向下延伸至所述场截止层的上表面，以将所述p型GaN层划分成两侧的p+集电区和中间的p基区，从而形成U型半垂直结构；
所述p基区上方形成有n+GaN层，作为器件的n+发射区；
所述n+GaN层中间设有沟槽栅结构；所述沟槽栅结构起始于所述n+GaN层上表面，并向下延伸至所述n-漂移区内，其包括栅氧化层和栅极；
所述p+集电区和所述n+发射区上方分别淀积有金属电极，以形成器件的集电极和发射极。
在本发明的一个实施例中，所述衬底的材料为碳化硅、硅或蓝宝石。
在本发明的一个实施例中，所述n-漂移区的掺杂浓度小于所述场截止层的掺杂浓度。
在本发明的一个实施例中，所述n+发射区靠近所述深沟槽结构一侧分别设有一p+欧姆接触区。
在本发明的一个实施例中，所述p+欧姆接触区是通过Mg离子掺杂形成的。
在本发明的一个实施例中，所述p+欧姆接触区的掺杂浓度大于所述p基区的浓度。
本发明的另一个实施例还提供了一种半垂直GaN基场截止型IGBT器件的制备方法，包括：
步骤1：在衬底上依次外延缓冲层、场截止层、n-漂移区以及p型GaN层；
步骤2：在所述p型GaN层外延生长n+GaN层，作为器件的n+发射区；
步骤3：对上述样品进行刻蚀以形成深沟槽结构和栅槽结构；其中，所述深沟槽结构起始于所述p型GaN层上表面，并向下延伸至所述场截止层的上表面，以将所述p型GaN层划分成两侧的p+集电区和中间的p基区，从而形成U型半垂直结构；所述栅槽结构位于所述n+GaN层中间；
步骤4：对所述n+GaN层进行刻蚀以露出p+集电区；
步骤5：在所述p+集电区、所述n+发射区、以及所述栅槽结构上制备金属电极以形成器件的集电极、发射极以及栅电极。
在本发明的一个实施例中，在步骤4之后、步骤5之前，还包括：
步骤x：对所述n+发射区局部进行p型掺杂，以形成p+欧姆接触区。
在本发明的一个实施例中，在步骤1和步骤2之间，还包括：
步骤y：对整个样品进行激活处理，使其电离产生空穴后，再进行表面处理。
在本发明的一个实施例中，在步骤4之后、步骤x之前，还包括：
步骤z：对整个样品进行激活处理，使其电离产生空穴。
本发明的有益效果：
1、本发明提供的半垂直GaN基场截止型IGBT器件结构，通过在衬底上生长NPN(n-漂移区、p型GaN层、n+GaN层)三层材料结构，并通过深槽刻蚀将器件的栅极和发射极与集电极隔开，形成U型半垂直结构，使得只需一层p-GaN材料即可同时作为P型集电区和基区，从而将P型GaN材料都集中在器件正面，克服了采用传统IGBT结构制作垂直GaN IGBT器件时，内层p-GaN无法激活的问题；
2、本发明将集电极从器件背部转移到正面，还避免了采用传统IGBT结构制作垂直GaN IGBT器件时，背面集电极时需要的衬底减薄、背部开孔和背孔金属填充等步骤，优化了IGBT器件的制作工艺，使GaN基IGBT器件的制造过程变得简单，节省了成本并易于商业化；
3、本发明通过深槽刻蚀将器件的栅极和发射极与集电极隔开，电流通过底部的高掺杂N+GaN层贯通，使得整体电流方向从平面横向移动变为纵向移动；同时，N+GaN层起到了场截止层的作用，使得电场在整个漂移区的分布更加均匀，进而提高了相同漂移区厚度下的击穿电压。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是传统型IGBT器件的结构示意图；
图2是本发明实施例提供的一种半垂直GaN基场截止型IGBT器件结构示意图；
图3是本发明实施例提供的一种半垂直GaN基场截止型IGBT器件的制备方法流程图；
图4a-4l是本发明实施例提供的一种半垂直GaN基场截止型IGBT器件的制备过程示意图。
附图标记说明：
图1：9a-集电极，51a-p+集电区，3a-n+场截止层，4a-n-漂移区，52a-p基区，72a-p+欧姆接触区，10a-发射极，71a-n+发射区，81a-栅介质层，82a栅极；
图2、图4a-4l：1-衬底，2-缓冲层，3-场截止层，4-n-漂移区，5-p型GaN层，51-p+集电区，52-p基区，6-深沟槽结构，7-n+GaN层，71-n+发射区，72-p+欧姆接触区，8-沟槽栅结构，81-栅氧化层，82-栅极，9-集电极，10-发射极。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图2，图2是本发明实施例提供的一种半垂直GaN基场截止型IGBT器件结构示意图，其包括：衬底1，依次设置在衬底1上的缓冲层2、场截止层3、n-漂移区4以及p型GaN层5；其中，
p型GaN层5两侧各设有一深沟槽结构6，深沟槽结构6起始于p型GaN层5上表面，并向下延伸至场截止层3的上表面，以将p型GaN层5划分成两侧的p+集电区51和中间的p基区52，从而形成U型半垂直结构；
p基区52上方形成有n+GaN层7，其部分作为器件的n+发射区71；
n+GaN层7中间设有沟槽栅结构8；沟槽栅结构8起始于n+GaN层7上表面，并向下延伸至n-漂移区4内，其包括栅氧化层81和栅极82；
p+集电区51和n+发射区71上方分别淀积有金属电极，以形成器件的集电极9和发射极10。
在本实施例中，衬底1可以采用碳化硅、硅或蓝宝石等材料，缓冲层2可以采用AlN、GaN等材料，以降低衬底材料与器件之间的晶格失配与热失配，从而提高器件性能。
进一步地，场截止层3采用n+GaN形成，其作为半垂直IGBT的电场阻止层，即场截止FS层，用以完全截止n-漂移区4过来的电场，优化了正向阻断时器件内部的电场分布，使得电场在整个漂移区的分布更加均匀，提高了相同漂移区厚度下的击穿电压，从而提高了器件的正向耐压能力。
需要强调的是，由于n-漂移区4主要用于承担正向阻断状态时器件的耐压，其参数的设计直接决定了IGBT的耐压能力大小，因此，本实施例将n-漂移区4的掺杂浓度设计成小于场截止层3的掺杂浓度，以满足耐压要求。
进一步地，n+发射区71靠近深沟槽结构6一侧分别设有一p+欧姆接触区72。其中，p+欧姆接触区72是通过Mg离子掺杂形成的，且掺杂浓度大于p基区52的浓度。
在本实施例中，漂移区4的上方的的p型GaN作为IGBT的p型基区52，即器件的反型导电沟道，IGBT栅上的正电压大于寄身MOSFET的阈值电压时，器件导通，电子通过该反型沟道流入n-漂移区4；p型基区52的上方为外延生长的n+GaN，其作为器件的n+发射区71，在器件正向导通时，该n+发射区71会向n-漂移区4注入电子，使得漂移区4的区域电势降低，直至n-漂移区4与p+集电区51直接达到PN结的开启电压，从而器件开始工作。通过在n+发射区71局部注入p型杂质，形成的p+欧姆接触区可以降低串联电阻，使得寄生的NPN晶体管不被触发，从而避免闩锁效应的发生。
本实施例提供的半垂直GaN基IGBT器件结构，通过在衬底上生长NPN(n-漂移区、p型GaN层、n+GaN层)三层材料结构，并通过深槽刻蚀将器件的栅极和发射极与集电极隔开，形成U型半垂直结构，使得只需一层p-GaN材料即可同时作为P型集电区和基区，从而将P型GaN材料都集中在器件正面，克服了采用传统IGBT结构制作垂直GaN IGBT器件时，内层p-GaN无法激活的问题。同时，本发明将集电极从器件背部转移到正面，还避免了采用传统IGBT结构制作垂直GaN IGBT器件时，背面集电极时需要的衬底减薄、背部开孔和背孔金属填充等步骤，优化了IGBT器件的制作工艺，使GaN基IGBT器件的制造过程变得简单，节省了成本并易于商业化。
此外，本实施例通过深槽刻蚀将器件的栅极和发射极与集电极隔开，电流通过底部的高掺杂N+GaN层贯通，使得整体电流方向从平面横向移动变为纵向移动；同时，N+GaN层起到了场截止层的作用，使得电场在整个漂移区的分布更加均匀，进而提高了相同漂移区厚度下的击穿电压，提升了器件性能。
实施例二
在上述实施例一的基础上，本实施例提供了一种半垂直GaN基场截止型IGBT器件的制备方法，请参见图3，图3是本发明实施例提供的一种半垂直GaN基IGBT器件的制备方法流程图；其包括：
步骤1：在衬底上依次外延缓冲层、场截止层、n-漂移区以及p型GaN层；
步骤2：在p型GaN层外延生长n+GaN层，作为器件的n+发射区；
步骤3：对上述样品进行刻蚀以形成深沟槽结构和栅槽结构；其中，深沟槽结构起始于p型GaN层上表面，并向下延伸至场截止层的上表面，以将p型GaN层划分成中间的p基区和两侧的p+集电区，从而形成U型半垂直结构；栅槽结构位于n+GaN层中间；
步骤4：对n+发射区进行刻蚀以露出p+集电区；
步骤5：在p+集电区、n+发射区、以及栅槽结构上制备金属电极以形成器件的集电极、发射极以及栅电极。
进一步地，在步骤4之后、步骤5之前，还包括：
步骤x：对n+发射区局部进行p型掺杂，以形成p+欧姆接触区。
其中，p+欧姆接触区位于靠近p+集电区一侧，且掺杂浓度大于p型基区的掺杂浓度。本实施例引入p+欧姆接触区可以降低串联电阻，使得寄生的NPN晶体管不被触发，从而避免闩锁效应的发生。
需要说明的是，由于P型GaN的Mg离子掺杂与H离子结合而钝化，因此需要经中高温快速退火来激活受主，从而产生空穴，以使器件能够正常工作。
因此，在本实施例中，可以在外延完P-GaN后，直接对其进行退火激活产生空穴，进行表面处理后再进行n+型GaN的再生长，最终得到满足需求的NPIN材料结构，也即在步骤1和步骤2之间，还包括：
步骤y：对整个样品进行激活处理，使其电离产生空穴后，再进行表面处理。
具体地，可以通过快速退火、高温激活、激光退火、多循环快速热退火等方法实现对样品的激活处理。
本实施例采用此种处理方法可以使得P-GaN层激活充分，对器件性能十分有利。
在本发明的另一个实施例中，还可以在外延完所有材料之后，再通过刻蚀部分n+GaN露出p型GaN后，进行退火激活处理，也即在步骤4之后、步骤x之前，还包括：
步骤z：对整个样品进行激活处理，使其电离产生空穴。
采用此种处理方法可以使器件材料一次生长成型，退火处理后无需再进行生长工艺。
本实施例提供的半垂直GaN基场截止型IGBT器件的制备方法避免了采用传统IGBT结构制作垂直GaN IGBT器件时，背面集电极时需要的衬底减薄、背部开孔和背孔金属填充等步骤，优化了IGBT器件的制作工艺，使GaN基IGBT器件的制造过程变得简单，节省了成本并易于商业化。
实施例三
下面结合附图对实施例一提供的半垂直GaN基场截止型IGBT器件的制备过程进行详细介绍。
请参见图4a-4l，图4a-4l是本发明实施例提供的一种半垂直GaN基场截止型IGBT器件的制备过程示意图。具体如下：
步骤一：选取适当厚度的碳化硅、蓝宝石或硅作为器件的衬底1，并在衬底1上外延AlN，GaN等缓冲材料作为器件的缓冲层2，如图4a所示。
步骤二：在缓冲层2的上方外延一层厚度适中掺杂浓度较高的n+GaN作为器件的场截止层3，即FS层，如图4b所示。
步骤三：在场截止层3上继续外延生长n-GaN作为器件的n-漂移区4，其掺杂浓度低于场截止层3，如图4c所示。
步骤四：在n-漂移区4的基础上外延p型GaN层5，如图4d所示。
步骤五：对步骤四得到的样品进行高温退火激活受主，使其电离产生空穴，并对激活后的样品进行表面处理。
步骤六：在经过表面处理的p型GaN层5上外延生长n+GaN层7，其作为器件的n+发射区，如图4e所示。
步骤七：对样品进行深槽(Stage)刻蚀，将栅源区和集电区的N-漂移区刻开，形成U型半垂直结构；其中，深沟槽结构6起始于述n+GaN层7上表面，并向下延伸至所述场截止层3的上表面，以将p型GaN层5划分成两侧的p+集电区51和中间的p基区52，如图4f所示.
步骤八：通过光刻开窗口进行Trench栅槽刻蚀，以在n+GaN层中间形成栅槽结构，如图4g所示。
步骤九：对n+GaN层7进行刻蚀以露出p+集电区51，如图4h所示。
步骤十：通过光刻开窗口，对n+发射区71局部进行p型Mg掺杂形成p+欧姆接触区72，并进行退火激活，其掺杂浓度大于p型基区8浓度，如图4i所示。
步骤十一：借助光刻在p+欧姆接触区72与n+发射区3上方沉积发射极金属，以形成发射极10，如图4j所示。
步骤十二：借助光刻在p+集电极区51上方淀积集电极金属，以形成集电极9，如图4k所示。
步骤十三：在栅槽的底部与侧面沉积栅氧化层81，并在栅氧化层81上方淀积栅电极金属82，以形成沟槽栅结构8，如图4l所示。
至此，完成半垂直GaN基场截止型IGBT器件的制备。
实施例四
本发明提供了另一种垂直GaN基场截止型IGBT器件的制备过程，具体包括：
步骤S1：参见实施例三中步骤一至步骤四以及附图4a-4d：在衬底上依次外延缓冲层、场截止层、n-漂移区以及p型GaN层；具体过程，详细过程在此不再赘述。
步骤S2：在p型GaN层5上外延生长n+GaN层，作为器件的n+发射区。
步骤S3：对步骤S2所得的样品进行刻蚀以形成深沟槽结构和栅槽结构，具体过程参见上述实施例三中步骤七至步骤八。
步骤S4：对n+GaN层进行刻蚀以露出p+集电区。
步骤S5：对步骤S4得到的样品进行高温退火激活受主，使其电离产生空穴。
步骤S6：通过光刻开窗口，对n+发射区71局部进行p型Mg掺杂形成p+欧姆接触区72，并进行退火激活，其掺杂浓度大于p型基区8浓度。
步骤S7：制备金属电极和沟槽栅结构，详见上述实施例三中步骤十一至步骤十三。
至此，完成半垂直GaN基场截止型IGBT器件的制备。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种半垂直GaN基场截止型IGBT器件，其特征在于，包括：衬底(1)，依次设置在所述衬底(1)上的缓冲层(2)、场截止层(3)、n-漂移区(4)以及p型GaN层(5)；其中，
所述p型GaN层(5)两侧各设有一深沟槽结构(6)，所述深沟槽结构(6)起始于所述p型GaN层(5)上表面，并向下延伸至所述场截止层(3)的上表面，以将所述p型GaN层(5)划分成两侧的p+集电区(51)和中间的p基区(52)，从而形成U型半垂直结构；
所述p基区(52)上方形成有n+GaN层(7)，作为器件的n+发射区(71)；
所述n+GaN(7)层中间设有沟槽栅结构(8)；所述沟槽栅结构(8)起始于所述n+GaN层(7)上表面，并向下延伸至所述n-漂移区(4)内，其包括栅氧化层(81)和栅极(82)；
所述p+集电区(51)和所述n+发射区(71)上方分别淀积有金属电极，以形成器件的集电极(9)和发射极(10)。
2.根据权利要求1所述的半垂直GaN基场截止型IGBT器件，其特征在于，所述衬底(1)的材料为碳化硅、硅或蓝宝石。
3.根据权利要求1所述的半垂直GaN基场截止型IGBT器件，其特征在于，所述n-漂移区(4)的掺杂浓度小于所述场截止层(3)的掺杂浓度。
4.根据权利要求1所述的半垂直GaN基场截止型IGBT器件，其特征在于，所述n+发射区(71)靠近所述深沟槽结构(6)一侧分别设有一p+欧姆接触区(72)。
5.根据权利要求4所述的半垂直GaN基场截止型IGBT器件，其特征在于，所述p+欧姆接触区(72)是通过Mg离子掺杂形成的。
6.根据权利要求5所述的半垂直GaN基场截止型IGBT器件，其特征在于，所述p+欧姆接触区(72)的掺杂浓度大于所述p基区(52)的浓度。
7.一种半垂直GaN基场截止型IGBT器件的制备方法，其特征在于，包括：
步骤1：在衬底上依次外延缓冲层、场截止层、n-漂移区以及p型GaN层；
步骤2：在所述p型GaN层外延生长n+GaN层，作为器件的n+发射区；
步骤3：对上述样品进行刻蚀以形成深沟槽结构和栅槽结构；其中，所述深沟槽结构起始于所述p型GaN层上表面，并向下延伸至所述场截止层的上表面，以将所述p型GaN层划分成两侧的p+集电区和中间的p基区，从而形成U型半垂直结构；所述栅槽结构位于所述n+GaN层中间；
步骤4：对所述n+GaN层进行刻蚀以露出p+集电区；
步骤5：在所述p+集电区、所述n+发射区、以及所述栅槽结构上制备金属电极以形成器件的集电极、发射极以及栅电极。
8.根据权利要求7所述的半垂直GaN基场截止型IGBT器件的制备方法，其特征在于，在步骤4之后、步骤5之前，还包括：
步骤x：对所述n+发射区局部进行p型掺杂，以形成p+欧姆接触区。
9.根据权利要求8所述的半垂直GaN基场截止型IGBT器件的制备方法，其特征在于，在步骤1和步骤2之间，还包括：
步骤y：对整个样品进行激活处理，以使其电离产生空穴后，再进行表面处理。
10.根据权利要求8所述的半垂直GaN基场截止型IGBT器件的制备方法，其特征在于，在步骤4之后、步骤x之前，还包括：步骤z：对整个样品进行激活处理，使其电离产生空穴。
CN202111122654.8A 2021-09-24 2021-09-24 一种半垂直GaN基场截止型IGBT器件及其制备方法 Active CN114023814B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111122654.8A CN114023814B (zh) 2021-09-24 2021-09-24 一种半垂直GaN基场截止型IGBT器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111122654.8A CN114023814B (zh) 2021-09-24 2021-09-24 一种半垂直GaN基场截止型IGBT器件及其制备方法

Publications (2)

Publication Number Publication Date
CN114023814A CN114023814A (zh) 2022-02-08
CN114023814B true CN114023814B (zh) 2023-09-29

Family

ID=80054753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111122654.8A Active CN114023814B (zh) 2021-09-24 2021-09-24 一种半垂直GaN基场截止型IGBT器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114023814B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404037B1 (en) * 1997-10-29 2002-06-11 Semiconductor Components Industries Llc Insulated gate bipolar transistor
CN101110445A (zh) * 2007-08-28 2008-01-23 电子科技大学 具有“u”字形漂移区的半导体器件
CN104145342A (zh) * 2012-03-16 2014-11-12 富士电机株式会社 半导体装置
JP2015153760A (ja) * 2014-02-10 2015-08-24 株式会社東芝 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4930894B2 (ja) * 2005-05-13 2012-05-16 サンケン電気株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404037B1 (en) * 1997-10-29 2002-06-11 Semiconductor Components Industries Llc Insulated gate bipolar transistor
CN101110445A (zh) * 2007-08-28 2008-01-23 电子科技大学 具有“u”字形漂移区的半导体器件
CN104145342A (zh) * 2012-03-16 2014-11-12 富士电机株式会社 半导体装置
JP2015153760A (ja) * 2014-02-10 2015-08-24 株式会社東芝 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ying-Chieh Tsai et al.Design and analysis of a double RESURF 700V LIGBT with quasi-vertical DMOSFET in junction isolation technology.《2014 IEEE 26th international symposium on power semiconductor devices》.2014,全文. *

Also Published As

Publication number Publication date
CN114023814A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
CN107799582B (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN107731897B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN107731899B (zh) 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法
CN107731898B (zh) 一种cstbt器件及其制造方法
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
US7355263B2 (en) Semiconductor device and manufacturing method thereof
CN113838921B (zh) 一种三维沟槽电荷存储型igbt及其制作方法
CN113838916A (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN111048580A (zh) 一种碳化硅绝缘栅双极晶体管及其制作方法
CN113838917B (zh) 一种三维分离栅沟槽电荷存储型igbt及其制作方法
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN109065608B (zh) 一种横向双极型功率半导体器件及其制备方法
CN114023815B (zh) 一种半垂直GaN基逆导型IGBT器件及其制备方法
JP2002261281A (ja) 絶縁ゲートバイポーラトランジスタの製造方法
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN114023814B (zh) 一种半垂直GaN基场截止型IGBT器件及其制备方法
CN116169162A (zh) Rc-igbt功率器件及制备方法
CN113838914B (zh) 具有分离栅结构的ret igbt器件结构及制作方法
JP3885616B2 (ja) 半導体装置
JP2009054659A (ja) 窒化ガリウム半導体装置の製造方法
JP2003218354A (ja) 半導体装置およびその製造方法
CN114783873B (zh) 具有两层外延的碳化硅凹槽mos栅控晶闸管的制造方法
CN217719610U (zh) 一种具有两层外延的碳化硅凹槽mos栅控晶闸管
CN114783875B (zh) 具有四层外延的碳化硅凹槽mos栅控晶闸管的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant